JP4288620B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4288620B2
JP4288620B2 JP2006305926A JP2006305926A JP4288620B2 JP 4288620 B2 JP4288620 B2 JP 4288620B2 JP 2006305926 A JP2006305926 A JP 2006305926A JP 2006305926 A JP2006305926 A JP 2006305926A JP 4288620 B2 JP4288620 B2 JP 4288620B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
connection pad
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006305926A
Other languages
English (en)
Other versions
JP2008124218A (ja
Inventor
裕司 古嶋
哲也 今野
強 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006305926A priority Critical patent/JP4288620B2/ja
Priority to US11/975,888 priority patent/US8253150B2/en
Priority to CN2007101863395A priority patent/CN101179179B/zh
Publication of JP2008124218A publication Critical patent/JP2008124218A/ja
Application granted granted Critical
Publication of JP4288620B2 publication Critical patent/JP4288620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/127—Lasers; Multiple laser arrays
    • G11B7/1275—Two or more lasers having different wavelengths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4043—Edge-emitting structures with vertically stacked active layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B2007/0003—Recording, reproducing or erasing systems characterised by the structure or type of the carrier
    • G11B2007/0006—Recording, reproducing or erasing systems characterised by the structure or type of the carrier adapted for scanning different types of carrier, e.g. CD & DVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、１または複数の光を射出することの可能な半導体発光素子およびその製造方法に関する。
近年、半導体レーザ素子（ＬＤ；laser diode ）の分野では、同一基板（または基体）上に発光波長が異なる複数の発光部を有する多波長レーザ素子の開発が活発に行われている。この多波長レーザ素子は、例えば光ディスク装置の光源として用いられる。
このような光ディスク装置では、７００ｎｍ帯のレーザ光がＣＤ（Compact Disk）の再生に用いられると共に、ＣＤ−Ｒ（CD Recordable ），ＣＤ−ＲＷ（CD Rewritable ）あるいはＭＤ（Mini Disk ）などの記録可能な光ディスクの記録・再生に用いられる。また、６００ｎｍ帯のレーザ光がＤＶＤ（Digital Versatile Disk）の記録・再生に用いられている。多波長レーザ素子を光ディスク装置に搭載することにより、既存の複数種類の光ディスクのいずれに関しても、記録または再生が可能となる。更に、ＧａＮ，ＡｌＧａＮ混晶およびＧａＩｎＮ混晶に代表される窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた短波長（４００ｎｍ帯）のレーザ素子も実現され、より高密度の光ディスクの光源として実用化が図られている。この短波長レーザ素子も含めて多波長化することにより、より用途を拡げることができる。
このようなＧａＮ系の発光部を有する３波長レーザ素子として、従来、ＧａＮ（窒化ガリウム）からなる基板の上にＧａＮ系半導体を成長させて４００ｎｍ帯（例えば、４０５ｎｍ）の波長の第１の発光素子を作製する一方、ＧａＡｓ（ガリウムヒ素）からなる同一基板上に、ＡｌＧａＩｎＰ系半導体の成長による６００ｎｍ帯（例えば、６５０ｎｍ）の発光部を有する素子、およびＡｌＧａＡｓ系半導体の成長による７００帯（例えば、７８０ｎｍ）の発光部を有する素子を並設して第２の発光素子を作製し、これら第１の発光素子および第２の発光素子を支持基体（ヒートシンク）上にこの順に重ねて配設した構造のものが提案されている（特許文献１）。
特許３４８６９００号公報
ところで、上記のような３波長レーザ素子において、上記第１の発光素子と上記第２の発光素子とを互いに重ね合わせる際に各発光部の発光点を所定の位置に正確に位置決めするためには、各発光部の発光点の位置を正確に検出することが重要である。位置検出は、一般に、ＸＹＺ３次元直交座標系において、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向の合計３方向の座標を検出することにより行われるが、各発光部の発光点の位置も同様にして検出される。
具体的には、共振器方向と直交する方向（Ｘ軸方向）の位置は、第１の発光素子および第２の発光素子のそれぞれの表面に形成された位置検出用マークを用いて検出される。このときの検出精度はおよそ±１μｍ以内である。また、積層方向（Ｙ軸方向）の位置は結晶成長厚や電極等の厚さによって決定されるので、わざわざ位置検出用マークを用いてＹ軸方向の位置を検出する必要はない。なお、プロセスで決定されるＹ軸方向の位置の精度はおよそ±１μｍ以内である。また、共振器方向（Ｚ軸方向）の位置は、Ｘ軸方向の位置検出と同様、第１の発光素子および第２の発光素子のそれぞれの表面に形成された位置検出用マークを用いて検出される。このときの検出精度は、へき開位置精度に依存する。例えば、ＧａＡｓ基板のへき開位置精度はおよそ±２μｍ程度であり、ＧａＮ基板のへき開位置精度はおよそ±５μｍ程度である。つまり、共振器方向の検出精度は他の方向の検出精度と比べて著しく悪いので、各発光部の発光点を所定の位置に正確に位置決めすることが容易ではないことがわかる。
そこで、共振器方向の位置を検出する際に、位置検出用マークを用いずに、へき開面そのものを画像認識することが考えられる。しかし、この場合に、発光素子が例えばＧａＮ系半導体のような可視から赤外までの光に対して透明な材料により構成されているときには、画像認識におけるコントラストが低くなってしまい、充分な精度を確保することができない。
なお、このような問題は、上記のような３波長レーザ素子において第１の発光素子と第２の発光素子とを互いに重ね合わせる際にだけ生じるものではなく、各種半導体発光素子のへき開位置を検出する際に広く生じるものである。
本発明はかかる問題点に鑑みてなされたもので、その目的は、へき開位置を精度よく検出することの可能な半導体発光素子およびその製造方法と、この半導体発光素子を他の半導体発光素子に重ね合わせて形成された半導体発光素子およびその製造方法とを提供することにある。
本発明の半導体発光素子は、第１の発光素子と、第１の発光素子に重ね合わされた第２の発光素子とを備えたものである。第１の発光素子は、第１基板上に互いに並列に形成されたストライプ状の第１発光素子部および第２発光素子部と、第１発光素子部および第２発光素子部に別個に電流を供給するストライプ状の第１電極および第２電極とを有している。第２の発光素子は、第１基板に対向配置された第２基板の対向面側に形成されたストライプ状の第３発光素子部と、第３発光素子部に電流を供給するストライプ状の第３電極と、第１電極および第２電極の各々と一つずつ対向配置されると共に電気的に接続されたストライプ状の第１対向電極および第２対向電極と、第１対向電極および第２対向電極の各々と一つずつ電気的に接続された第１接続パッドおよび第２接続パッドと、第３電極と電気的に接続された第３接続パッドと、へき開面内に端部が配置された第１マークと、第１接続パッド、第２接続パッドおよび第３接続パッドの近傍に配置された第２マークとを有している。第１接続パッド、第２接続パッドおよび第３接続パッドは、第１対向電極に対して並列なストライプ状の領域上に並んで配置されており、第２マークは、第１接続パッド、第２接続パッドおよび第３接続パッドを並列方向から挟み込むようにして配置されている。
本発明の光ピックアップ装置は、光源と、記録媒体の載置される領域と光源との間に設けられた光学系とを備えたものである。上記光源は、上記半導体発光素子を有している。本発明の光学装置は、上記光ピックアップ装置と、入力された情報を上記光ピックアップ装置に送信し、または記録媒体に書き込まれた情報を上記光ピックアップ装置から受信する情報処理部とを備えたものである。
本発明の半導体発光素子、光ピックアップ装置および光学装置では、マークの端部がへき開面内に配置されている。このようにマークの端部をへき開面内に配置するためには、へき開により所定の部材を割断することにより上記マークを形成することが必要である。つまり、上記マークは、へき開によって形成されたものであり、このマークの形状および大きさは、へき開位置に応じて変化する。
本発明の半導体発光素子の製造方法は、以下の（Ａ）から（Ｆ）の各工程を含むものである。
（Ａ）第１基板上にストライプ状の第１発光素子部および第２発光素子部を互いに並列に形成したのち、第１発光素子部および第２発光素子部に別個に電流を供給するストライプ状の第１電極および第２電極を形成するステップ
（Ｂ）第２基板上にストライプ状の第３発光素子部を形成したのち、第３発光素子部に電流を供給するストライプ状の第３電極と、第１電極および第２電極の各々と一つずつ対向配置されると共に電気的に接続されるストライプ状の第１対向電極および第２対向電極と、第１対向電極および第２対向電極の各々と一つずつ電気的に接続された第１接続パッドおよび第２接続パッドと、第３電極と電気的に接続された第３接続パッドと、被割断マークと、第１接続パッド、第２接続パッドおよび第３接続パッドの近傍に配置された第２マークとを形成すると共に、第１接続パッド、第２接続パッドおよび第３接続パッドを、第１対向電極に対して並列なストライプ状の領域上に並んで形成し、かつ第２マークを、第１接続パッド、第２接続パッドおよび第３接続パッドを並列方向から挟み込むようにして形成するステップ
（Ｃ）第１基板をへき開して第１へき開面を形成することにより、第１の発光素子を形成するステップ
（Ｄ）被割断マークの位置において第１基板をへき開して第２へき開面を形成すると共に、へき開によって被割断マークを割断して割断マークを形成することにより、第２の発光素子を形成するステップ
（Ｅ）第１へき開面の位置を求めると共に、割断マークの形状および大きさから第２へき開面の位置を求めるステップ
（Ｆ）求めた第１へき開面および第２へき開面のそれぞれの位置情報に基づいて、第１の発光素子と第２の発光素子とを互いに重ね合わせるステップ
本発明の半導体発光素子の製造方法では、被割断マークの位置において第２基板をへき開する際に、へき開によってマークが割断されて割断マークが形成される。この割断マークの形状および大きさは、第２基板をへき開したときのへき開位置に応じて変化するので、この割断マークの形状および大きさから第２の発光素子の第２へき開面の位置が求められる。他方、第１の発光素子の第１へき開面の位置については種々の方法により求められる。そして、求められた双方のへき開面の位置情報に基づいて第１の発光素子と第２の発光素子とが互いに重ね合わされる。
本発明の半導体発光素子、光ピックアップ装置および光学装置によれば、互いに重ね合わされた第１発光素子および第２発光素子のうち第２発光素子に、へき開面内に端部が配置された第１マークを設けるようにしたので、この第１マークの形状および大きさがへき開位置に応じて変化することを利用して、この第１マークの形状および大きさからへき開位置を求め、求められた位置情報等に基づいて第１発光素子および第２発光素子を互いに重ね合わせた場合には、少なくとも第１マークの形状および大きさからへき開位置を求めた方の発光素子のへき開位置の誤差を低減することができる。これにより、その低減した誤差の分だけ、第１の発光素子と第２の発光素子との位置合わせを正確に行うことができるので、正確に位置合わせされた半導体発光素子を提供することができる。
本発明の半導体発光素子の製造方法によれば、被割断マークの位置において第１基板をへき開する際に、へき開によって被割断マークを割断して割断マークを形成するようにしたので、このマークの形状および大きさがへき開位置に応じて変化することを利用して、このマークの形状および大きさからへき開位置を求め、求められた位置情報等に基づいて第１発光素子および第２発光素子を互いに重ね合わせた場合には、少なくともマークの形状および大きさからへき開位置を求めた方の発光素子のへき開位置の誤差を低減することができる。これにより、その低減した誤差の分だけ、第１の発光素子と第２の発光素子との位置合わせを正確に行うことができるので、正確に位置合わせされた半導体発光素子を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係る半導体レーザ装置の上面構成を、図２は図１のＡ−Ａ矢視方向の断面構成を、図３は図１のＢ−Ｂ矢視方向の断面構成を、図４は図１のＣ−Ｃ矢視方向の断面構成を、図５は図２のＤ−Ｄ矢視方向の断面構成をそれぞれ表したものである。この半導体レーザ装置は、図２に示したように、半導体レーザ素子１を支持部材としてのサブマウント１０上に接合すると共に、サブマウント１０の裏面に放熱部材としてのヒートシンク１１を接合して構成したものである。なお、図１〜図５は模式的に表したものであり、実際の寸法，形状とは異なっている。
この半導体レーザ素子１は、図２に示したように、サブマウント１０上にチップ状の第２の発光素子３０および第１の発光素子２０をこの順に重ね合わせて構成されている。ここで、第１の発光素子２０はＣＤ用の７００ｎｍ帯（例えば７８０ｎｍ）の光を積層面内方向に向けて射出可能な第１素子２０Ａと、ＤＶＤ用の６００ｎｍ帯（例えば６５０ｎｍ）の光を積層面内方向に向けて射出可能な第２素子２０Ｂとにより構成されている。他方、第２の発光素子３０は４００ｎｍ前後の波長（例えば４０５ｎｍ）の光を第１の発光素子２０の光射出方向と等しい方向に向けて射出可能な素子である。したがって、この半導体レーザ素子１は３波長レーザ素子としての機能を有する。
また、この半導体レーザ素子１は、第１素子２０Ａの発光点２３Ａ−１（後述）が第２の発光素子３０の発光点３３−１（後述）と極力近づくように、第１の発光素子２０を逆さにして（基板側を上にして）第２の発光素子３０に重ね合わされている。これは、第１の発光素子２０および第２の発光素子３０から発光する光が同一光路を通過し共通のレンズ系（図示せず）を適用できるようにするためである。なお、第１の発光素子２０と第２の発光素子３０との重ね合わせ方はこれに限られるものではなく、例えば、第１の発光素子２０の発光点２３Ｂ−１（後述）と第２の発光素子３０の発光点３３−１とが互いに近接するように第１の発光素子２０および第２の発光素子３０を重ね合わせたり、第１の発光素子２０の発光点２３Ａ−１および発光点２３Ｂ−１の中間部分と第２の発光素子３０の発光点３３−１とが互いに近接するように第１の発光素子２０および第２の発光素子３０を重ね合わせてもよい。
サブマウント１０は、ＡＩＮなどの熱伝導率の極めて高い材料により構成されている。これにより、半導体レーザ素子１で発生した熱を十分に拡散させ、半導体レーザ素子１を高温に曝すことなく信頼性を向上させることができるようになっている。なお、サブマウント１０の材料としては、Ｓｉなども選択可能であるが、熱伝導率の観点からはＡＩＮの方が有利である。このサブマウント１０の半導体レーザ素子１側の表面にはｎ側共通電極１２が形成されている。このｎ側共通電極１２は、例えばＡｕ（金）などの金属薄膜からなり、図１に示したように、第１の発光素子２０のｎ側電極２７（後述）と第２の発光素子３０のｎ側電極３７（後述）とにそれぞれ接続されている。
ヒートシンク１１は、例えばＣｕ（銅）などの電気的および熱的な伝導性を有する材料からなり、表面にはＡｕなどよりなる薄膜（図示せず）が被着されている。このヒートシンク１１の表面には、図１に示したように、一端がｎ側共通電極１２の表面にボンディングされたワイヤ５０の他端がボンディングされており、このワイヤ５０を介してヒートシンク１１とｎ側共通電極１２とが互いに電気的に接続されている。これにより、サブマウント１０を介して拡散してきた半導体レーザ素子１の熱を外部に放出し半導体レーザ素子１を適当な温度に維持すると共に、外部電源（図示せず）から供給される電流をヒートシンク１１を介して半導体レーザ素子１に効率よく伝導することができるようになっている。
半導体レーザ素子１とサブマウント１０との間にはこれらを接合する溶着層１３が設けられ、サブマウント１０とヒートシンク１１との間にはこれらを接合する溶着層１４が設けられている（図２参照）。溶着層１３は例えば接合温度２５０℃のＡｕ−Ｓｎ（金錫）半田からなり、溶着層１４は例えばＩｎ（インジウム）等を主成分とする接合温度１５０℃ないし１７０℃程度の低融点半田からなる。
（第１の発光素子２０）
第１の発光素子２０は、図２に示したように、共通の第１基板２１上に、７００ｎｍ帯（例えば、７８０ｎｍ）の光を射出可能な第１素子２０Ａと、６００ｎｍ帯（例えば、６５０ｎｍ）の光を射出可能な第２素子２０Ｂとを互いに並列に形成したものである。第１素子２０ＡはＧａＰ系ＩＩＩ−Ｖ族化合物半導体により構成されており、他方、第２素子２０ＢはＧａＡｓ系ＩＩＩ−Ｖ族化合物半導体により構成されている。ここでいうＧａＰ系ＩＩＩ−Ｖ族化合物半導体とは、短周期型周期表における３Ｂ族元素のうちの少なくともＧａ（ガリウム）と、短周期型周期表における５Ｂ族元素のうちの少なくともＰ（リン）とを含むものを指し、ＧａＡｓ系ＩＩＩ−Ｖ族化合物半導体とは、短周期型周期表における３Ｂ族元素のうちの少なくともＧａと、短周期型周期表における５Ｂ族元素のうちの少なくともＡｓ（ヒ素）とを含むものを指す。なお、ＧａＰ系ＩＩＩ−Ｖ族化合物半導体およびＧａＡｓ系ＩＩＩ−Ｖ族化合物半導体は共に、可視から赤外までの光に対して不透明な材料である。
第１素子２０Ａは第１基板２１上に半導体層２２Ａを成長させたものであり、半導体層２２Ａは、ｎ型クラッド層，活性層２３Ａ，ｐ型クラッド層およびｐ側コンタクト層を第１基板２１側からこの順に積層方向に配置してなるレーザ素子部である。なお、活性層２３Ａ以外の層は特に図示していない。
第１基板２１は、例えば、ｎ型ＧａＰにより構成されており、大型のＧａＰ基板の一部を切り出したものである。ｎ型クラッド層は例えばｎ型ＡｌＧａＩｎＰにより構成されている。活性層２３Ａは、例えば、互いに組成の異なるＡｌｘ１Ｇａｘ２Ｉｎ１−ｘ１−ｘ２Ｐ（０＜ｘ１＜１，０＜ｘ２＜１，０＜１−ｘ１−ｘ２＜１）によりそれぞれ形成された井戸層とバリア層との多重量子井戸構造を有する。ｐ型クラッド層は例えばｐ型ＡｌＧａＩｎＰにより構成され、ｐ側コンタクト層は例えばｐ型ＧａＰにより構成されている。ｐ型クラッド層の一部およびｐ側コンタクト層は、一軸方向（図２の紙面に対し垂直方向）に延在するストライプ状のリッジ部２４Ａを有しており、これにより電流狭窄がなされるようになっている。なお、リッジ部２４Ａの延在方向が第１素子２０Ａの共振器方向と対応する。また、活性層２３Ａのうちリッジ部２４Ａに対応する領域が発光点２３Ａ−１となっている。
第２素子２０Ｂは、第１素子２０Ａと同様、第１基板２１上に半導体層２２Ｂを成長させたものであり、半導体層２２Ｂは、ｎ型クラッド層，活性層２３Ｂ，ｐ型クラッド層およびｐ側コンタクト層を第１基板２１側からこの順に積層方向に配置してなるレーザ素子部である。なお、活性層２３Ｂ以外の層は特に図示していない。
ｎ型クラッド層は、例えばｎ型ＡｌＧａＡｓにより構成される。活性層２３Ｂは、例えば、互いに組成の異なるＡｌｘ３Ｇａ１−ｘ３Ａｓ（０＜ｘ３＜１）によりそれぞれ形成された井戸層とバリア層との多重量子井戸構造を有する。ｐ型クラッド層は例えばｐ型ＡｌＧａＡｓにより構成され、ｐ側コンタクト層は例えばｐ型ＧａＡｓにより構成されている。ｐ型クラッド層の一部およびｐ側コンタクト層は、第１素子２０Ａの共振器方向と平行な方向に延在するストライプ状のリッジ部２４Ｂを有しており、これにより電流狭窄がなされるようになっている。なお、リッジ部２４Ｂの延在方向が第２素子２０Ｂの共振器方向と対応する。また、活性層２３Ｂのうちリッジ部２４Ｂに対応する領域が発光点２３Ｂ−１となっている。
半導体層２２Ａ，２２Ｂのうちリッジ部２４Ａ，２４Ｂの上面（ｐ側コンタクト層の表面）以外の表面（以下、表面２２Ｃとする。）上には、絶縁層２５が形成されている。なお、表面２２Ｃと絶縁層２５との間に何らかの層、例えば表面２２Ｃと絶縁層２５との密着性を高めるための層などが配置されていてもよい。この絶縁層２５は、高い熱伝導率と高い絶縁性とを兼ね備えており、例えば、ＡｌＮ（窒化アルミニウム）、ＢＮ（窒化ホウ素）、ＳｉＣ（シリコンカーバイト）、ＧａＮまたはＡｌＧａＩｎＮ（アルミガリウムインジウムチッソ）などの主材料として酸素を含有していない絶縁材料を含んで構成された層と、ＡｌＮＯｘ、ＢＮＯｘ、ＳｉＯ２、ＧａＮＯｘまたはＡｌＧａＩｎＮＯｘなどの絶縁材料を含んで構成された層とを表面２２Ｃ側からこの順に積層して構成されている。
なお、絶縁層２５が表面２２Ｃ上に設けられていることから、電流は絶縁層２５の設けられていない領域、すなわちリッジ部２４Ａ，２４Ｂの上面からしか活性層２３Ａ，２３Ｂへ流れ込めないようになっている。したがって、絶縁層２５は電流狭窄機能も有する。
リッジ部２４Ａの上面から絶縁層２５の表面の一部までの連続した表面上にはｐ側電極２６Ａが設けられており、リッジ部２４Ａのｐ側コンタクト層と電気的に接続されている。このｐ側電極２６Ａは、後述するように、第２の発光素子３０の溶着層４１を介して対向電極４２と対向配置されると共に電気的に接続されている。また、リッジ部２４Ｂの上面から絶縁層２５の表面の一部までの連続した表面上にはｐ側電極２６Ｂが設けられており、リッジ部２４Ｂのｐ側コンタクト層と電気的に接続されている。このｐ側電極２６Ｂは、後述するように、第２の発光素子３０の溶着層４３を介して対向電極４４と対向配置されると共に電気的に接続されている。一方、第１基板２１の裏面にはｎ側電極２７が設けられており、第１基板２１と電気的に接続されている。このｎ側電極２７の表面には、図１に示したように、一端がｎ側共通電極１２の表面にボンディングされたワイヤ５１の他端がボンディングされており、このワイヤ５１を介してｎ側電極２７とｎ側共通電極１２とが互いに電気的に接続されている。
ここで、ｐ側電極２６Ａ，２６Ｂは、例えばＴｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）をこの順に積層してなる多層構造を有する。ｎ側電極２７は、例えばＡｕとＧｅ（ゲルマニウム）との合金，Ｎｉ（ニッケル）およびＡｕを第１基板２１の側から順に積層した構造を有している。
また、リッジ部２４Ａ，２４Ｂの延在方向（共振器方向）に対して垂直な一対のへき開面Ｓ１，Ｓ２には、一対の反射鏡膜（図示せず）が形成されている。主射出側のへき開面Ｓ１（第１へき開面、図１参照）上に形成された反射鏡膜は、例えばＡｌ２Ｏ３（酸化アルミニウム）により構成され、低反射率となるように調整されている。これに対して、主射出側とは反対側のへき開面Ｓ２上に形成された反射鏡膜は、例えば酸化アルミニウム層とＴｉＯ２（酸化チタン）層とを交互に積層して構成され、高反射率となるように調整されている。これにより、活性層２３Ａの発光領域（発光点２３Ａ−１）および活性層２３Ｂの発光領域（発光点２３Ｂ−１）のそれぞれにおいて発生した光はそれぞれの一対の反射鏡膜の間を往復して増幅され、低反射率側の反射鏡膜からビームとして射出されるようになっている。なお、高反射率側の反射鏡膜から漏れ出た光を例えば光検出器（図示せず）などで検出し、光電流に変換することにより低反射率側から射出された光の強度を計測するようになっていてもよい。
（第２の発光素子３０）
第２の発光素子３０は、４００ｎｍ前後の波長（例えば４０５ｎｍ）の光を射出可能な半導体レーザ素子であり、窒化物系ＩＩＩ−Ｖ族化合物半導体により構成されている。ここでいう窒化物系ＩＩＩ−Ｖ族化合物半導体とは、短周期型周期率表における３Ｂ族元素群のうちの少なくとも１種と、短周期型周期率表における５Ｂ族元素のうちの少なくともＮ（窒素）とを含むものを指しており、可視から赤外までの光に対して透明な材料である。
この第２の発光素子３０は、図１、図２に示したように、第２基板３１上に半導体層３２（第３発光部）を成長させたものであり、第１の発光素子２０の共振器長Ｌ１よりも長い共振器長Ｌ２を有している。この半導体層３２は、例えば、ｎ型クラッド層，活性層３３，ｐ型クラッド層およびｐ側コンタクト層を第２基板３１側からこの順に積層方向に配置してなるレーザ素子部である。なお、活性層３３以外の層は特に図示していない。
ここで、第２基板３１は、図６に拡大して示したように、平均転位密度の低い低欠陥領域３１Ａ中に低欠陥領域３１Ａより高い平均転位密度を有する複数の高欠陥領域３１Ｂを有するｎ型ＧａＮ（窒化ガリウム）により構成されている。ここでは、第２基板３１のうち横方向（共振器方向と直交する方向）の中央領域に低欠陥領域３１Ａを有しており、その両側の領域（側面を含む領域）に高欠陥領域３１Ｂを有している。
この第２基板３１は、例えば、図７または図８に示したように、低欠陥領域３１Ａ中に、高欠陥領域３１Ｂが規則的（周期的）に、例えば横方向に数百μｍ程度の周期で配列された大型のＧａＮ基板１３１の一部を切り出したものである。この高欠陥領域３１Ｂは、図６に示したように、ＧａＮ基板１３１表面において共振器方向に延在する連続帯状となっている場合には、ＧａＮ基板１３１を共振器方向および縦方向に貫通する平面形状となっている。また、図７に示したように、ＧａＮ基板１３１表面において共振器方向に延在する断続帯状となっている場合には、ＧａＮ基板１３１を共振器方向に縞状に分布すると共に縦方向に貫通する縞形状となっている。なお、このＧａＮ基板１３１の低欠陥領域３１Ａにおける平均転位密度は、例えば５×１０５ｃｍ−３であり、高欠陥領域３１Ｂにおける平均転位密度は例えば２×１０８ｃｍ−３である。
ところで、上記のＧａＮ基板１３１は、例えば、特開２００３−１２４５７２において詳述されているように、ファセット面からなる斜面を有した状態で結晶成長させることにより形成されたものである。このような結晶成長方法を用いることにより転位密度の高い領域を任意の領域に集約することができ、上記のように、転位密度の高い領域と転位密度の低い領域とを規則的，周期的に形成することができる。その結果、後述のように、転位密度の低い領域にのみレーザ構造を形成することができると共に、発光特性の優れた素子を形成することが可能となる。
一方、半導体層３２は、図６に拡大して示したように、第２基板３１の高欠陥領域３１Ｂに対応する部分に高欠陥領域３２Ｂ、低欠陥領域３１Ａに対応する部分に低欠陥領域３２Ａをそれぞれ有している。具体的には、半導体層３２のうち横方向の中央領域に低欠陥領域３２Ａを有しており、その両側の領域（側面を含む領域）に高欠陥領域３２Ｂを有している。これは、後述のように、半導体層３２は第２基板３１上に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）法を用いてエピタキシャル成長させることにより形成されるため、第２基板３１の結晶転位が半導体層３２へ伝播してしまうからである。
この高欠陥領域３２Ｂは半導体層３２の表面およびその近傍に高抵抗領域３２Ｂ−１を有している。この高抵抗領域３２Ｂ−１は、例えば、半導体層３２の表面に、Ｂ、Ｎ、Ｆｅ等を８０ｋｅＶ以上のイオンエネルギーでイオン注入することにより形成されたものである。なお、図９に示したように、端子間に印加する加速電圧が８０ｋｅＶ以上である場合には、ＴＭＬ（トランスミッション・ライン・メソッド）値が１０Ｖと一定となり、高欠陥領域３２Ｂの表面またはその近傍を充分に絶縁化することができることがわかる。これにより、高抵抗領域３２Ｂ−１は、後述の製造工程においてバー３０Ａをダイシングによりチップ状に加工した際に誤って絶縁増３５の一部がちぎれてなくなり、これにより高抵抗領域３２Ｂ−１のうち露出した部分とｐ側電極３６（後述）とが短絡してリーク電流が発生し、発光強度が低下してしまうことを防止している。なお、図６では、高欠陥領域３２Ｂは、半導体層３２の表面のうち共振器方向と平行な両側面およびその近傍に設けられているが、少なくとも半導体層３２の表面のうち接続パッド３９，４６，４８側の表面（側面Ｓ５の近傍）に設けられていることが好ましい。
なお、第２基板３１は、低欠陥領域３１Ａ中に複数の高欠陥領域３１Ｂ（第２領域）が不規則に形成された大型ＧａＮ基板を切り出すことにより形成されたものであってもよい。また、ＧａＮは約２Ｗ／（ｃｍ・Ｋ）と高い熱伝導率を有する熱伝導性に優れた材料であり、第２基板３１としてｎ型ＧａＮを用いた場合には、この特性を利用することにより、第２基板３１を半導体レーザ素子１内で発生した熱を放散するヒートシンクとしても機能させることが可能である。
ｎ型クラッド層は、例えばｎ型ＡｌＧａＮにより構成されている。活性層３３は、例えば互いに組成の異なるＧａｘ４Ｉｎ１−ｘ４Ｎ（０＜ｘ４＜１）によりそれぞれ形成された井戸層とバリア層との多重量子井戸構造を有している。ｐ型クラッド層は例えばｐ型ＡｌＧａＮにより構成され、ｐ側コンタクト層は例えばｐ型ＧａＮにより構成されている。
ｐ型クラッド層の一部およびｐ側コンタクト層は、図２、図６に示したように、第１の発光素子２０の共振器方向と平行な方向に延在してなる帯状のリッジ部３４となっており、電流狭窄を行うようになっている。なお、リッジ部３４の延在方向が第２の発光素子３０の共振器方向と対応する。このリッジ部３４は、半導体層３２の低欠陥領域３２Ａに形成されており、活性層３３のうちリッジ部３４に対応する領域に電流注入領域（発光点３３−１）が形成されるようになっている。
リッジ部３４の側面からｐ型クラッド層の表面までの連続した表面（以下、表面３２Ａとする。）上には、図２に示したように、絶縁層３５が形成されている。なお、表面３２Ａと絶縁層３５との間に何らかの層、例えば表面３２Ａと絶縁層３５との密着性を高めるための層などが配置されていてもよい。この絶縁層３５は、上記絶縁層２５と同様、高い熱伝導率と高い絶縁性とを兼ね備えており、例えば、ＡｌＮ、ＢＮ、ＳｉＣ、ＧａＮまたはＡｌＧａＩｎＮなどの主材料として酸素を含有していない絶縁材料を含んで構成された層と、ＡｌＮＯｘ、ＢＮＯｘ、ＳｉＯ２、ＧａＮＯｘまたはＡｌＧａＩｎＮＯｘなどの絶縁材料を含んで構成された層とを表面３２Ａ側からこの順に積層して構成されている。
なお、絶縁層３５が表面３２Ａ上に設けられていることから、電流は絶縁層３５の設けられていない領域、すなわちリッジ部３４の上面からしか活性層３３へ流れ込めないようになっている。したがって、絶縁層３５は電流狭窄機能も有する。
第２基板３１の裏面にはｎ側電極３７が設けられており、第２基板３１と電気的に接続されている。このｎ側電極３７は、上記したように、ｎ側共通電極１２およびヒートシンク１１等を介して外部電源に接続されている。ここで、ｎ側電極３７は、例えばＡｕとＧｅとの合金，ＮｉおよびＡｕを第１基板２１の側から順に積層した構造を有している。
リッジ部３４の上面（ｐ側コンタクト層の表面）から絶縁層３５の表面までの連続した表面上にはｐ側電極３６が設けられており、ｐ側コンタクト層と電気的に接続されている。絶縁層３５上には、図２に示したように、ｐ側電極３６の他に、接続部３８と、この接続部３８を介してｐ側電極３６と電気的に接続された接続パッド３９と、この接続パッド３９の部位に開口を有する絶縁層４０とがそれぞれ設けられている。接続パッド３９は、図５に示したように、主射出側のへき開面Ｓ３（第２へき開面）の近傍であって、かつ共振器方向と直交する方向に互いに対向配置された一対の側面の一方の側面Ｓ５の近傍に設けられている。接続パッド３９の表面には、一端が外部電源に接続されたワイヤ５２の他端が接合されている。
ここで、ｐ側電極３６、接続部３８および接続パッド３９はそれぞれ、例えばＴｉ、Ｐｔ、Ａｕをこの順に積層してなる多層構造を有している。絶縁層４０は、例えば、上記絶縁層３５と同様の材料により構成されている。
絶縁層４０上には、図３、図５に示したように、表面に溶着層４１の被着されたストライプ状の対向電極４２と、表面に溶着層４３の被着されたストライプ状の対向電極４４と、接続部４５を介して対向電極４２と物理的および電気的に接続された接続パッド４６と、接続部４７を介して対向電極４４と物理的および電気的に接続された接続パッド４８とがそれぞれ設けられている。
対向電極４２は、図３、図５に示したように、チップの中央領域に共振器方向に延在して形成されると共にへき開面Ｓ３側に近接配置されており、溶着層４１を介して第１素子２０Ａのｐ側電極２６Ａと対向配置されると共に電気的に接続されている。また、対向電極４４は、チップのｐ側電極３６とは反対側の外縁領域に、対向電極４２に隣接して形成され、さらに共振器方向に延在して形成されると共にへき開面Ｓ３側に近接配置されており、溶着層４３を介して第２素子２０Ｂのｐ側電極２６Ｂと対向配置されると共に電気的に接続されている。なお、図１では、第１の発光素子２０の主射出側の端面と第２の発光素子の主射出側のへき開面Ｓ３とが互いに同一平面内に配置されているケースが例示されているが、本実施の形態はこれに限定されるものではなく、例えば、第１の発光素子２０の主射出側の端面と第２の発光素子の主射出側のへき開面Ｓ３とが互いに異なる平面内に配置されていてもよい。
接続パッド４６は、図５に示したように、主射出側のへき開面Ｓ３と主射出側とは反対側のへき開面Ｓ４との中間領域であって、かつ側面Ｓ５の近傍に設けられている。また、接続パッド４８は、主射出側とは反対側のへき開面Ｓ４の近傍であって、かつ側面Ｓ５の近傍に設けられている。これら接続パッド４６，４８は、接続パッド３９と共に、第２の発光素子３０のリッジ部３４の延在方向（共振器方向）に一列に配列されている。つまり、接続パッド３９，４６，４８は、第２の発光素子３０の表面に全て形成され、かつ、ストライプ状の対向電極４２，４４に対して並列なストライプ状の領域上に並んで配置されると共に、共振器方向と直交する方向に互いに対向配置された一対の側面の一方の側面Ｓ５と対向電極４２との間に対向電極４２に隣接して設けられている。
接続部４５は、図５に示したように、対向電極４２と接続パッド４６との間に形成されていることから、へき開面Ｓ３とへき開面Ｓ４との中間領域であって、かつ接続パッド４６を挟んで側面Ｓ５の近傍に設けられている。また、接続部４７は、対向電極４４と接続パッド４８との間に形成されていることから、へき開面Ｓ４の近傍であって、かつ、へき開面Ｓ４と対向電極４２，４４との間に設けられている。
接続パッド４６の表面には一端が外部電源に接続されたワイヤ５３の他端が接合され、接続パッド４８の表面には一端が外部電源に接続されたワイヤ５４の他端が接合されている(図１、図５参照)。
ここで、溶着層４１，４３は、対向電極４２，４４とｐ側電極２６Ａ，２６Ｂとを互いに電気的に導通させる状態で溶着するためのものであり、例えば接合温度２５０℃のＡｕ−Ｓｎ（金錫）半田により構成されている。対向電極４２，４４，接続部４５，４７，接続パッド４６，４８は、例えばＡｕ（金）などの金属薄膜により構成されている。
リッジ部３４の延在方向（共振器方向）に対して垂直なへき開面Ｓ３，Ｓ４には、一対の反射鏡膜５５，５６（図４参照）が形成されている。主射出側のへき開面Ｓ３上に形成された反射鏡膜５５は、例えばＡｌ２Ｏ３により構成され、低反射率となるように調整されている。これに対して主射出側とは反対側のへき開面Ｓ４上に形成された反射鏡膜５６は、例えば酸化アルミニウム層とＴｉＯ２層とを交互に積層して構成され、高反射率となるように調整されている。これにより、活性層３３の発光領域（発光点３３−１）において発生した光は一対の反射鏡膜５５，５６の間を往復して増幅され、低反射率側の反射鏡膜５５からビームとして射出されるようになっている。なお、高反射率側の反射鏡膜５６から漏れ出た光を例えば光検出器（図示せず）などで検出し、光電流に変換することにより低反射率側から射出された光の強度を計測するようになっていてもよい。
また、図１、図５に示したように、絶縁層３５の表面には、マーク４９Ａ，４９Ｂ（割断マーク）が設けられている。マーク４９Ａ，４９Ｂは、第２の発光素子３０のへき開面Ｓ３，Ｓ４の共振器方向の位置を主に検出するためのマーカであり、製造工程において第１の発光素子２０と第２の発光素子３０とを互いに重ね合わせる際に用いられるものである。なお、マーク４９Ａ，４９Ｂを、第２の発光素子３０の共振器方向と直交する方向の位置を検出するためのマーカとしても用いることは可能である。
これらマーク４９Ａ，４９Ｂはそれぞれ、少なくとも一方の端部がへき開面Ｓ３またはへき開面Ｓ４の面内に配置されたものである。なお、図１，図５では、マーク４９Ａがへき開面Ｓ３側に設けられ、マーク４９Ｂがへき開面Ｓ４側に設けられているが、これらのマーク４９Ａ，Ｂをそれぞれ他方のへき開面まで延在させ、一体化してもよい。このように、マーク４９Ａ，Ｂを一体に形成した場合には、それをｐ側電極３６として用いるようにすることも可能である。
これらマーク４９Ａ，４９Ｂは、図１０に示したように、製造工程において、第２基板３１を切り出す前の大型の半導体基板（例えばＧａＮ基板１３１）上の絶縁層３５の表面に形成されたマーク４９Ｄの位置（具体的には、へき開することとなるへき開領域Ｐｏ）において、半導体基板をへき開することにより、マーク４９Ｄを割断して形成されたものである。つまり、これらマーク４９Ａ，４９Ｂは、へき開によって形成されたものであり、これらマーク４９Ａ，４９Ｂの形状および大きさは、へき開位置に応じて変化する。これにより、これらマーク４９Ａ，４９Ｂの形状および大きさを画像認識装置などを用いて求めることにより、へき開面Ｓ３，Ｓ４の共振器方向の位置（へき開位置）、ひいてはへき開面Ｓ３のうち光の射出されるスポットの共振器方向の位置を正確に求めることができるようになっている。なお、図１０は、製造工程において絶縁層３５上にマーク４９Ｄや対向電極４２等を形成したときの半導体基板上の平面構成図である。また、図１０中の共振器方向の破線はダイシング領域Ｐ１を表している。
このマーク４９Ｄは、対向電極４２等の導電性部材と接触していない、孤立した島状の金属膜により構成されている。従って、マーク４９Ｄを割断して得られたマーク４９Ａ，４９Ｂもマーク４９Ｄと同様に、対向電極４２等の導電性部材と接触していない、孤立した島状の金属膜からなるので、リッジ部３４に電流を注入するなどの電気的な機能を有していない。なお、マーク４９Ａ，４９Ｂ，４９Ｄは、対向電極４２等と同様の材料により構成されており、マーク４９Ｄは、製造工程において対向電極４２等と共に一括に形成することが可能である。
マーク４９Ａの形状および大きさは、上記したように、マーク４９Ｄをへき開によって割断した際に決定されるので、へき開したときのへき開位置に応じて変化する関数となっている。
また、例えば、絶縁層３５の表面のうち接続パッド３９と接続パッド４６との間、および接続パッド４６と接続パッド４８との間には、図１、図５に示したようにマーク４９Ｃが設けられている。このマーク４９Ｃは、第２の発光素子３０の共振器方向と直交する方向の位置を検出するためのマーカであり、製造工程において第１の発光素子２０と第２の発光素子３０とを互いに重ね合わせる際に用いられるものである。なお、マーク４９Ｃは、第１接続パッド３９，４６，４８を並列方向から挟み込むようにして配置されていてもよい。この場合には、第１接続パッド３９，４６，４８をへき開面Ｓ３，Ｓ４から遠ざけることができるので、へき開面Ｓ３，Ｓ４近傍の高欠陥領域３２Ｂからリーク不良が発生するのを防止することができる。
このマーク４９Ｃは、図１、図５に示したように、マーク４９Ａと同様、対向電極４２等の導電性部材と接触していない、孤立した島状の金属膜により構成されていてもよいが、対向電極４２等の導電性部材と接触して設けられていてもよい。なお、マーク４９Ｃは、対向電極４２等と同様の材料により構成されており、製造工程において対向電極４２等と共に一括に形成することが可能である。
このような構成を有する半導体発光装置は、例えば次のようにして製造することができる。
まず、半導体レーザ素子１の構成要素の１つである第１の発光素子２０を製造する。そのためには半導体層２２Ａを、例えば、ＭＯＣＶＤ法により形成する。この際、ＧａＰ系ＩＩＩ−Ｖ族化合物半導体の原料としては、例えば、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＴＭＩｎ（トリメチルインジウム）、ＰＨ３（フォスフィン）を用いる。
具体的には、大型のＧａＰ基板上に、ｎ側コンタクト層，ｎ型クラッド層，活性層２３Ａ，ｐ型クラッド層およびｐ側コンタクト層をこの順に積層して半導体層２２Ａを形成したのち、半導体層２２Ａのうちｐ側コンタクト層およびｐ型クラッド層を例えばドライエッチング法により細い帯状の凸部となるようにマークニングし、複数のリッジ部２４Ａを所定の間隔を隔てて並列に形成する。
次に、半導体層２２Ｂを、上記と同様の方法により形成する。この際、ＧａＡｓ系ＩＩＩ−Ｖ族化合物半導体の原料としては、例えば、ＴＭＡ、ＴＭＧ、ＴＭＩｎ、ＡｓＨ３（アルシン）を用いる。
具体的には、ＧａＰ基板の表面のうちリッジ部２４Ａの形成されていない部分に、ｎ側コンタクト層，ｎ型クラッド層，活性層２３Ｂ，ｐ型クラッド層およびｐ側コンタクト層をこの順に積層して半導体層２２Ｂを形成したのち、半導体層２２Ｂのうちｐ側コンタクト層およびｐ型クラッド層を例えばドライエッチング法により細い帯状の凸部となるようにマークニングし、リッジ部２４Ｂをリッジ部２４Ａ同士の間に形成する。
次に、リッジ部２４Ａ，２４Ｂの上面、および表面Ａ上に、ＡｌＮ、ＢＮ、ＳｉＣ、ＧａＮまたはＡｌＧａＩｎＮなどの主材料として酸素を含有していない絶縁材料、例えばＡｌＮを蒸着またはスパッタリングにより形成したのち、その表面を例えば水蒸気などに曝すことにより酸化させる。これにより、表面に酸化物、例えばＡｌＮＯｘが形成され、絶縁層２５が形成される。
次に、絶縁層２５のうちリッジ部２４Ａ，２４Ｂの上面（コンタクト層の表面）に対応する領域をエッチングにより除去したのち、リッジ部２４Ａのｐ側コンタクト層の表面から絶縁層２５の表面の一部までの連続した表面上にｐ側電極２６Ａを形成し、リッジ部２４Ｂのｐ側コンタクト層の表面から絶縁層２５の表面の一部までの連続した表面上にｐ側電極２６Ｂを形成する。
次に、ＧａＰ基板をへき開して、リッジ部２４Ａ，２４Ｂが交互に並列配置されたバー２０Ａを形成したのち、そのへき開面Ｓ１，Ｓ２に、一対の反射鏡膜５５，５６を形成する。続いて、バー２０Ａを一組のリッジ部２４Ａ，２４Ｂごとにダイシングして、チップ状にする。このようにして、第１の発光素子２０が製造される。
次に、第２の発光素子３０を製造する。そのためには、半導体層３２を、例えば、ＭＯＣＶＤ法により形成する。この際、窒化物系ＩＩＩ−Ｖ族化合物半導体の原料としては、例えば、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＴＭＩｎ（トリメチルインジウム）、アンモニア (ＮＨ3)を用いる。
具体的には、ＧａＮ基板１３１（図７、図８参照）上に、ｎ側コンタクト層，ｎ型クラッド層，活性層３３，ｐ型クラッド層およびｐ側コンタクト層をこの順に積層して半導体層３２を形成したのち、半導体層３２のうちｐ側コンタクト層およびｐ型クラッド層を例えばドライエッチング法により細い帯状の凸部となるようにパターンニングし、各低欠陥領域３２Ａに１つずつリッジ部３４を形成し、各リッジ部３４を並列に形成する。
次に、ＧａＮ基板１３１に含まれる高欠陥領域３２Ｂの表面に、Ｂ、Ｎ、Ｆｅ等を８０ｋｅＶ以上のイオンエネルギーでイオン注入して、高欠陥領域３２Ｂの表面またはその近傍に高抵抗領域３２Ｂ−１を形成したのち、リッジ部３４の上面、および表面Ｂ上に、絶縁層２５の形成方法と同様の方法を用いて、絶縁層３５を形成する。
次に、絶縁層３５のうちリッジ部３４の上面（コンタクト層の表面）に対応する領域をエッチングにより除去したのち、リッジ部３４のｐ側コンタクト層の表面から絶縁層３５の表面の一部までの連続した表面上にｐ側電極３６、接続部３８および接続パッド３９を一括に形成する。
次に、接続パッド３９の部位に開口を有する絶縁層４０を形成したのち、絶縁層４０上に、対向電極４２，４４、接続部４５，４７、接続パッド４６，４８、マーク４９Ｃ，Ｄを一括に形成する。
次に、ＧａＮ基板１３１をへき開して、複数のリッジ部３４が並列配置されたバー３０Ａを形成する。これにより、マーク４９Ｄがへき開によって割断されてマーク４９Ａ，４９Ｂが形成される。その後、へき開によって形成されたへき開面Ｓ３，Ｓ４に、一対の反射鏡膜５５，５６を形成する。
次に、バー３０Ａをリッジ部３４同士の間でダイシングして、チップ状にする。このようにして、第２の発光素子３０が製造される。
次に、第２の発光素子３０の半導体層３３側の表面に、第１の発光素子２０を、半導体層２２Ａ，２２Ｂ側を下にして（第２の発光素子３０側に向けて）、第１の発光素子２０の端面（へき開面）のうち主射出側の面と、第２の発光素子３０のへき開面Ｓ３とが互いに同一平面内となるように接合すると共に、第１の発光素子２０のうち光を射出する２つのスポット（発光点２３Ａ−１，２３Ｂ−１に対応する領域）と第２の発光素子３０のうち光を射出するスポット（発光点３３−１に対応する領域）とが所定の位置関係となるように接合する。具体的には、第１の発光素子２０の所定の場所と、第２の発光素子３０のマーク４９Ａ，４９Ｂ，４９Ｃとを画像認識装置などを用いて認識し、これらの位置を検出し、この検出した位置情報（ＸＹＺ３次元直交座標）に基づいて、第１の発光素子２０と第２の発光素子３０とを互いに重ね合わせる。このようにして、本実施の形態の半導体レーザ素子１が製造される。
次に、半導体レーザ素子１の第２の発光素子３０を溶着層１３を介してサブマウント１０に接合したのち、サブマウントの裏面を溶着層１４によってヒートシンク１１上に固着させる(図２参照)。最後に、ワイヤ５０〜５４を接合することにより、本実施の形態の半導体発光装置が製造される。
本実施の形態の半導体発光装置では、ｐ側電極３６に電気的に接続された接続パッド３９と、ｎ側電極３７に電気的に接続されたヒートシンク１１との間に所定の電圧が印加されると、活性層３３に電流が注入され、電子−正孔再結合によって発光が生じ、第２の発光素子３０の発光点３３−１から４００ｎｍ前後の波長（例えば４０５ｎｍ）のレーザ光が積層面内方向に向けて射出される。また、ｐ側電極２６Ａに電気的に接続された接続パッド４６と、ｎ側電極２７に電気的に接続されたヒートシンク１１との間に所定の電圧が印加されると、活性層３３Ａに電流が注入され、電子−正孔再結合によって発光が生じ、第１素子２０Ａの発光点３３Ａ−１から６００ｎｍ帯（例えば、６５０ｎｍ）のレーザ光が射出される。また、ｐ側電極２６Ｂに電気的に接続された接続パッド４８と、ｎ側電極２７に電気的に接続されたヒートシンク１１との間に所定の電圧が印加されると、活性層３３Ｂに電流が注入され、電子−正孔再結合によって発光が生じ、第２素子２０Ｂの発光点３３Ｂ−１から７００ｎｍ帯（例えば、７８０ｎｍ）のレーザ光が射出される。このように、本実施の形態の半導体発光装置では、第２の発光素子３０、第１素子２０Ａおよび第２素子２０Ｂは互いに異なる波長のレーザ光を独立に射出することができる。
このとき、半導体レーザ素子１内では、高電流密度によるジュール熱が発生している。第２の発光素子３０内で発生した熱は、ヒートシンク１１側へ放散される。一方、第１の発光素子２０内で発生した熱は、リッジ部２２Ａ−１，２２Ｂ−１、絶縁層２５，３５を介して第２の発光素子３０側へ放散される。
ここで、本実施の形態では、放熱性の良い窒化物系ＩＩＩ−Ｖ族化合物半導体により形成された半導体層３２を有する第２の発光素子３０が第１の発光素子２０と接して設けられているので、第１の発光素子２０の熱を第２の発光素子３０およびヒートシンク１１を介して充分に放散することができる。このように、半導体レーザ素子１では、第１の発光素子２０および第２の発光素子３０において発生する熱を効率的に放散することができるので、熱抵抗が低下し、放熱性を向上させることができる。したがって、半導体レーザ素子１の特性および信頼性を向上させることができる。
ところで、本実施の形態では、各リッジ部２４Ａ，２４Ｂ，３４に別個に電流を供給するｐ側電極２６Ａ，２６Ｂ，３６に１つずつ電気的に接続された接続パッド３９，４６，４８が、第２の発光素子３０の表面（ヒートシンク１１とは反対側の表面）に全て形成され、かつストライプ状の対向電極４２，４４と並列に配置されると共に、共振器方向と直交する方向に互いに対向配置された一対の側面の一方の側面Ｓ５と対向電極４２との間に対向電極４２に隣接して設けられている（図１、図２、図５参照）。これにより、半導体レーザ素子１自体の放熱性を確保する目的で第２の発光素子３０を多少大きめに形成した場合であっても、第２の発光素子３０の表面のうち未利用のスペースを接続パッド３９，４６，４８で埋めることができるので、接続パッド３９，４６，４８のレイアウトによって発生する未利用のスペースを最小限に抑えることができる。このように、接続パッド３９，４６，４８のレイアウトを工夫することにより、放熱性を確保しつつ、半導体レーザ素子１の小型化を実現することができる。
また、本実施の形態では、第２の発光素子３０において、絶縁層３５の表面のうちへき開面Ｓ３，Ｓ４のごく近傍には、図１、図５に示したように、第２基板３１を切り出す前の大型の半導体基板をへき開することによって割断して形成されたマーク４９Ａが設けられている。ここで、マーク４９Ａの形状および大きさは、上記したように、へき開したときのへき開位置に応じて変化する関数となっているので、このマーク４９Ａの形状および大きさを求めることにより、へき開面Ｓ３，Ｓ４の共振器方向の位置（へき開位置）、ひいてはへき開面Ｓ２のうち光の射出される光スポットの共振器方向の位置を正確に求めることができる。これにより、第２の発光素子３０のへき開位置の誤差や、第２の発光素子３０の光スポットの位置の誤差を低減することができるので、その低減した誤差の分だけ、第１の発光素子２０の主射出側のへき開面と第２の発光素子３０のへき開面Ｓ３との位置合わせや、第１の発光素子２０の光スポットと第２の発光素子３０の光スポットとの位置合わせを正確に行うことができる。
［適用例］
上記第１実施の形態に係る半導体発光装置ＬＤは、記録媒体（光ディスク）に記録された情報を再生する情報再生装置、記録媒体に情報を記録する情報記録装置、これら両機能を備えた情報記録再生装置、または通信装置などのデバイスに種々適用可能であり、以下、その一例について説明する。
図１１は、本適用例に係る情報記録再生装置１００の概略構成の一例を表すものであり、光装置１１０と、情報処理部１２０とを備えている。
情報処理部１２０は、記録媒体１０１に記録された情報を光装置１１０から取得したり、入力された情報を光装置１１０に送信するようになっている。他方、光装置１００は、例えばＤＶＤ等による高密度記録再生用の光ピックアップ装置として用いられるものであり、光源としての半導体発光装置ＬＤと、ＤＶＤ等の記録媒体１０１の載置される領域と半導体発光装置ＬＤとの間に設けられた光学系とを備えている。記録媒体１０１の表面には、例えば数μｍの大きさの多数のピット（突起）が形成されている。光学系は、半導体発光装置ＬＤから記録媒体１０１への光路中に配設され、例えば、グレーティング（ＧＲＴ）１１１、偏光ビームスプリッタ（ＰＢＳ）１１２、平行化レンズ（ＣＬ）１１３、４分の１波長板（λ／４板）１１４、対物レンズ（ＯＬ）１１５を有している。また、この光学系は、偏光ビームスプリッタ（ＰＢＳ）１１２で分離された光路上に、円柱レンズ（ＣｙＬ）１１６、フォトダイオードなどの受光素子（ＰＤ）１１７を有している。
この光装置１１０では、光源（半導体発光装置ＬＤ）からの光は、ＧＲＴ１１１、ＰＢＳ１１２、ＣＬ１１３、λ／４板１１４およびＯＬ１１５を通って記録媒体１０１に焦点を結び、記録媒体１０１の表面のピットで反射される。反射された光は、ＯＬ１１５，λ／４板１１４，ＣＬ１１３，ＰＢＳ１１２，ＣｙＬ１１６を通ってＰＤ１１７に入り、ピット信号、トラッキング信号およびフォーカス信号の読取りが行われる。
このように本実施の形態の光装置１１０では、光源として半導体発光装置ＬＤを用いるようにしたので、その温度特性および信頼性が高く、広い温度範囲で安定して使用することができ、また、光学系の設計の自由度を大きくすることができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく種々変形可能である。
例えば、上記実施の形態では、第１の発光素子２０としてガリウム・ヒ素（ＧａＡｓ）系ＩＩＩ−Ｖ族化合物半導体レーザ素子、またはインジウム・リン（ＩｎＰ）系ＩＩＩ−Ｖ族化合物半導体レーザ素子を、第２の発光素子３０として窒化物系ＩＩＩ−Ｖ族化合物半導体レーザ素子をそれぞれ挙げ、それらの組成および構成について具体的に例示して説明したが、本発明は、他の組成や構造を有する半導体レーザ素子についても同様に適用することができるものである。
また、上記実施の形態では、マーク４９Ａが第２の発光素子３０に設けられていたが、第１の発光素子２０にも同様のマークを設けて第１の発光素子２０の主射出側のへき開位置や、第１の発光素子２０の光スポットの位置を検出する際に用いてもよい。これにより、第１の発光素子２０のへき開位置の誤差や、第１の発光素子２０の光スポットの位置の誤差を低減することができるので、その低減した誤差の分だけ、第１の発光素子２０の主射出側のへき開面と第２の発光素子３０のへき開面Ｓ３との位置合わせや、第１の発光素子２０の光スポットと第２の発光素子３０の光スポットとの位置合わせをより正確に行うことができる。
本発明の第１の実施の形態に係る半導体発光装置の上面構成図である。 図１の半導体発光装置のＡ−Ａ矢視方向の断面構成図である。 図１の半導体発光装置のＢ−Ｂ矢視方向の断面構成図である。 図１の半導体発光装置のＣ−Ｃ矢視方向の断面構成図である。 図２の半導体発光装置のＤ−Ｄ矢視方向の断面構成図である。 第２基板内の欠陥領域について説明するための断面構成図である。 図６の第２基板を切り出す前の大型のＧａＮ基板の一例について説明するための平面構成図である。 図７のＧａＮ基板の他の例について説明するための平面構成図である。 イオン注入における加速電圧とＴＬＭ値との関係を説明するための関係図である。 図１の位置マークについて説明するための断面図である。 半導体発光装置を搭載した情報記録再生装置の概略構成図である。
符号の説明
１…半導体発光素子、１０…サブマウント、１１…ヒートシンク、１２…ｎ側共通電極、１３,１４，４１，４３…溶着層、２０…第１の発光素子、２０Ａ…第１素子、２０Ｂ…第２素子、２１…第１基板、２２Ａ，２２Ｂ，３２…半導体層、２２Ｃ，３２Ａ…表面、２３Ａ，２３Ｂ，３３…活性層、２３Ａ−１，２３Ｂ−１，３３−１…発光点、２４Ａ，２４Ｂ，３４…リッジ部、２５，３５，４０…絶縁層、２６Ａ，２６Ｂ，３６…ｐ側電極、２７，３７…ｎ側電極、３０…第２の発光素子、３０Ａ…バー、３０Ｂ…ダミーバー、３１…第２基板、３１Ａ，３２Ａ…低欠陥領域、３１Ｂ，３２Ｂ…高欠陥領域、３８，４５，４７…接続部、３９，４６，４８…接続パッド、４２，４４…対向電極、４９Ａ，４９Ｂ，４９Ｃ，４９Ｄ…マーク、５０〜５４…ワイヤ、１３１…ＧａＮ基板、Ｓ１〜Ｓ４…へき開面、Ｓ５…側面、ＰＤ…半導体発光装置、１００…情報記録再生装置、１１０…光装置、１１１…グレーティング（ＧＲＴ）、１１２…偏光ビームスプリッタ（ＰＢＳ）、１１３…平行化レンズ（ＣＬ）、１１４…４分の１波長板（λ／４板）、１１５…対物レンズ（ＯＬ）、１１６…円柱レンズ（ＣｙＬ）、１１７…受光素子（ＰＤ）、１２０…情報処理部。

Claims (5)

  1. 第１の発光素子と、
    前記第１の発光素子に重ね合わされた第２の発光素子と
    を備え、
    前記第１の発光素子は、
    第１基板上に互いに並列に形成されたストライプ状の第１発光素子部および第２発光素子部と、
    前記第１発光素子部および第２発光素子部に別個に電流を供給するストライプ状の第１電極および第２電極と
    を有し、
    前記第２の発光素子は、
    前記第１基板に対向配置された第２基板の対向面側に形成されたストライプ状の第３発光素子部と、
    前記第３発光素子部に電流を供給するストライプ状の第３電極と、
    前記第１電極および第２電極の各々と一つずつ対向配置されると共に電気的に接続されたストライプ状の第１対向電極および第２対向電極と、
    前記第１対向電極および第２対向電極の各々と一つずつ電気的に接続された第１接続パッドおよび第２接続パッドと、
    前記第３電極と電気的に接続された第３接続パッドと、
    へき開面内に端部が配置された第１マークと、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドの近傍に配置された第２マークと
    を有し、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドは、前記第１対向電極に対して並列なストライプ状の領域上に並んで配置され、
    前記第２マークは、前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドを並列方向から挟み込むようにして配置されている半導体発光素子。
  2. 前記第２基板は、ＧａＮ基板であって、かつ、平均転位密度の低い低欠陥領域を前記第３発光素子部の延在方向と直交する方向の中央領域に有すると共に、平均転位密度の高い高欠陥領域を前記第３発光素子部の延在方向と直交する方向の両側面を含む領域に有し、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドは、前記両側面から離れた場所に配置されている請求項１に記載の半導体発光素子。
  3. 光源と、
    記録媒体の載置される領域と前記光源との間に設けられた光学系と
    を備え、
    前記光源は、
    第１の発光素子と、
    前記第１の発光素子に重ね合わされた第２の発光素子と
    を有し、
    前記第１の発光素子は、
    第１基板上に互いに並列に形成されたストライプ状の第１発光素子部および第２発光素子部と、
    前記第１発光素子部および第２発光素子部に別個に電流を供給するストライプ状の第１電極および第２電極と
    を含み、
    前記第２の発光素子は、
    前記第１基板に対向配置された第２基板の対向面側に形成されたストライプ状の第３発光素子部と、
    前記第３発光素子部に電流を供給するストライプ状の第３電極と、
    前記第１電極および第２電極の各々と一つずつ対向配置されると共に電気的に接続されたストライプ状の第１対向電極および第２対向電極と、
    前記第１対向電極および第２対向電極の各々と一つずつ電気的に接続された第１接続パッドおよび第２接続パッドと、
    前記第３電極と電気的に接続された第３接続パッドと、
    へき開面内に端部が配置された第１マークと、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドの近傍に配置された第２マークと
    を含み、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドは、前記第１対向電極に対して並列なストライプ状の領域上に並んで配置され、
    前記第２マークは、前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドを並列方向から挟み込むようにして配置されている光ピックアップ装置。
  4. 光ピックアップ装置と、
    入力された情報を前記光ピックアップ装置に送信し、または記録媒体に書き込まれた情報を前記光ピックアップ装置から受信する情報処理部と
    を備え、
    前記光ピックアップ装置は、
    光源と、
    記録媒体の載置される領域と前記光源との間に設けられた光学系と
    を有し、
    前記光源は、
    第１の発光素子と、
    前記第１の発光素子に重ね合わされた第２の発光素子と
    を有し、
    前記第１の発光素子は、
    第１基板上に互いに並列に形成されたストライプ状の第１発光素子部および第２発光素子部と、
    前記第１発光素子部および第２発光素子部に別個に電流を供給するストライプ状の第１電極および第２電極と
    を含み、
    前記第２の発光素子は、
    前記第１基板に対向配置された第２基板の対向面側に形成されたストライプ状の第３発光素子部と、
    前記第３発光素子部に電流を供給するストライプ状の第３電極と、
    前記第１電極および第２電極の各々と一つずつ対向配置されると共に電気的に接続されたストライプ状の第１対向電極および第２対向電極と、
    前記第１対向電極および第２対向電極の各々と一つずつ電気的に接続された第１接続パッドおよび第２接続パッドと、
    前記第３電極と電気的に接続された第３接続パッドと、
    へき開面内に端部が配置された第１マークと、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドの近傍に配置された第２マークと
    を含み、
    前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドは、前記第１対向電極に対して並列なストライプ状の領域上に並んで配置され、
    前記第２マークは、前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドを並列方向から挟み込むようにして配置されている光学装置。
  5. 第１基板上にストライプ状の第１発光素子部および第２発光素子部を互いに並列に形成したのち、前記第１発光素子部および第２発光素子部に別個に電流を供給するストライプ状の第１電極および第２電極を形成するステップと、
    第２基板上にストライプ状の第３発光素子部を形成したのち、前記第３発光素子部に電流を供給するストライプ状の第３電極と、前記第１電極および第２電極の各々と一つずつ対向配置されると共に電気的に接続されるストライプ状の第１対向電極および第２対向電極と、前記第１対向電極および第２対向電極の各々と一つずつ電気的に接続された第１接続パッドおよび第２接続パッドと、前記第３電極と電気的に接続された第３接続パッドと、被割断マークと、前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドの近傍に配置された第２マークとを形成すると共に、前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドを、前記第１対向電極に対して並列なストライプ状の領域上に並んで形成し、かつ前記第２マークを、前記第１接続パッド、前記第２接続パッドおよび前記第３接続パッドを並列方向から挟み込むようにして形成するステップと
    前記第１基板をへき開して第１へき開面を形成することにより、第１の発光素子を形成するステップと、
    前記被割断マークの位置において前記第１基板をへき開して第２へき開面を形成すると共に、へき開によって前記被割断マークを割断して割断マークを形成することにより、第２の発光素子を形成するステップと、
    前記第１へき開面の位置を求めると共に、前記割断マークの形状および大きさから前記第２へき開面の位置を求めるステップと、
    求めた第１へき開面および第２へき開面のそれぞれの位置情報に基づいて、前記第１の発光素子と前記第２の発光素子とを互いに重ね合わせるステップと
    を含む半導体発光素子の製造方法。
JP2006305926A 2006-11-10 2006-11-10 半導体発光素子およびその製造方法 Expired - Fee Related JP4288620B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006305926A JP4288620B2 (ja) 2006-11-10 2006-11-10 半導体発光素子およびその製造方法
US11/975,888 US8253150B2 (en) 2006-11-10 2007-10-22 Semiconductor light emitting device and method of manufacturing it
CN2007101863395A CN101179179B (zh) 2006-11-10 2007-11-12 半导体发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006305926A JP4288620B2 (ja) 2006-11-10 2006-11-10 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008124218A JP2008124218A (ja) 2008-05-29
JP4288620B2 true JP4288620B2 (ja) 2009-07-01

Family

ID=39368375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006305926A Expired - Fee Related JP4288620B2 (ja) 2006-11-10 2006-11-10 半導体発光素子およびその製造方法

Country Status (3)

Country Link
US (1) US8253150B2 (ja)
JP (1) JP4288620B2 (ja)
CN (1) CN101179179B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930322B2 (ja) 2006-11-10 2012-05-16 ソニー株式会社 半導体発光素子、光ピックアップ装置および情報記録再生装置
JP2010040752A (ja) 2008-08-05 2010-02-18 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP2010050417A (ja) * 2008-08-25 2010-03-04 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
JP2010226078A (ja) 2009-02-24 2010-10-07 Sony Corp 発光装置およびその製造方法
JP2010199204A (ja) 2009-02-24 2010-09-09 Sony Corp 発光装置およびその製造方法
US8441106B2 (en) * 2010-02-18 2013-05-14 Seagate Technology Llc Apparatus and method for defining laser cleave alignment
KR101276053B1 (ko) * 2011-07-22 2013-06-17 삼성전자주식회사 반도체 발광소자 및 발광장치
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2015130409A (ja) * 2014-01-08 2015-07-16 セイコーエプソン株式会社 発光デバイス、発光モジュール、プロジェクター、通信機器、発光デバイスの製造方法及び発光モジュールの製造方法
JP6272151B2 (ja) * 2014-06-06 2018-01-31 株式会社フジクラ 半導体レーザ素子及び半導体レーザ素子の位置調整方法
CN107154455B (zh) * 2016-03-04 2020-03-10 日东电工（上海松江）有限公司 密封光半导体元件的制造方法
WO2019186888A1 (ja) * 2018-03-29 2019-10-03 三菱電機株式会社 半導体装置の製造方法
DE102018114133B4 (de) * 2018-06-13 2024-05-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser und Herstellungsverfahren für einen Halbleiterlaser
JP7046294B1 (ja) * 2021-11-08 2022-04-01 三菱電機株式会社 光半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121457A (en) * 1991-05-21 1992-06-09 Gte Laboratories Incorporated Method for coupling laser array to optical fiber array
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
JPH09311253A (ja) * 1996-05-20 1997-12-02 Fujitsu Ltd 光結合構造とその製造方法
US6136623A (en) 1998-05-06 2000-10-24 Xerox Corporation Multiple wavelength laser arrays by flip-chip bonding
JP3685306B2 (ja) * 1999-03-03 2005-08-17 パイオニア株式会社 ２波長半導体レーザ素子及びその製造方法
CN1585581A (zh) * 1999-10-06 2005-02-23 联合光化学公司 用于生产电发光涂料的紫外光可固化的组合物
JP3486900B2 (ja) 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
JP4290358B2 (ja) 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP2004095859A (ja) * 2002-08-30 2004-03-25 Sharp Corp 半導体レーザ及びその製造方法
JP2004179607A (ja) * 2002-09-30 2004-06-24 Fuji Photo Film Co Ltd レーザー装置
JP4667734B2 (ja) 2003-09-22 2011-04-13 古河電気工業株式会社 光半導体素子の実装方法およびこれを用いて光モジュールを製造する方法
US7622318B2 (en) * 2004-03-30 2009-11-24 Sony Corporation Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device
JP4844791B2 (ja) 2004-05-14 2011-12-28 ソニー株式会社 半導体発光装置およびそれを用いた光装置

Also Published As

Publication number Publication date
US20080111142A1 (en) 2008-05-15
JP2008124218A (ja) 2008-05-29
US8253150B2 (en) 2012-08-28
CN101179179B (zh) 2010-06-02
CN101179179A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
JP4288620B2 (ja) 半導体発光素子およびその製造方法
JP4930322B2 (ja) 半導体発光素子、光ピックアップ装置および情報記録再生装置
US7376166B2 (en) Semiconductor laser apparatus and optical pickup apparatus
JP4466503B2 (ja) 半導体レーザ
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
US7079563B2 (en) Semiconductor laser device and method of manufacturing the same
JP2006278576A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法および光ピックアップ装置
US7672351B2 (en) Semiconductor laser apparatus
US20110188532A1 (en) Semiconductor Laser Apparatus
JP2010040752A (ja) 半導体レーザ装置およびその製造方法
US20060045156A1 (en) Semiconductor laser apparatus and manufacturing method thereof
JP4844791B2 (ja) 半導体発光装置およびそれを用いた光装置
JP5633670B2 (ja) 発光装置およびそれを用いた光装置
JP4219147B2 (ja) 多波長レーザ装置
JP2011176198A (ja) 半導体レーザ装置およびその製造方法
JP2005142347A (ja) 半導体レーザ装置とその製造方法
JP2012253205A (ja) 半導体レーザ素子および光装置
JP4561381B2 (ja) 発光装置の製造方法
JP4985100B2 (ja) 多波長レーザ、光ピックアップ装置および光ディスク装置
JP5323008B2 (ja) 半導体レーザ装置および光ピックアップ装置
JP2011165708A (ja) 半導体レーザ装置の製造方法および半導体レーザ装置
JP2010016095A (ja) 半導体レーザ装置およびその製造方法
JP2006060105A (ja) 半導体発光装置およびそれを用いた光装置
JP2010258467A5 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R151 Written notification of patent or utility model registration

Ref document number: 4288620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees