JP2010050286A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010050286A JP2010050286A JP2008213353A JP2008213353A JP2010050286A JP 2010050286 A JP2010050286 A JP 2010050286A JP 2008213353 A JP2008213353 A JP 2008213353A JP 2008213353 A JP2008213353 A JP 2008213353A JP 2010050286 A JP2010050286 A JP 2010050286A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode lead
- resin
- semiconductor chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】小型で放熱特性の高い半導体装置を提供する。
【解決手段】離間して配置された第1および第2電極リード11、12と、第1電極リード11の第1の面11aに載置された半導体チップ13と、第1電極リード11の第1の面11aと対向する第2の面11b、および第2電極リード12の第1の面12aと対向する第2の面12bをそれぞれ露出させて、第1電極リード11、第2電極リード12および半導体チップ13を封止する樹脂14と、樹脂14上に形成され、一方15aが樹脂14の半導体チップ13に対応する部位を貫通して半導体チップ13に接続され、他方15bが樹脂14の第2電極リード12に対応する部位を貫通して第2電極リード12に接続された配線15と、を具備する。
【選択図】図1
【解決手段】離間して配置された第1および第2電極リード11、12と、第1電極リード11の第1の面11aに載置された半導体チップ13と、第1電極リード11の第1の面11aと対向する第2の面11b、および第2電極リード12の第1の面12aと対向する第2の面12bをそれぞれ露出させて、第1電極リード11、第2電極リード12および半導体チップ13を封止する樹脂14と、樹脂14上に形成され、一方15aが樹脂14の半導体チップ13に対応する部位を貫通して半導体チップ13に接続され、他方15bが樹脂14の第2電極リード12に対応する部位を貫通して第2電極リード12に接続された配線15と、を具備する。
【選択図】図1
Description
本発明は、半導体装置に関する。
近年、携帯電話や移動式携帯端末に代表される各種の小型電子機器の普及に伴い、樹脂封止型の半導体装置では、電極リードが基板に直接ハンダ付けできる表面実装型のパッケージが主流になってきている。
従来、第1電極リードに半導体チップを載置し、ワイヤを介して半導体チップと第2電極リードを接続し、樹脂でモールドした半導体装置は、ワイヤがループを巻くため半導体装置の高さを低くすることが難しいという問題がある。また、ワイヤからの放熱が期待できず十分な放熱特性が得られないという問題がある。
これに対して、ワイヤを用いずに小型で放熱特性を向上させた半導体装置が知られている(例えば、特許文献1または特許文献2参照。)。
特許文献1に開示された半導体装置は、フリップ実装によって配線基板に搭載された半導体チップを封止体によって封止したワイヤレスのパッケージ構造とし、封止体上面から露出した放熱板でもある上部導電板および封止体下面から露出した放熱板でもある外部接続用電極を有している。
上部導電板は半導体チップの裏面と電気的に接続されており、外部接続用電極は半導体チップの主面と基板上部電極およびビアホールを介して電気的に接続されている。
上部導電板は半導体チップの裏面と電気的に接続されており、外部接続用電極は半導体チップの主面と基板上部電極およびビアホールを介して電気的に接続されている。
特許文献2に開示された半導体装置は、基板上に、電子部品と端子とを設け、端子本体部の上面を電子部品の面よりも高くすると共に、端子本体部の上面を露出するように封止樹脂を設けて、端子と配線パターンとを直接接続している。
然しながら特許文献1または特許文献2に開示された半導体装置は、電極が封止体の上面と下面に引き出されているので、表面実装型のパッケージを有する半導体装置が得られないという問題がある。
特開2008−42063号公報
特開2007−42977号公報
本発明は、小型で放熱特性の高い半導体装置を提供する。
本発明の一態様の半導体装置は、離間して配置された第1および第2電極リードと、前記第1電極リードの第1の面に載置された半導体チップと、前記第1電極リードの前記第1の面と対向する面、および前記第2電極リードの第1の面と対向する面をそれぞれ露出させて、前記第1電極リード、前記第2電極リードおよび前記半導体チップを封止する樹脂と、前記樹脂上に形成され、一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、他方が前記樹脂の前記第2電極リードに対応する部位を貫通して前記第2電極リードに接続された配線と、を具備することを特徴としている。
本発明によれば、小型で放熱特性の高い半導体装置が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例1について、図1乃至図3を参照して説明する。図1は本発明の実施例1に係る半導体装置を示す図で、図1(a)はパッケージの一部が切り欠きされたその平面図、図1(b)は図1(a)のA−A線に沿って切断し、矢印方向に眺めた断面図、図1(c)は半導体装置の側面図、図2は半導体装置を示す斜視図、図3は半導体装置の特性を比較例と対比して示す図で、図3(a)が本実施例の半導体装置の特性を示す図、図3(b)が比較例の半導体装置の特性を示すである。
本実施例は、pn接合を有するシリコンダイオードチップが表面実装型のパッケージに樹脂封止された半導体装置の例である。
図1に示すように、本実施例の半導体装置10は、離間して配置された第1および第2電極リード11、12と、第1電極リード11の第1の面11aに載置された半導体チップ13と、第1電極リード11の第1の面11aと対向する第2の面11b、および第2電極リード12の第1の面12aと対向する第2の面12bをそれぞれ露出させて、第1電極リード11、第2電極リード12および半導体チップ13を封止する樹脂14と、を具備している。
更に、半導体装置10は、樹脂14上に形成され、一方15aが樹脂14の半導体チップ13に対応する部位を貫通して半導体チップ13に接続され、他方15bが樹脂14の第2電極リード12に対応する部位を貫通して第2電極リード12に接続された板状主要部を有する配線15(以後、単に配線15という)と、を具備している。
第1および第2電極リード11、12は、例えば第2の面11b、12b側から第1の面11a、12aに向かって、第1のAu膜、第1のNi膜、Cu膜、第2のNi膜および第2のAu膜が積層されている。
Cu膜は、第1および第2電極リード11、12の主要構成材であり、その熱伝導率が394W/mKと高いので、半導体チップ13の発熱が外部に放散するのを容易にしている。
第1および第2のAu膜は、Cu膜の酸化を防止し、外部基板(図示せず)へのハンダ付けを容易にしている。
第1および第2のNi膜は、マウント時の加熱によりAuとCuが拡散して、第1および第2のAu膜がそれぞれCu膜と合金化するのを阻止するバリア層として機能し、マウント不良を防止している。
従って、第1および第2のAu膜の膜厚は、例えば0.2〜2μm、Ni膜の膜厚は、例えば1〜5μm、Cu膜の膜厚は、例えば10〜50μm程度が適当である。
第1および第2のAu膜は、Cu膜の酸化を防止し、外部基板(図示せず)へのハンダ付けを容易にしている。
第1および第2のNi膜は、マウント時の加熱によりAuとCuが拡散して、第1および第2のAu膜がそれぞれCu膜と合金化するのを阻止するバリア層として機能し、マウント不良を防止している。
従って、第1および第2のAu膜の膜厚は、例えば0.2〜2μm、Ni膜の膜厚は、例えば1〜5μm、Cu膜の膜厚は、例えば10〜50μm程度が適当である。
半導体チップ13は、pn接合を有するシリコンダイオードチップで、上面に例えばアノード端子となるアルミニウムを主成分とする金属電極層16が形成され、下面にカソード端子となるアルミニウムを主成分とする金属電極層(図示せず)が形成されている。
金属電極層16は絶縁膜、例えばポリイミド膜(図示せず)で覆われており、配線15の一方15aが接触する部位が露出している。
金属電極層16は絶縁膜、例えばポリイミド膜(図示せず)で覆われており、配線15の一方15aが接触する部位が露出している。
半導体チップ13は、例えば導電性接着材を介して第1電極リード11の第1の面11aに固着されている。
樹脂14は、後述するように例えば金型を用いたトランスファーモールド法により形成されたエポキシ樹脂である。
樹脂14は、後述するように例えば金型を用いたトランスファーモールド法により形成されたエポキシ樹脂である。
配線15は、後述するように例えば無電界メッキにより形成された幅50〜100μm、厚さ5〜10μm程度のCu配線である。
配線15の一方15aは、樹脂14の半導体チップ13に対応する部位に形成された図示されない第1貫通孔を通して金属電極層16に接触している。
配線15の他方15bは、樹脂14の第2電極リード12に対応する部位に形成された図示されない第2貫通孔を通して第2電極リード12の第1の面12aに接触している。
配線15の一方15aは、樹脂14の半導体チップ13に対応する部位に形成された図示されない第1貫通孔を通して金属電極層16に接触している。
配線15の他方15bは、樹脂14の第2電極リード12に対応する部位に形成された図示されない第2貫通孔を通して第2電極リード12の第1の面12aに接触している。
図2は内部が透視された半導体装置10を示す斜視図である。太い実線は半導体装置10の外観を示し、細い実線は半導体装置10の内部の構造を示している。
図3は半導体装置10の特性を比較例と対比して示す図で、図3(a)が本実施例の半導体装置の特性を示す図、図3(b)が比較例の半導体装置の特性を示す図である。
ここで、比較例とは、半導体チップ13がワイヤを介して第2電極リード12に接続された半導体装置のことである。始めに、比較例について説明する。
ここで、比較例とは、半導体チップ13がワイヤを介して第2電極リード12に接続された半導体装置のことである。始めに、比較例について説明する。
図3(b)に示すように、比較例の半導体装置30は、ワイヤ31が半導体チップ13と第2電極リード12との離間距離に応じてループを描くので、それに応じて樹脂32の高さH2が高くなってしまう。
また、ワイヤ31は、表面積が小さく、且つ熱伝導率の小さい樹脂32に取り囲まれているので、ワイヤ31からの放熱34は小さい。
更に、ワイヤ31の断面積も小さいので、熱がワイヤ31を伝わりにくく、第2電極リードからの放熱も少ない。
更に、ワイヤ31の断面積も小さいので、熱がワイヤ31を伝わりにくく、第2電極リードからの放熱も少ない。
一方、図3(a)に示すように、本実施例の半導体装置10は、少なくとも半導体チップ13の上面が樹脂14で覆われていれば良いので、樹脂14の高さH1を樹脂32の高さH2より十分に低くすることができる。
また、配線15の幅は樹脂14の幅以内で自由に設定できるので、ワイヤ31に比べて表面積が十分に大きくなり、且つ大気中に露出しているので、配線15からの放熱33を十分に大きくすることができる。
更に、ワイヤ31に比べて断面積が十分に大きいので、熱が配線15を伝わりやすくなり、第2電極リード12からの放熱も大きくすることができる。
更に、ワイヤ31に比べて断面積が十分に大きいので、熱が配線15を伝わりやすくなり、第2電極リード12からの放熱も大きくすることができる。
但し、第1電極リード11からの放熱は、本実施例の半導体装置10および比較例の半導体装置30とも同様である。
これにより、本実施例の半導体装置10は、比較例の半導体装置30に比べて、樹脂14の高さH1を十分に低くすることができるとともに、高い放熱性を得ることが可能である。
半導体チップ13であるシリコンダイオードに矩形状の所定の順方向電流を流しておき、順方向電流がオフの期間にシリコンダイオードの逆方向電流を測定する方法により求められるシリコンダイオードの接合温度が、比較例より低減される見込みが得られた。
半導体チップ13であるシリコンダイオードに矩形状の所定の順方向電流を流しておき、順方向電流がオフの期間にシリコンダイオードの逆方向電流を測定する方法により求められるシリコンダイオードの接合温度が、比較例より低減される見込みが得られた。
次に、半導体装置10の製造方法について説明する。図4乃至図7は半導体装置10の製造工程を順に示す断面図、図8は半導体装置10を基板に実装した状態を示す断面図である。
始に、図4(a)に示すように、第1および第2電極リード11、12が格子状に配置された半導体装置用基板40を用意する。
具体的には、導電性の基板、例えば厚さ150μm程度のステンレス板上に、保護膜としてレジスト膜を形成し、フォトリソグラフィー法により、第1および第2電極リード11、12を形成するための第1および第2開口をパターニングする。
保護膜の厚さは、第1のAu膜、第1のNi膜、Cu膜、第2のNi膜および第2のAu膜の膜厚の和に等しい厚さ、例えば30〜40μm程度に設定する。
保護膜の厚さは、第1のAu膜、第1のNi膜、Cu膜、第2のNi膜および第2のAu膜の膜厚の和に等しい厚さ、例えば30〜40μm程度に設定する。
次に、第1および第2開口内の基板40上に、第1のAu膜、第1のNi膜、Cu膜、第2のNi膜および第2のAu膜を、電気メッキ法により順次形成する。
次に、保護膜を除去することにより、導電性の基板上に離間して格子状に配置された第1および第2電極リード11、12を有する半導体装置用基板40(以後、単に基板40ともいう)が得られる。
次に、図4(b)に示すように、第1電極リード11の第1の面11a上に半導体チップ13を載置する。
次に、図5(a)に示すように、第2電極リード12対応する部位に第2電極12の第1の面12aに達する第2貫通孔42を設けて、基板40上の第1および第2電極リード11、12、半導体チップ13を樹脂41で被覆する。
具体的には、内面の第2電極リード12と対応する部位に、第2電極リード12の第1の面12aに接する棒状の突起を有する金型を用い、トランスファーモールド法により樹脂を注入することにより、第2貫通孔42を設けて、基板40上の第1および第2電極リード11、12、半導体チップ13が樹脂41でモールドされる。
次に、図5(b)に示すように、樹脂41の半導体チップ13に対応する部位に半導体チップ13の金属電極層16に達する第1貫通孔43を形成する。
具体的には、樹脂41の半導体チップ13に対応する部位にレーザを照射し、照射部の樹脂41を溶融飛散させることにより、金属電極層16に達する第1貫通孔43を形成する。
このとき、金属電極層16は、レーザの反射率が高いことが要求されるので、表面に反射率の高い金膜を形成しておくことが望ましい。
次に、デスミア処理を行い、第1貫通孔43、第2貫通孔42形成時に孔の周りに生じたスミア(有機物残渣)を除去する。
次に、図6(a)に示すように、無電界メッキ法により第1貫通孔43、第2貫通孔42を含む樹脂41上の全面に下地メッキを施した後に、フォトリソグラフィー法により樹脂41上に第1貫通孔43および第2貫通孔42を内包する開口44aを有するレジスト膜44を形成する。
次に、図6(b)に示すように、電解メッキ法により、樹脂41上にCuをメッキする。これにより、一端15aが第1貫通孔43を通して半導体チップ13に接続され、他端15bが第2貫通孔42を通して第2電極リード12に接続された配線15が得られる。
次に、図7(a)に示すように、レジスト膜44およびレジスト膜44下の下地メッキ膜を除去する。
次に、図7(b)に示すように、例えば樹脂41の上面を吸着固定し、基板40側を巻き取るようにして、基板40より第1および第2電極リード11、12を剥離する。
これにより、樹脂41より第1電極リード11の第2の面11bおよび第2電極リード12の第2の面12bが露出し、半導体装置10が、例えば数千個程度一括して形成される。
次に、図7(b)に示すように、例えば樹脂41の上面を吸着固定し、基板40側を巻き取るようにして、基板40より第1および第2電極リード11、12を剥離する。
これにより、樹脂41より第1電極リード11の第2の面11bおよび第2電極リード12の第2の面12bが露出し、半導体装置10が、例えば数千個程度一括して形成される。
次に、図7(c)に示すように、半導体装置10を一括して封止する樹脂41をダイシング用の粘着性シート45に貼り付け、ブレード46を用いて樹脂41をダイシングすることにより、個々の半導体装置10に分離する。
これにより、図1に示す離間して配置された第1および第2電極リード11、12と、第1電極リード11の第1の面11aに載置された半導体チップ13と、第1電極リード11の第2の面11b、および第2電極リード12の第2の面12bをそれぞれ露出させて、第1電極リード11、第2電極リード12および半導体チップ13を封止する樹脂14と、樹脂14上に形成され、一方15aが樹脂14の半導体チップ13に対応する部位を貫通して半導体チップ13に接続され、他方15bが樹脂14の第2電極リード12に対応する部位を貫通して第2電極リード12に接続された配線15と、を具備する半導体装置10が得られる。
図8は半導体装置10が配線基板に実装された状態を示す断面図である。
図8に示すように、半導体装置10は、配線基板50上の配線パターン51の一端に設けられた接続端子53に第1電極リード11の第2の面11bが当接し、配線パターン52の一端に設けられた接続端子54に第2電極リード12の第2の面12bが当接するように載置される。
図8に示すように、半導体装置10は、配線基板50上の配線パターン51の一端に設けられた接続端子53に第1電極リード11の第2の面11bが当接し、配線パターン52の一端に設けられた接続端子54に第2電極リード12の第2の面12bが当接するように載置される。
配線基板50は、例えばガラスエポキシ基板であり、配線パターン51、52は、例えば厚さ20μm程度の接着材(図示せず)で貼り付けられた厚さ20μm程度の銅箔であり、接続端子53、54は、例えば100μm角程度のはんだ(ペースト)である。
配線基板50上に半導体装置10を載置して加熱することにより、第1および第2電極リード11、12が接続端子53、54にハンダ付けされ、半導体装置10が配線基板50にマウントされる。
以上説明しように、本実施例の半導体装置10は、樹脂14上に形成され、半導体チップ13と第2電極リード12とを接続する配線15を具備している。
その結果、ワイヤを用いて半導体チップ13と第2電極リード12とを接続する場合に比べて、樹脂14の高さH1を十分低くすることができるとともに、配線15が大気中に露出しているので放熱性を向上させることができる。
従って、小型で放熱特性の高い半導体装置、例えば長さ0.3〜2mm、幅0.1〜1mm、高さ0.1〜1mm程度の半導体装置が得られる。
ここでは、配線15の他方15bが、第2電極リード12の第1電極リード11と反対側の端部に接触している場合について説明したが、特に制限はなく、第2電極リード12の中央部でも、第1電極リード11側の端部でも構わない。
基板40としては、電気メッキ法により形成される第1および第2電極リード11、12との剥離性が良いステンレス板を用いた場合について説明したが、ステンレス以外の金属材料を使用しても構わない。
また、第1および第2電極リード11、12を電気メッキ法で形成する場合について説明したが、無電界メッキ法により形成することもできる。
無電界メッキ法であれば、可塑性のある絶縁性フィルム、例えばポリイミドなどを基板として用いることができる。
無電界メッキ法であれば、可塑性のある絶縁性フィルム、例えばポリイミドなどを基板として用いることができる。
但し、第1および第2電極リード11、12の膜厚が大きい場合は、メッキ速度が大きい電界メッキ法が、処理時間や費用の点でより好ましいので、電界メッキ法と無電界メッキ法を組合せて形成しても構わない。
また、第1および第2電極リード11、12をメッキ法により形成する場合について説明したが、目的の厚さが得られる範囲内であれば別の方法、例えば真空蒸着法あるいはスパッタリング法などで形成することもできる。
基板40側を巻き取るようにして、基板40より第1および第2電極リード11、12を剥離する場合について説明したが、基板40をエッチングで除去するようにしても構わない。
本発明の実施例2について、図9を参照して説明する。図9は本発明の実施例2に係る半導体装置を示す図で、図9(a)はパッケージの一部が切り欠きされたその平面図、図9(b)は図9(a)のB−B線に沿って切断し、矢印の方向に眺めた断面図、図9(c)は半導体装置を示す側面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例1と異なる点は、配線の他方を樹脂の側面に露出させたことにある。
即ち、図9に示すように、本実施例に係る半導体装置60は、第2電極リード12の第1電極リード11と反対側の端部が樹脂61の側面に露出し、配線15の他方15bが樹脂61の側面に沿って露出し、第2電極リード12の端部に接続されている。
配線15の他方15bが大気中に露出しているので、配線15の他方15bからの放熱62を向上させることが可能である。
次に、半導体装置60の製造方法について説明する。図10は半導体装置60の製造工程の要部を示す断面図である。
図10(a)に示すように、基板40上に第1電極リード11および第2電極リード12を紙面の横方向に左右対称になるように配置し、隣接する第2電極リード12同士をダイシングの切り代δを加味して連接し、格子状に形成する。
次に、図5(a)から図7(a)と同様にして第1電極リード11上に半導体チップ13を載置し、樹脂41でモールドし、配線15を形成する。
次に、図10(b)に示すように、図7(b)と同様にして基板40を除去した後、図7(c)と同様にして樹脂41をシート45に貼り付け、ブレード46を用いてダイシングする。
これにより、配線15の他方15bおよび第2電極12が2分割され、図9に示す第2電極リード12の第1電極リード11と反対側の端部が樹脂61の側面に露出し、配線15の他方15bが樹脂61の側面に沿って露出し、第2電極リード12の端部に接続された半導体装置60が得られる。
これにより、配線15の他方15bおよび第2電極12が2分割され、図9に示す第2電極リード12の第1電極リード11と反対側の端部が樹脂61の側面に露出し、配線15の他方15bが樹脂61の側面に沿って露出し、第2電極リード12の端部に接続された半導体装置60が得られる。
以上説明したように、本実施例の半導体装置60は、配線15の他方15bが樹脂61の側面に沿って露出しているので、配線15の他方15bからの放熱62を向上させることができる利点がある。
また、配線15の他方15bを覆う側面の樹脂がないので、半導体装置60のサイズを更に小さくできる利点がある。
更に、基板40のサイズの縮小、樹脂41の使用量の削減が可能であり、生産性を向上させることができる利点がある。
更に、基板40のサイズの縮小、樹脂41の使用量の削減が可能であり、生産性を向上させることができる利点がある。
ここでは、隣接する第2電極リード12同士を連接して形成し、ダイシングにより配線15の他方15bを樹脂61の側面に沿って露出させる場合について説明したが、別の方法によっても構わない。
例えば、図7(c)に示すダイシング位置を配線15の他方15bに連接させてダイシングすることも可能である。ただし、ダイシング精度に左右されるので、本実施の方法がより適している。
本発明の実施例3について、図11を参照して説明する。図11は本発明の実施例3に係る半導体装置を示す断面図である。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例1と異なる点は、半導体チップ上にバンプを形成したことにある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例1と異なる点は、半導体チップ上にバンプを形成したことにある。
即ち、図11に示すように、本実施例に係る半導体装置70は、半導体チップ13上にバンプ71が形成され、配線15の一方15bがバンプ71を介して半導体チップ13に接続されている。
バンプ71は、例えば導電性ペーストを焼結して得た焼結導電層であり、ここでは、金属電極層16を介して半導体チップ13上に形成されている。
これにより、半導体装置70は、高さH3がバンプ71を有しない半導体装置10の高さH1よりバンプの高さΔH、例えば50μmだけ高くなるが、配線15と半導体チップ13との間の距離が確保され、耐圧を向上させることが可能である。
次に、半導体装置70の製造方法について説明する。図12は半導体装置70の製造工程の要部を示す断面図である。
図12(a)に示すように、半導体チップ13の金属電極膜16上に導電性ペーストを例えばスクリーン印刷法により塗布し、リフローして金属電極膜16上に焼結導電層であるバンプ71を形成する。
次に、図5(a)と同様にして第2貫通孔42を設けて、基板40上の第1および第2電極リード11、12、半導体チップ13を樹脂41で被覆する。
次に、図5(a)と同様にして第2貫通孔42を設けて、基板40上の第1および第2電極リード11、12、半導体チップ13を樹脂41で被覆する。
次に、図12(b)に示すように、樹脂41の上面をラッピングし、バンプ71の上面を露出させる。ここでは、ストッパーがないので、ラッピングの停止位置は樹脂41の高さ管理により行う。
次に、図6(a)から図7(c)と同様にして、図11に示す半導体チップ13上にバンプ71が形成され、配線15の一方15bがバンプ71を介して半導体チップ13に接続された半導体装置70が得られる。
以上説明したように、本実施例の半導体装置70は、半導体チップ13上にバンプ71が形成され、配線15の一方15bがバンプ71を介して半導体チップ13に接続されているので、配線15と半導体チップ13との間の距離が確保され、耐圧を向上させることができる利点がある。
また、予め余裕を見てバンプ71の高さを定めておけば、ラッピングの加工精度(例えば厚さずれ、面内分布など)にムラがあっても問題なく、高精度なラッピング装置を用いなくても済む利点がある。
また、高価なレーザ加工機を用いて樹脂41に第1貫通孔43を形成する必要がないので、半導体装置70の製造工程が簡略化され、生産性が向上する利点がある。
ここでは、バンプ71が焼結導電層である場合について説明したが、ハンダボールなどを用いても構わない。
本発明の実施例43について、図13を参照して説明する。図13は本発明の実施例4に係る半導体装置を示す図で、図13(a)はパッケージの一部が切り欠きされたその平面図、図13(b)は図13(a)のC−C線に沿って切断し、矢印の方向に眺めた断面図である。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例1と異なる点は、複数の配線を有することにある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例1と異なる点は、複数の配線を有することにある。
即ち、図11に示すように、本実施例に係る半導体装置80は、第1および第2電極リード11、12と離間して配置された第3電極リード81と、樹脂82上に形成され、一方83aが樹脂82の半導体チップ84に対応する部位を貫通して半導体チップ84に接続され、他方83bが樹脂82の第3電極リード81に対応する部位を貫通して第3電極リード81に接続された配線83と、を具備している。
第3電極リード81は、第1電極リード11を挟んで第2電極リード12と対向し、一方向(紙面の横方向)に配列されている。
半導体チップ84は、3端子の半導体素子、例えば縦型MOSトランジスタで、上面にソースS端子となるアルミニウムを主成分とする金属電極膜85、およびゲートG端子となるアルミニウムを主成分とするとなる金属電極膜86が形成され、下面にドレインD端子となるアルミニウムを主成分とする金属電極膜(図示せず)が形成されている。
半導体チップ84は、ドレインDが第1電極リード11に接続され、ソースSが配線15を介して第2電極リード12に接続され、ゲートGが配線83を介して第3電極リード81に接続されている。
配線15の一方15aは、半導体チップ84の金属電極膜85と接触している。配線83の一方83aは、半導体チップ84の金属電極膜86と接触している。
これにより、3端子の半導体素子を用いた半導体装置80においても、半導体装置80の高さH4を半導体装置10の高さH1と同程度にすることができるとともに、高い放熱性を得ることが可能である。
半導体装置80の製造方法は、図5(a)から図7(c)に示す半導体装置10の製造方法と同様であり、その説明は省略する。
以上説明したように、本実施例の半導体装置80は、第3電極リード81と、樹脂82上に形成され、一方83aが樹脂82の半導体チップ84に対応する部位を貫通して半導体チップ84に接続され、他方83bが樹脂82の第3電極リード81に対応する部位を貫通して第3電極リード81に接続された配線83と、を具備している。
これにより、3端子の半導体チップ84においても、小型で放熱特性の高い半導体装置が得られる利点がある。
特に、トランジスタなどの発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
これにより、3端子の半導体チップ84においても、小型で放熱特性の高い半導体装置が得られる利点がある。
特に、トランジスタなどの発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
ここでは、第1乃至第3電極リード11、12、81が、一方向に配置されている場合について説明したが、三角形の各頂点に配置しても構わない。
図14は、第1乃至第3電極リード11、12、81が三角形の各頂点に配置された半導体装置を示すパッケージの一部が切り欠きされた平面図である。
図14は、第1乃至第3電極リード11、12、81が三角形の各頂点に配置された半導体装置を示すパッケージの一部が切り欠きされた平面図である。
図14に示すように、半導体装置87は、第1乃至第3電極リード11、12、81がほぼ正三角形の各頂点に配置された第1乃至第3電極リード11、12、81を具備している。
第1乃至第3電極リード11、12、81を三角形の各頂点に配置することにより、横長の長方形状の樹脂82から正方形状の樹脂88を有する半導体装置87が得られるので、基板に実装するに際し、レイアウトの自由度が広がり、実装密度を向上させることができる利点がある。
第1乃至第3電極リード11、12、81を三角形の各頂点に配置することにより、横長の長方形状の樹脂82から正方形状の樹脂88を有する半導体装置87が得られるので、基板に実装するに際し、レイアウトの自由度が広がり、実装密度を向上させることができる利点がある。
半導体チップ84が3端子の半導体素子である場合について説明したが、半導体チップ13と同じく2端子の半導体素子であっても構わない。
その場合、例えばアノード端子となる金属電極膜85、86を連接して形成し、配線15、83によりアノード端子が2方向に引き出された半導体装置が得られる。
これにより、2端子の半導体素子でも、発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
その場合、例えばアノード端子となる金属電極膜85、86を連接して形成し、配線15、83によりアノード端子が2方向に引き出された半導体装置が得られる。
これにより、2端子の半導体素子でも、発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
本発明の実施例5について、図15を参照して説明する。図15は本発明の実施例5に係る半導体装置を示す図で、図15(a)はパッケージの一部が切り欠きされたその平面図、図15(b)は図15(a)のD−D線に沿って切断し、矢印の方向に眺めた断面図、図15(c)は図15(a)のE−E線に沿って切断し、矢印の方向に眺めた断面図である。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例1と異なる点は、樹脂の上面に溝を設け、溝内に配線を形成したことにある。
即ち、図15に示すように、本実施例に係る半導体装置90は、溝91が形成された樹脂92を有し、配線15が溝91内に埋め込まれて形成されている。
溝91は、樹脂92の半導体チップ13に対応する部位から樹脂92の第2電極リード12に対応する部位まで形成されている。
溝91は、樹脂92の半導体チップ13に対応する部位から樹脂92の第2電極リード12に対応する部位まで形成されている。
これにより、配線15の上部が樹脂92の上面から突出していないので、配線15が製造工程中または使用中に擦られた場合に損傷する恐れが防止され、半導体装置90の信頼性を向上させることが可能である。
次に、半導体装置90の製造方法について説明する。
溝91は図5(a)に示す第2貫通孔42を形成するときに、同時に形成する。具体的には、内面の第2電極リード12と対応する部位に第2電極リード12の第1の面12aに接する棒状の突起、および内面の溝91と対応する部位に棒状の突起の根元に連接した矩形状の凸部を有する金型を用い、トランスファーモールド法により樹脂を注入することにより、第2貫通孔42、および溝91が同時に形成される。
溝91は図5(a)に示す第2貫通孔42を形成するときに、同時に形成する。具体的には、内面の第2電極リード12と対応する部位に第2電極リード12の第1の面12aに接する棒状の突起、および内面の溝91と対応する部位に棒状の突起の根元に連接した矩形状の凸部を有する金型を用い、トランスファーモールド法により樹脂を注入することにより、第2貫通孔42、および溝91が同時に形成される。
次に、図6(a)、図6(b)と同様にして、レジスト膜をマスクとして電解メッキ法により第1貫通孔43、第2貫通孔42、及び溝91内にCuをメッキし、配線15を形成する。
Cuメッキは、配線15の上部が溝91から突出しないように行うことが望ましいが、溝91内にCuをメッキした後に、樹脂92の上面を軽くポリッシュして、表面を平滑化しても良い。
以上説明したように、本実例の半導体装置90は、配線15が樹脂92の上面に形成された溝91に埋め込まれているので、配線15が擦れて損傷するのが防止され、半導体装置90の信頼性を向上させることができる利点がある。
ここでは、溝91を金型により形成する場合について説明したが、その他の方法でも構わない。
例えば、図5(b)に示す第1貫通孔43を形成した後に、続けて形成することができる。具体的には、レーザを照射して第1貫通孔43を形成した後に、レーザパワーを調整し、第1貫通孔43から第2貫通孔42までレーザを照射する位置を移動させることにより、溝91を形成することができる。
例えば、図5(b)に示す第1貫通孔43を形成した後に、続けて形成することができる。具体的には、レーザを照射して第1貫通孔43を形成した後に、レーザパワーを調整し、第1貫通孔43から第2貫通孔42までレーザを照射する位置を移動させることにより、溝91を形成することができる。
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 請求項3において、前記配線の一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、前記配線の他方が前記樹脂の前記第3電極リードに対応する部位を貫通して前記第3電極リードに接続されている半導体装置。
(付記1) 請求項3において、前記配線の一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、前記配線の他方が前記樹脂の前記第3電極リードに対応する部位を貫通して前記第3電極リードに接続されている半導体装置。
(付記2) 請求項3において、前記第3電極リードの前記第1電極リードと反対側の端部が前記樹脂の側面に露出し、前記配線の前記他方が前記樹脂の側面に沿って露出し、前記第3電極リードの前記端部に接続されている半導体装置。
10、30、60、70、80、87、90 半導体装置
11 第1電極リード
12 第2電極リード
13、84 半導体チップ
14、41、88 樹脂
15、83 配線
16、85、86 金属電極層
31 ワイヤ
32、61、82、92 樹脂
33、34、62 放熱
40 半導体装置用基板
42 第2貫通孔
43 第1貫通孔
44 レジスト膜
45 シート
46 ブレード
50 配線基板
51、52 配線パターン
53、54 接続端子
71 バンプ
81 第3電極リード
91 溝
11 第1電極リード
12 第2電極リード
13、84 半導体チップ
14、41、88 樹脂
15、83 配線
16、85、86 金属電極層
31 ワイヤ
32、61、82、92 樹脂
33、34、62 放熱
40 半導体装置用基板
42 第2貫通孔
43 第1貫通孔
44 レジスト膜
45 シート
46 ブレード
50 配線基板
51、52 配線パターン
53、54 接続端子
71 バンプ
81 第3電極リード
91 溝
Claims (5)
- 離間して配置された第1および第2電極リードと、
前記第1電極リードの第1の面に載置された半導体チップと、
前記第1電極リードの前記第1の面と対向する面、および前記第2電極リードの第1の面と対向する面をそれぞれ露出させて、前記第1電極リード、前記第2電極リードおよび前記半導体チップを封止する樹脂と、
前記樹脂上に形成され、一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、他方が前記樹脂の前記第2電極リードに対応する部位を貫通して前記第2電極リードに接続された配線と、
を具備することを特徴とする半導体装置。 - 前記第2電極リードの前記第1電極リードと反対側の端部が前記樹脂の側面に露出し、前記配線の前記他方が前記樹脂の側面に沿って露出し、前記第2電極リードの前記端部に接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1および第2電極リードと離間して配置された第3電極リードと、
前記樹脂上に形成され、一方が前記樹脂の前記半導体チップに接続され、他方が前記第3電極リードに接続された配線と、
を更に具備することを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記半導体チップ上にバンプが形成され、前記配線の一方が前記バンプを介して前記半導体チップに接続されていることを特徴とする請求項1乃至請求項3に記載の半導体装置。
- 前記配線が、前記樹脂の上面に形成された溝に埋め込まれていることを特徴とする請求項1乃至請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213353A JP2010050286A (ja) | 2008-08-21 | 2008-08-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213353A JP2010050286A (ja) | 2008-08-21 | 2008-08-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010050286A true JP2010050286A (ja) | 2010-03-04 |
Family
ID=42067135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213353A Pending JP2010050286A (ja) | 2008-08-21 | 2008-08-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010050286A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2015207675A (ja) * | 2014-04-22 | 2015-11-19 | 三菱電機株式会社 | パワー半導体装置 |
KR20160121408A (ko) * | 2015-04-10 | 2016-10-19 | 가부시키가이샤 제이디바이스 | 반도체 패키지 및 그 제조 방법 |
WO2018056426A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
JP2018056538A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
WO2019097948A1 (ja) * | 2017-11-15 | 2019-05-23 | オムロン株式会社 | 電子装置およびその製造方法 |
JP2020174220A (ja) * | 2020-07-27 | 2020-10-22 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージ |
JP2022022051A (ja) * | 2020-07-23 | 2022-02-03 | 朋程科技股▲ふん▼有限公司 | チップパッケージング構造およびその製造方法 |
DE112022004701T5 (de) | 2021-11-02 | 2024-07-18 | Aoi Electronics Co., Ltd. | Halbleitervorrichtung |
-
2008
- 2008-08-21 JP JP2008213353A patent/JP2010050286A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2015207675A (ja) * | 2014-04-22 | 2015-11-19 | 三菱電機株式会社 | パワー半導体装置 |
KR20160121408A (ko) * | 2015-04-10 | 2016-10-19 | 가부시키가이샤 제이디바이스 | 반도체 패키지 및 그 제조 방법 |
JP2016201468A (ja) * | 2015-04-10 | 2016-12-01 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
KR102525389B1 (ko) * | 2015-04-10 | 2023-04-26 | 가부시키가이샤 앰코테크놀로지재팬 | 반도체 패키지 및 그 제조 방법 |
JP2018093221A (ja) * | 2016-09-26 | 2018-06-14 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
JP2018056538A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
WO2018056426A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
WO2019097948A1 (ja) * | 2017-11-15 | 2019-05-23 | オムロン株式会社 | 電子装置およびその製造方法 |
JP2019091808A (ja) * | 2017-11-15 | 2019-06-13 | オムロン株式会社 | 電子装置およびその製造方法 |
JP2022022051A (ja) * | 2020-07-23 | 2022-02-03 | 朋程科技股▲ふん▼有限公司 | チップパッケージング構造およびその製造方法 |
JP7145190B2 (ja) | 2020-07-23 | 2022-09-30 | 朋程科技股▲ふん▼有限公司 | チップパッケージング構造およびその製造方法 |
JP2020174220A (ja) * | 2020-07-27 | 2020-10-22 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージ |
DE112022004701T5 (de) | 2021-11-02 | 2024-07-18 | Aoi Electronics Co., Ltd. | Halbleitervorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010050286A (ja) | 半導体装置 | |
KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
JP2003086737A (ja) | 半導体装置 | |
JP2002158312A (ja) | 3次元実装用半導体パッケージ、その製造方法、および半導体装置 | |
US9177837B2 (en) | Fabrication method of semiconductor package having electrical connecting structures | |
KR20020012901A (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
JP2009130195A (ja) | 半導体発光装置 | |
US10643940B2 (en) | Electronic device with die being sunk in substrate | |
KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
US9607860B2 (en) | Electronic package structure and fabrication method thereof | |
JP2010141295A (ja) | 基板上シュリンクパッケージ | |
KR20210044062A (ko) | 반도체 패키지 | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
JP2009152408A (ja) | 半導体装置およびその製造方法 | |
JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
JP2006156574A (ja) | 回路装置およびその製造方法 | |
JP2006100666A (ja) | 半導体装置及びその製造方法 | |
US11417581B2 (en) | Package structure | |
JP2007027654A (ja) | 半導体装置 | |
JP2011108973A (ja) | 半導体パッケージ、半導体装置、およびその製造方法 | |
JP3863816B2 (ja) | 回路装置 |