JP2010050286A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010050286A
JP2010050286A JP2008213353A JP2008213353A JP2010050286A JP 2010050286 A JP2010050286 A JP 2010050286A JP 2008213353 A JP2008213353 A JP 2008213353A JP 2008213353 A JP2008213353 A JP 2008213353A JP 2010050286 A JP2010050286 A JP 2010050286A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode lead
resin
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008213353A
Other languages
English (en)
Inventor
Takao Atagi
孝男 能木
Kentaro Suga
謙太郎 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008213353A priority Critical patent/JP2010050286A/ja
Publication of JP2010050286A publication Critical patent/JP2010050286A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】小型で放熱特性の高い半導体装置を提供する。
【解決手段】離間して配置された第１および第２電極リード１１、１２と、第１電極リード１１の第１の面１１ａに載置された半導体チップ１３と、第１電極リード１１の第１の面１１ａと対向する第２の面１１ｂ、および第２電極リード１２の第１の面１２ａと対向する第２の面１２ｂをそれぞれ露出させて、第１電極リード１１、第２電極リード１２および半導体チップ１３を封止する樹脂１４と、樹脂１４上に形成され、一方１５ａが樹脂１４の半導体チップ１３に対応する部位を貫通して半導体チップ１３に接続され、他方１５ｂが樹脂１４の第２電極リード１２に対応する部位を貫通して第２電極リード１２に接続された配線１５と、を具備する。
【選択図】図１

Description

本発明は、半導体装置に関する。
近年、携帯電話や移動式携帯端末に代表される各種の小型電子機器の普及に伴い、樹脂封止型の半導体装置では、電極リードが基板に直接ハンダ付けできる表面実装型のパッケージが主流になってきている。
従来、第１電極リードに半導体チップを載置し、ワイヤを介して半導体チップと第２電極リードを接続し、樹脂でモールドした半導体装置は、ワイヤがループを巻くため半導体装置の高さを低くすることが難しいという問題がある。また、ワイヤからの放熱が期待できず十分な放熱特性が得られないという問題がある。
これに対して、ワイヤを用いずに小型で放熱特性を向上させた半導体装置が知られている（例えば、特許文献１または特許文献２参照。）。
特許文献１に開示された半導体装置は、フリップ実装によって配線基板に搭載された半導体チップを封止体によって封止したワイヤレスのパッケージ構造とし、封止体上面から露出した放熱板でもある上部導電板および封止体下面から露出した放熱板でもある外部接続用電極を有している。
上部導電板は半導体チップの裏面と電気的に接続されており、外部接続用電極は半導体チップの主面と基板上部電極およびビアホールを介して電気的に接続されている。
特許文献２に開示された半導体装置は、基板上に、電子部品と端子とを設け、端子本体部の上面を電子部品の面よりも高くすると共に、端子本体部の上面を露出するように封止樹脂を設けて、端子と配線パターンとを直接接続している。
然しながら特許文献１または特許文献２に開示された半導体装置は、電極が封止体の上面と下面に引き出されているので、表面実装型のパッケージを有する半導体装置が得られないという問題がある。
特開２００８−４２０６３号公報 特開２００７−４２９７７号公報
本発明は、小型で放熱特性の高い半導体装置を提供する。
本発明の一態様の半導体装置は、離間して配置された第１および第２電極リードと、前記第１電極リードの第１の面に載置された半導体チップと、前記第１電極リードの前記第１の面と対向する面、および前記第２電極リードの第１の面と対向する面をそれぞれ露出させて、前記第１電極リード、前記第２電極リードおよび前記半導体チップを封止する樹脂と、前記樹脂上に形成され、一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、他方が前記樹脂の前記第２電極リードに対応する部位を貫通して前記第２電極リードに接続された配線と、を具備することを特徴としている。
本発明によれば、小型で放熱特性の高い半導体装置が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例１について、図１乃至図３を参照して説明する。図１は本発明の実施例１に係る半導体装置を示す図で、図１（ａ）はパッケージの一部が切り欠きされたその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し、矢印方向に眺めた断面図、図１（ｃ）は半導体装置の側面図、図２は半導体装置を示す斜視図、図３は半導体装置の特性を比較例と対比して示す図で、図３（ａ）が本実施例の半導体装置の特性を示す図、図３（ｂ）が比較例の半導体装置の特性を示すである。
本実施例は、ｐｎ接合を有するシリコンダイオードチップが表面実装型のパッケージに樹脂封止された半導体装置の例である。
図１に示すように、本実施例の半導体装置１０は、離間して配置された第１および第２電極リード１１、１２と、第１電極リード１１の第１の面１１ａに載置された半導体チップ１３と、第１電極リード１１の第１の面１１ａと対向する第２の面１１ｂ、および第２電極リード１２の第１の面１２ａと対向する第２の面１２ｂをそれぞれ露出させて、第１電極リード１１、第２電極リード１２および半導体チップ１３を封止する樹脂１４と、を具備している。
更に、半導体装置１０は、樹脂１４上に形成され、一方１５ａが樹脂１４の半導体チップ１３に対応する部位を貫通して半導体チップ１３に接続され、他方１５ｂが樹脂１４の第２電極リード１２に対応する部位を貫通して第２電極リード１２に接続された板状主要部を有する配線１５（以後、単に配線１５という）と、を具備している。
第１および第２電極リード１１、１２は、例えば第２の面１１ｂ、１２ｂ側から第１の面１１ａ、１２ａに向かって、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜が積層されている。
Ｃｕ膜は、第１および第２電極リード１１、１２の主要構成材であり、その熱伝導率が３９４Ｗ／ｍＫと高いので、半導体チップ１３の発熱が外部に放散するのを容易にしている。
第１および第２のＡｕ膜は、Ｃｕ膜の酸化を防止し、外部基板（図示せず）へのハンダ付けを容易にしている。
第１および第２のＮｉ膜は、マウント時の加熱によりＡｕとＣｕが拡散して、第１および第２のＡｕ膜がそれぞれＣｕ膜と合金化するのを阻止するバリア層として機能し、マウント不良を防止している。
従って、第１および第２のＡｕ膜の膜厚は、例えば０．２〜２μｍ、Ｎｉ膜の膜厚は、例えば１〜５μｍ、Ｃｕ膜の膜厚は、例えば１０〜５０μｍ程度が適当である。
半導体チップ１３は、ｐｎ接合を有するシリコンダイオードチップで、上面に例えばアノード端子となるアルミニウムを主成分とする金属電極層１６が形成され、下面にカソード端子となるアルミニウムを主成分とする金属電極層（図示せず）が形成されている。
金属電極層１６は絶縁膜、例えばポリイミド膜（図示せず）で覆われており、配線１５の一方１５ａが接触する部位が露出している。
半導体チップ１３は、例えば導電性接着材を介して第１電極リード１１の第１の面１１ａに固着されている。
樹脂１４は、後述するように例えば金型を用いたトランスファーモールド法により形成されたエポキシ樹脂である。
配線１５は、後述するように例えば無電界メッキにより形成された幅５０〜１００μｍ、厚さ５〜１０μｍ程度のＣｕ配線である。
配線１５の一方１５ａは、樹脂１４の半導体チップ１３に対応する部位に形成された図示されない第１貫通孔を通して金属電極層１６に接触している。
配線１５の他方１５ｂは、樹脂１４の第２電極リード１２に対応する部位に形成された図示されない第２貫通孔を通して第２電極リード１２の第１の面１２ａに接触している。
図２は内部が透視された半導体装置１０を示す斜視図である。太い実線は半導体装置１０の外観を示し、細い実線は半導体装置１０の内部の構造を示している。
図３は半導体装置１０の特性を比較例と対比して示す図で、図３（ａ）が本実施例の半導体装置の特性を示す図、図３（ｂ）が比較例の半導体装置の特性を示す図である。
ここで、比較例とは、半導体チップ１３がワイヤを介して第２電極リード１２に接続された半導体装置のことである。始めに、比較例について説明する。
図３（ｂ）に示すように、比較例の半導体装置３０は、ワイヤ３１が半導体チップ１３と第２電極リード１２との離間距離に応じてループを描くので、それに応じて樹脂３２の高さＨ２が高くなってしまう。
また、ワイヤ３１は、表面積が小さく、且つ熱伝導率の小さい樹脂３２に取り囲まれているので、ワイヤ３１からの放熱３４は小さい。
更に、ワイヤ３１の断面積も小さいので、熱がワイヤ３１を伝わりにくく、第２電極リードからの放熱も少ない。
一方、図３（ａ）に示すように、本実施例の半導体装置１０は、少なくとも半導体チップ１３の上面が樹脂１４で覆われていれば良いので、樹脂１４の高さＨ１を樹脂３２の高さＨ２より十分に低くすることができる。
また、配線１５の幅は樹脂１４の幅以内で自由に設定できるので、ワイヤ３１に比べて表面積が十分に大きくなり、且つ大気中に露出しているので、配線１５からの放熱３３を十分に大きくすることができる。
更に、ワイヤ３１に比べて断面積が十分に大きいので、熱が配線１５を伝わりやすくなり、第２電極リード１２からの放熱も大きくすることができる。
但し、第１電極リード１１からの放熱は、本実施例の半導体装置１０および比較例の半導体装置３０とも同様である。
これにより、本実施例の半導体装置１０は、比較例の半導体装置３０に比べて、樹脂１４の高さＨ１を十分に低くすることができるとともに、高い放熱性を得ることが可能である。
半導体チップ１３であるシリコンダイオードに矩形状の所定の順方向電流を流しておき、順方向電流がオフの期間にシリコンダイオードの逆方向電流を測定する方法により求められるシリコンダイオードの接合温度が、比較例より低減される見込みが得られた。
次に、半導体装置１０の製造方法について説明する。図４乃至図７は半導体装置１０の製造工程を順に示す断面図、図８は半導体装置１０を基板に実装した状態を示す断面図である。
始に、図４（ａ）に示すように、第１および第２電極リード１１、１２が格子状に配置された半導体装置用基板４０を用意する。
具体的には、導電性の基板、例えば厚さ１５０μｍ程度のステンレス板上に、保護膜としてレジスト膜を形成し、フォトリソグラフィー法により、第１および第２電極リード１１、１２を形成するための第１および第２開口をパターニングする。
保護膜の厚さは、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜の膜厚の和に等しい厚さ、例えば３０〜４０μｍ程度に設定する。
次に、第１および第２開口内の基板４０上に、第１のＡｕ膜、第１のＮｉ膜、Ｃｕ膜、第２のＮｉ膜および第２のＡｕ膜を、電気メッキ法により順次形成する。
次に、保護膜を除去することにより、導電性の基板上に離間して格子状に配置された第１および第２電極リード１１、１２を有する半導体装置用基板４０（以後、単に基板４０ともいう）が得られる。
次に、図４（ｂ）に示すように、第１電極リード１１の第１の面１１ａ上に半導体チップ１３を載置する。
次に、図５（ａ）に示すように、第２電極リード１２対応する部位に第２電極１２の第１の面１２ａに達する第２貫通孔４２を設けて、基板４０上の第１および第２電極リード１１、１２、半導体チップ１３を樹脂４１で被覆する。
具体的には、内面の第２電極リード１２と対応する部位に、第２電極リード１２の第１の面１２ａに接する棒状の突起を有する金型を用い、トランスファーモールド法により樹脂を注入することにより、第２貫通孔４２を設けて、基板４０上の第１および第２電極リード１１、１２、半導体チップ１３が樹脂４１でモールドされる。
次に、図５（ｂ）に示すように、樹脂４１の半導体チップ１３に対応する部位に半導体チップ１３の金属電極層１６に達する第１貫通孔４３を形成する。
具体的には、樹脂４１の半導体チップ１３に対応する部位にレーザを照射し、照射部の樹脂４１を溶融飛散させることにより、金属電極層１６に達する第１貫通孔４３を形成する。
このとき、金属電極層１６は、レーザの反射率が高いことが要求されるので、表面に反射率の高い金膜を形成しておくことが望ましい。
次に、デスミア処理を行い、第１貫通孔４３、第２貫通孔４２形成時に孔の周りに生じたスミア（有機物残渣）を除去する。
次に、図６（ａ）に示すように、無電界メッキ法により第１貫通孔４３、第２貫通孔４２を含む樹脂４１上の全面に下地メッキを施した後に、フォトリソグラフィー法により樹脂４１上に第１貫通孔４３および第２貫通孔４２を内包する開口４４ａを有するレジスト膜４４を形成する。
次に、図６（ｂ）に示すように、電解メッキ法により、樹脂４１上にＣｕをメッキする。これにより、一端１５ａが第１貫通孔４３を通して半導体チップ１３に接続され、他端１５ｂが第２貫通孔４２を通して第２電極リード１２に接続された配線１５が得られる。
次に、図７（ａ）に示すように、レジスト膜４４およびレジスト膜４４下の下地メッキ膜を除去する。
次に、図7（ｂ）に示すように、例えば樹脂４１の上面を吸着固定し、基板４０側を巻き取るようにして、基板４０より第１および第２電極リード１１、１２を剥離する。
これにより、樹脂４１より第１電極リード１１の第２の面１１ｂおよび第２電極リード１２の第２の面１２ｂが露出し、半導体装置１０が、例えば数千個程度一括して形成される。
次に、図７（ｃ）に示すように、半導体装置１０を一括して封止する樹脂４１をダイシング用の粘着性シート４５に貼り付け、ブレード４６を用いて樹脂４１をダイシングすることにより、個々の半導体装置１０に分離する。
これにより、図１に示す離間して配置された第１および第２電極リード１１、１２と、第１電極リード１１の第１の面１１ａに載置された半導体チップ１３と、第１電極リード１１の第２の面１１ｂ、および第２電極リード１２の第２の面１２ｂをそれぞれ露出させて、第１電極リード１１、第２電極リード１２および半導体チップ１３を封止する樹脂１４と、樹脂１４上に形成され、一方１５ａが樹脂１４の半導体チップ１３に対応する部位を貫通して半導体チップ１３に接続され、他方１５ｂが樹脂１４の第２電極リード１２に対応する部位を貫通して第２電極リード１２に接続された配線１５と、を具備する半導体装置１０が得られる。
図８は半導体装置１０が配線基板に実装された状態を示す断面図である。
図８に示すように、半導体装置１０は、配線基板５０上の配線パターン５１の一端に設けられた接続端子５３に第１電極リード１１の第２の面１１ｂが当接し、配線パターン５２の一端に設けられた接続端子５４に第２電極リード１２の第２の面１２ｂが当接するように載置される。
配線基板５０は、例えばガラスエポキシ基板であり、配線パターン５１、５２は、例えば厚さ２０μｍ程度の接着材（図示せず）で貼り付けられた厚さ２０μｍ程度の銅箔であり、接続端子５３、５４は、例えば１００μｍ角程度のはんだ（ペースト）である。
配線基板５０上に半導体装置１０を載置して加熱することにより、第１および第２電極リード１１、１２が接続端子５３、５４にハンダ付けされ、半導体装置１０が配線基板５０にマウントされる。
以上説明しように、本実施例の半導体装置１０は、樹脂１４上に形成され、半導体チップ１３と第２電極リード１２とを接続する配線１５を具備している。
その結果、ワイヤを用いて半導体チップ１３と第２電極リード１２とを接続する場合に比べて、樹脂１４の高さＨ１を十分低くすることができるとともに、配線１５が大気中に露出しているので放熱性を向上させることができる。
従って、小型で放熱特性の高い半導体装置、例えば長さ０．３〜２ｍｍ、幅０．１〜１ｍｍ、高さ０．１〜１ｍｍ程度の半導体装置が得られる。
ここでは、配線１５の他方１５ｂが、第２電極リード１２の第１電極リード１１と反対側の端部に接触している場合について説明したが、特に制限はなく、第２電極リード１２の中央部でも、第１電極リード１１側の端部でも構わない。
基板４０としては、電気メッキ法により形成される第１および第２電極リード１１、１２との剥離性が良いステンレス板を用いた場合について説明したが、ステンレス以外の金属材料を使用しても構わない。
また、第１および第２電極リード１１、１２を電気メッキ法で形成する場合について説明したが、無電界メッキ法により形成することもできる。
無電界メッキ法であれば、可塑性のある絶縁性フィルム、例えばポリイミドなどを基板として用いることができる。
但し、第１および第２電極リード１１、１２の膜厚が大きい場合は、メッキ速度が大きい電界メッキ法が、処理時間や費用の点でより好ましいので、電界メッキ法と無電界メッキ法を組合せて形成しても構わない。
また、第１および第２電極リード１１、１２をメッキ法により形成する場合について説明したが、目的の厚さが得られる範囲内であれば別の方法、例えば真空蒸着法あるいはスパッタリング法などで形成することもできる。
基板４０側を巻き取るようにして、基板４０より第１および第２電極リード１１、１２を剥離する場合について説明したが、基板４０をエッチングで除去するようにしても構わない。
本発明の実施例２について、図９を参照して説明する。図９は本発明の実施例２に係る半導体装置を示す図で、図９（ａ）はパッケージの一部が切り欠きされたその平面図、図９（ｂ）は図９（ａ）のＢ−Ｂ線に沿って切断し、矢印の方向に眺めた断面図、図９（ｃ）は半導体装置を示す側面図ある。
本実施例において上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例１と異なる点は、配線の他方を樹脂の側面に露出させたことにある。
即ち、図９に示すように、本実施例に係る半導体装置６０は、第２電極リード１２の第１電極リード１１と反対側の端部が樹脂６１の側面に露出し、配線１５の他方１５ｂが樹脂６１の側面に沿って露出し、第２電極リード１２の端部に接続されている。
配線１５の他方１５ｂが大気中に露出しているので、配線１５の他方１５ｂからの放熱６２を向上させることが可能である。
次に、半導体装置６０の製造方法について説明する。図１０は半導体装置６０の製造工程の要部を示す断面図である。
図１０（ａ）に示すように、基板４０上に第１電極リード１１および第２電極リード１２を紙面の横方向に左右対称になるように配置し、隣接する第２電極リード１２同士をダイシングの切り代δを加味して連接し、格子状に形成する。
次に、図５（ａ）から図７（ａ）と同様にして第１電極リード１１上に半導体チップ１３を載置し、樹脂４１でモールドし、配線１５を形成する。
次に、図１０（ｂ）に示すように、図７（ｂ）と同様にして基板４０を除去した後、図７（ｃ）と同様にして樹脂４１をシート４５に貼り付け、ブレード４６を用いてダイシングする。
これにより、配線１５の他方１５ｂおよび第２電極１２が２分割され、図９に示す第２電極リード１２の第１電極リード１１と反対側の端部が樹脂６１の側面に露出し、配線１５の他方１５ｂが樹脂６１の側面に沿って露出し、第２電極リード１２の端部に接続された半導体装置６０が得られる。
以上説明したように、本実施例の半導体装置６０は、配線１５の他方１５ｂが樹脂６１の側面に沿って露出しているので、配線１５の他方１５ｂからの放熱６２を向上させることができる利点がある。
また、配線１５の他方１５ｂを覆う側面の樹脂がないので、半導体装置６０のサイズを更に小さくできる利点がある。
更に、基板４０のサイズの縮小、樹脂４１の使用量の削減が可能であり、生産性を向上させることができる利点がある。
ここでは、隣接する第２電極リード１２同士を連接して形成し、ダイシングにより配線１５の他方１５ｂを樹脂６１の側面に沿って露出させる場合について説明したが、別の方法によっても構わない。
例えば、図７（ｃ）に示すダイシング位置を配線１５の他方１５ｂに連接させてダイシングすることも可能である。ただし、ダイシング精度に左右されるので、本実施の方法がより適している。
本発明の実施例３について、図１１を参照して説明する。図１１は本発明の実施例３に係る半導体装置を示す断面図である。
本実施例において上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例１と異なる点は、半導体チップ上にバンプを形成したことにある。
即ち、図１１に示すように、本実施例に係る半導体装置７０は、半導体チップ１３上にバンプ７１が形成され、配線１５の一方１５ｂがバンプ７１を介して半導体チップ１３に接続されている。
バンプ７１は、例えば導電性ペーストを焼結して得た焼結導電層であり、ここでは、金属電極層１６を介して半導体チップ１３上に形成されている。
これにより、半導体装置７０は、高さＨ３がバンプ７１を有しない半導体装置１０の高さＨ１よりバンプの高さΔＨ、例えば５０μｍだけ高くなるが、配線１５と半導体チップ１３との間の距離が確保され、耐圧を向上させることが可能である。
次に、半導体装置７０の製造方法について説明する。図１２は半導体装置７０の製造工程の要部を示す断面図である。
図１２（ａ）に示すように、半導体チップ１３の金属電極膜１６上に導電性ペーストを例えばスクリーン印刷法により塗布し、リフローして金属電極膜１６上に焼結導電層であるバンプ７１を形成する。
次に、図５（ａ）と同様にして第２貫通孔４２を設けて、基板４０上の第１および第２電極リード１１、１２、半導体チップ１３を樹脂４１で被覆する。
次に、図１２（ｂ）に示すように、樹脂４１の上面をラッピングし、バンプ７１の上面を露出させる。ここでは、ストッパーがないので、ラッピングの停止位置は樹脂４１の高さ管理により行う。
次に、図６（ａ）から図７（ｃ）と同様にして、図１１に示す半導体チップ１３上にバンプ７１が形成され、配線１５の一方１５ｂがバンプ７１を介して半導体チップ１３に接続された半導体装置７０が得られる。
以上説明したように、本実施例の半導体装置７０は、半導体チップ１３上にバンプ７１が形成され、配線１５の一方１５ｂがバンプ７１を介して半導体チップ１３に接続されているので、配線１５と半導体チップ１３との間の距離が確保され、耐圧を向上させることができる利点がある。
また、予め余裕を見てバンプ７１の高さを定めておけば、ラッピングの加工精度（例えば厚さずれ、面内分布など）にムラがあっても問題なく、高精度なラッピング装置を用いなくても済む利点がある。
また、高価なレーザ加工機を用いて樹脂４１に第１貫通孔４３を形成する必要がないので、半導体装置７０の製造工程が簡略化され、生産性が向上する利点がある。
ここでは、バンプ７１が焼結導電層である場合について説明したが、ハンダボールなどを用いても構わない。
本発明の実施例４３について、図１３を参照して説明する。図１３は本発明の実施例４に係る半導体装置を示す図で、図１３（ａ）はパッケージの一部が切り欠きされたその平面図、図１３（ｂ）は図１３（ａ）のＣ−Ｃ線に沿って切断し、矢印の方向に眺めた断面図である。
本実施例において上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例１と異なる点は、複数の配線を有することにある。
即ち、図１１に示すように、本実施例に係る半導体装置８０は、第１および第２電極リード１１、１２と離間して配置された第３電極リード８１と、樹脂８２上に形成され、一方８３ａが樹脂８２の半導体チップ８４に対応する部位を貫通して半導体チップ８４に接続され、他方８３ｂが樹脂８２の第３電極リード８１に対応する部位を貫通して第３電極リード８１に接続された配線８３と、を具備している。
第３電極リード８１は、第１電極リード１１を挟んで第２電極リード１２と対向し、一方向（紙面の横方向）に配列されている。
半導体チップ８４は、３端子の半導体素子、例えば縦型ＭＯＳトランジスタで、上面にソースＳ端子となるアルミニウムを主成分とする金属電極膜８５、およびゲートＧ端子となるアルミニウムを主成分とするとなる金属電極膜８６が形成され、下面にドレインＤ端子となるアルミニウムを主成分とする金属電極膜（図示せず）が形成されている。
半導体チップ８４は、ドレインＤが第１電極リード１１に接続され、ソースＳが配線１５を介して第２電極リード１２に接続され、ゲートＧが配線８３を介して第３電極リード８１に接続されている。
配線１５の一方１５ａは、半導体チップ８４の金属電極膜８５と接触している。配線８３の一方８３ａは、半導体チップ８４の金属電極膜８６と接触している。
これにより、３端子の半導体素子を用いた半導体装置８０においても、半導体装置８０の高さＨ４を半導体装置１０の高さＨ１と同程度にすることができるとともに、高い放熱性を得ることが可能である。
半導体装置８０の製造方法は、図５（ａ）から図７（ｃ）に示す半導体装置１０の製造方法と同様であり、その説明は省略する。
以上説明したように、本実施例の半導体装置８０は、第３電極リード８１と、樹脂８２上に形成され、一方８３ａが樹脂８２の半導体チップ８４に対応する部位を貫通して半導体チップ８４に接続され、他方８３ｂが樹脂８２の第３電極リード８１に対応する部位を貫通して第３電極リード８１に接続された配線８３と、を具備している。
これにより、３端子の半導体チップ８４においても、小型で放熱特性の高い半導体装置が得られる利点がある。
特に、トランジスタなどの発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
ここでは、第１乃至第３電極リード１１、１２、８１が、一方向に配置されている場合について説明したが、三角形の各頂点に配置しても構わない。
図１４は、第１乃至第３電極リード１１、１２、８１が三角形の各頂点に配置された半導体装置を示すパッケージの一部が切り欠きされた平面図である。
図１４に示すように、半導体装置８７は、第１乃至第３電極リード１１、１２、８１がほぼ正三角形の各頂点に配置された第１乃至第３電極リード１１、１２、８１を具備している。
第１乃至第３電極リード１１、１２、８１を三角形の各頂点に配置することにより、横長の長方形状の樹脂８２から正方形状の樹脂８８を有する半導体装置８７が得られるので、基板に実装するに際し、レイアウトの自由度が広がり、実装密度を向上させることができる利点がある。
半導体チップ８４が３端子の半導体素子である場合について説明したが、半導体チップ１３と同じく２端子の半導体素子であっても構わない。
その場合、例えばアノード端子となる金属電極膜８５、８６を連接して形成し、配線１５、８３によりアノード端子が２方向に引き出された半導体装置が得られる。
これにより、２端子の半導体素子でも、発熱量のより大きな半導体チップの放熱特性が向上する利点がある。
本発明の実施例５について、図１５を参照して説明する。図１５は本発明の実施例５に係る半導体装置を示す図で、図１５（ａ）はパッケージの一部が切り欠きされたその平面図、図１５（ｂ）は図１５（ａ）のＤ−Ｄ線に沿って切断し、矢印の方向に眺めた断面図、図１５（ｃ）は図１５（ａ）のＥ−Ｅ線に沿って切断し、矢印の方向に眺めた断面図である。
本実施例において上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。本実施例が実施例１と異なる点は、樹脂の上面に溝を設け、溝内に配線を形成したことにある。
即ち、図１５に示すように、本実施例に係る半導体装置９０は、溝９１が形成された樹脂９２を有し、配線１５が溝９１内に埋め込まれて形成されている。
溝９１は、樹脂９２の半導体チップ１３に対応する部位から樹脂９２の第２電極リード１２に対応する部位まで形成されている。
これにより、配線１５の上部が樹脂９２の上面から突出していないので、配線１５が製造工程中または使用中に擦られた場合に損傷する恐れが防止され、半導体装置９０の信頼性を向上させることが可能である。
次に、半導体装置９０の製造方法について説明する。
溝９１は図５（ａ）に示す第２貫通孔４２を形成するときに、同時に形成する。具体的には、内面の第２電極リード１２と対応する部位に第２電極リード１２の第１の面１２ａに接する棒状の突起、および内面の溝９１と対応する部位に棒状の突起の根元に連接した矩形状の凸部を有する金型を用い、トランスファーモールド法により樹脂を注入することにより、第２貫通孔４２、および溝９１が同時に形成される。
次に、図６（ａ）、図６（ｂ）と同様にして、レジスト膜をマスクとして電解メッキ法により第１貫通孔４３、第２貫通孔４２、及び溝９１内にＣｕをメッキし、配線１５を形成する。
Ｃｕメッキは、配線１５の上部が溝９１から突出しないように行うことが望ましいが、溝９１内にＣｕをメッキした後に、樹脂９２の上面を軽くポリッシュして、表面を平滑化しても良い。
以上説明したように、本実例の半導体装置９０は、配線１５が樹脂９２の上面に形成された溝９１に埋め込まれているので、配線１５が擦れて損傷するのが防止され、半導体装置９０の信頼性を向上させることができる利点がある。
ここでは、溝９１を金型により形成する場合について説明したが、その他の方法でも構わない。
例えば、図５（ｂ）に示す第１貫通孔４３を形成した後に、続けて形成することができる。具体的には、レーザを照射して第１貫通孔４３を形成した後に、レーザパワーを調整し、第１貫通孔４３から第２貫通孔４２までレーザを照射する位置を移動させることにより、溝９１を形成することができる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 請求項３において、前記配線の一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、前記配線の他方が前記樹脂の前記第３電極リードに対応する部位を貫通して前記第３電極リードに接続されている半導体装置。
（付記２） 請求項３において、前記第３電極リードの前記第１電極リードと反対側の端部が前記樹脂の側面に露出し、前記配線の前記他方が前記樹脂の側面に沿って露出し、前記第３電極リードの前記端部に接続されている半導体装置。
本発明の実施例１に係る半導体装置を示す図で、図１（ａ）はパッケージの一部が切り欠きされたその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し、矢印の方向に眺めた断面図、図１（ｃ）はその側面図。 本発明の実施例１に係る半導体装置を示す斜視図。 本発明の実施例１に係る半導体装置の特性を比較例と対比して示す図で、図３（ａ）が本実施例の半導体装置の特性を示す図、図３（ｂ）が比較例の半導体装置の特性を示す図。 本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。 本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。 本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。 本発明の実施例１に係る半導体装置の製造工程を順に示す断面図。 本発明の実施例１に係る半導体装置が基板に実装された状態を示す断面図。 本発明の実施例１に係る半導体装置を示す図で、図９（ａ）はパッケージの一部が切り欠きされたその平面図、図９（ｂ）は図９（ａ）のＢ−Ｂ線に沿って切断し、矢印の方向に眺めた断面図、図９（ｃ）はその側面図。 本発明の実施例２に係る半導体装置の製造工程の要部を順に示す断面図。 本発明の実施例３に係る半導体装置を示す断面図。 本発明の実施例３に係る半導体装置の製造工程の要部を順に示す断面図。 本発明の実施例４に係る半導体装置を示す図で、図１３（ａ）はパッケージの一部が切り欠きされたその平面図、図１３（ｂ）は図１３（ａ）のＣ−Ｃ線に沿って切断し、矢印の方向に眺めた断面図。 本発明の実施例４に係る別の半導体装置を示す図で、パッケージの一部が切り欠きされたその平面図。 本発明の実施例５に係る半導体装置を示す図で、図１５（ａ）はパッケージの一部が切り欠きされたその平面図、図１５（ｂ）は図１５（ａ）のＤ−Ｄ線に沿って切断し、矢印の方向に眺めた断面図、図１５（ｃ）は図１５（ａ）のＥ−Ｅ線に沿って切断し、矢印の方向に眺めた断面図。
符号の説明
１０、３０、６０、７０、８０、８７、９０ 半導体装置
１１ 第１電極リード
１２ 第２電極リード
１３、８４ 半導体チップ
１４、４１、８８ 樹脂
１５、８３ 配線
１６、８５、８６ 金属電極層
３１ ワイヤ
３２、６１、８２、９２ 樹脂
３３、３４、６２ 放熱
４０ 半導体装置用基板
４２ 第２貫通孔
４３ 第１貫通孔
４４ レジスト膜
４５ シート
４６ ブレード
５０ 配線基板
５１、５２ 配線パターン
５３、５４ 接続端子
７１ バンプ
８１ 第３電極リード
９１ 溝

Claims (5)

  1. 離間して配置された第１および第２電極リードと、
    前記第１電極リードの第１の面に載置された半導体チップと、
    前記第１電極リードの前記第１の面と対向する面、および前記第２電極リードの第１の面と対向する面をそれぞれ露出させて、前記第１電極リード、前記第２電極リードおよび前記半導体チップを封止する樹脂と、
    前記樹脂上に形成され、一方が前記樹脂の前記半導体チップに対応する部位を貫通して前記半導体チップに接続され、他方が前記樹脂の前記第２電極リードに対応する部位を貫通して前記第２電極リードに接続された配線と、
    を具備することを特徴とする半導体装置。
  2. 前記第２電極リードの前記第１電極リードと反対側の端部が前記樹脂の側面に露出し、前記配線の前記他方が前記樹脂の側面に沿って露出し、前記第２電極リードの前記端部に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１および第２電極リードと離間して配置された第３電極リードと、
    前記樹脂上に形成され、一方が前記樹脂の前記半導体チップに接続され、他方が前記第３電極リードに接続された配線と、
    を更に具備することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記半導体チップ上にバンプが形成され、前記配線の一方が前記バンプを介して前記半導体チップに接続されていることを特徴とする請求項１乃至請求項３に記載の半導体装置。
  5. 前記配線が、前記樹脂の上面に形成された溝に埋め込まれていることを特徴とする請求項１乃至請求項４に記載の半導体装置。
JP2008213353A 2008-08-21 2008-08-21 半導体装置 Pending JP2010050286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213353A JP2010050286A (ja) 2008-08-21 2008-08-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213353A JP2010050286A (ja) 2008-08-21 2008-08-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2010050286A true JP2010050286A (ja) 2010-03-04

Family

ID=42067135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213353A Pending JP2010050286A (ja) 2008-08-21 2008-08-21 半導体装置

Country Status (1)

Country Link
JP (1) JP2010050286A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026625A (ja) * 2011-07-18 2013-02-04 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
KR20160121408A (ko) * 2015-04-10 2016-10-19 가부시키가이샤 제이디바이스 반도체 패키지 및 그 제조 방법
WO2018056426A1 (ja) * 2016-09-26 2018-03-29 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
JP2018056538A (ja) * 2016-09-26 2018-04-05 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
WO2019097948A1 (ja) * 2017-11-15 2019-05-23 オムロン株式会社 電子装置およびその製造方法
JP2020174220A (ja) * 2020-07-27 2020-10-22 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ
JP2022022051A (ja) * 2020-07-23 2022-02-03 朋程科技股▲ふん▼有限公司 チップパッケージング構造およびその製造方法
DE112022004701T5 (de) 2021-11-02 2024-07-18 Aoi Electronics Co., Ltd. Halbleitervorrichtung

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026625A (ja) * 2011-07-18 2013-02-04 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
KR20160121408A (ko) * 2015-04-10 2016-10-19 가부시키가이샤 제이디바이스 반도체 패키지 및 그 제조 방법
JP2016201468A (ja) * 2015-04-10 2016-12-01 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
KR102525389B1 (ko) * 2015-04-10 2023-04-26 가부시키가이샤 앰코테크놀로지재팬 반도체 패키지 및 그 제조 방법
JP2018093221A (ja) * 2016-09-26 2018-06-14 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
JP2018056538A (ja) * 2016-09-26 2018-04-05 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
WO2018056426A1 (ja) * 2016-09-26 2018-03-29 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
WO2019097948A1 (ja) * 2017-11-15 2019-05-23 オムロン株式会社 電子装置およびその製造方法
JP2019091808A (ja) * 2017-11-15 2019-06-13 オムロン株式会社 電子装置およびその製造方法
JP2022022051A (ja) * 2020-07-23 2022-02-03 朋程科技股▲ふん▼有限公司 チップパッケージング構造およびその製造方法
JP7145190B2 (ja) 2020-07-23 2022-09-30 朋程科技股▲ふん▼有限公司 チップパッケージング構造およびその製造方法
JP2020174220A (ja) * 2020-07-27 2020-10-22 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ
DE112022004701T5 (de) 2021-11-02 2024-07-18 Aoi Electronics Co., Ltd. Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP2010050286A (ja) 半導体装置
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
US8860196B2 (en) Semiconductor package and method of fabricating the same
JP2009026805A (ja) 半導体装置及びその製造方法
JP2003086737A (ja) 半導体装置
JP2002158312A (ja) ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JP2009130195A (ja) 半導体発光装置
US10643940B2 (en) Electronic device with die being sunk in substrate
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
US9607860B2 (en) Electronic package structure and fabrication method thereof
JP2010141295A (ja) 基板上シュリンクパッケージ
KR20210044062A (ko) 반도체 패키지
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP2007129068A (ja) 半導体装置とその製造方法、及びその製造に用いる基板
JP2009152408A (ja) 半導体装置およびその製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2006156574A (ja) 回路装置およびその製造方法
JP2006100666A (ja) 半導体装置及びその製造方法
US11417581B2 (en) Package structure
JP2007027654A (ja) 半導体装置
JP2011108973A (ja) 半導体パッケージ、半導体装置、およびその製造方法
JP3863816B2 (ja) 回路装置