JP2010040890A - フリップチップbga基板 - Google Patents
フリップチップbga基板 Download PDFInfo
- Publication number
- JP2010040890A JP2010040890A JP2008203772A JP2008203772A JP2010040890A JP 2010040890 A JP2010040890 A JP 2010040890A JP 2008203772 A JP2008203772 A JP 2008203772A JP 2008203772 A JP2008203772 A JP 2008203772A JP 2010040890 A JP2010040890 A JP 2010040890A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- substrate
- mounting region
- semiconductor chip
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】バンプに生ずるせん断応力を抑制し、反りを抑制するフリップチップBGA基板を提供する。
【解決手段】一方の基板表面に形成される半導体チップ実装領域101と、他方の基板表面に形成されるBGAはんだボール実装領域102と、前記半導体チップ実装領域101の位置の基板内部に形成される空洞部13とを備える。前記空洞部13の領域は、前記半導体チップ実装領域101よりも大きく、前記半導体チップチップ実装領域101にフリップチップ実装される半導体チップと、前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと前記BGAはんだボール実装領域102に実装されるBGAはんだボールとを備え、前記空洞部13に充填される樹脂を備える。
【選択図】図1
【解決手段】一方の基板表面に形成される半導体チップ実装領域101と、他方の基板表面に形成されるBGAはんだボール実装領域102と、前記半導体チップ実装領域101の位置の基板内部に形成される空洞部13とを備える。前記空洞部13の領域は、前記半導体チップ実装領域101よりも大きく、前記半導体チップチップ実装領域101にフリップチップ実装される半導体チップと、前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと前記BGAはんだボール実装領域102に実装されるBGAはんだボールとを備え、前記空洞部13に充填される樹脂を備える。
【選択図】図1
Description
本発明は、各種の集積回路(IC)のフリップチップBGA(Ball Grid Array:ボールグリッドアレイ)基板に関する。
図6は、従来のフリップチップ実装のフリップチップBGAパッケージの構成図であり、側面の断面図である。フリップチップBGAパッケージは、シリコンチップ1とパッケージ基板2とバンプ3とアンダーフィル材4とBGAはんだボール5とを備える。
詳しくは、半導体チップであるシリコンチップ1は、バンプ3によりパッケージ基板2の一方の面にフリップチップ実装される。バンプ3はシリコンチップ1に接合しパッケージ基板2の一方の面に接合し、シリコンチップ1とパッケージ基板2とは電気的に接続される。
アンダーフィル4は、樹脂であり、シリコンチップ1とパッケージ基板2の一方の面にとの間に充填され、シリコンチップ1とパッケージ基板2とを接着する。
アンダーフィル4は、樹脂であり、シリコンチップ1とパッケージ基板2の一方の面にとの間に充填され、シリコンチップ1とパッケージ基板2とを接着する。
パッケージ基板2は内部配線(図示せず)を有する。また、パッケージ基板2の他方の面にBGAはんだボール5を備える。この内部配線はバンプ3とBGAはんだボール5とを電気的に接続する。
シリコンチップ1とパッケージ基板2とのフリップチップ実装は、高温下でバンプ3の接合が行われる。接合の後、常温になると、シリコンチップ1の熱膨張係数とパッケージ基板2の熱膨張係数とが異なることが原因となって、パッケージ基板2に反りが生ずる。パッケージ基板2に反りは、シリコンチップ1側に凸になる。
パッケージ基板2の反りは、シリコンチップ1の接合面とパッケージ基板2の接合面との相対位置を維持し、バンプ3に生ずるせん断応力を低減する。
パッケージ基板2に反りは、フリップチップBGAパッケージ全体の反りとなり、BGAはんだボール5についての平坦性(コプラナリティ)が悪化する
パッケージ基板2に反りは、フリップチップBGAパッケージ全体の反りとなり、BGAはんだボール5についての平坦性(コプラナリティ)が悪化する
図7は、図6の従来例をマザーオードに実装した構成図であり、側面の断面図である。パッケージ基板2(フリップチップBGAパッケージ)とマザーボード6とは、BGAはんだボール7を介して電気的に接続される。BGAはんだボール7は、パッケージ基板2に接合し、マザーボード6に接合する。
シリコンチップ1に近いBGAはんだボール7は大きく、シリコンチップ1から遠いBGAはんだボール7は小さく形成される。詳しくは、熱処理等により、図6の従来例のBGAはんだボール5が図7の従来例のBGAはんだボール7に変形する。
スティフナ8は、パッケージ基板2を強制的に変形させる補強部材であり、フリップチップBGAパッケージ全体の反りを抑制する。
しかしながら、図7の従来例のスティフナ8はバンプ3に生ずるせん断応力を増加させ、シリコンチップ1とパッケージ基板2との接続強度の信頼性の低下を生じさせる。
また、パッケージ基板2に反りが生じ、パッケージ基板2とマザーボード6との接続強度の信頼性の低下を生じさせる。
特に、シリコンチップ1、パッケージ基板2が大きくなるとパッケージ基板2の反りが大きくなり、接続強度の信頼性は一層悪化する。
本発明の目的は、この課題を解決することであり、バンプに生ずるせん断応力を抑制し、反りを抑制するフリップチップBGA基板を提供することにある。また、本発明の目的は、マザーボードへの実装においてBGAはんだボールの変形を抑制するフリップチップBGA基板を提供することにある。
このような課題を解決する本発明は以下のとおりである。
(1)一方の基板表面に形成される半導体チップ実装領域と、他方の基板表面に形成されるBGAはんだボール実装領域と、前記半導体チップ実装領域の位置の基板内部に形成される空洞部とを備えることを特徴とするフリップチップBGA基板。
(2)前記空洞部の領域は、前記半導体チップ実装領域よりも大きいことを特徴とする(1)に記載のフリップチップBGA基板。
(3)前記半導体チップ実装領域にフリップチップ実装される半導体チップと、前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと、前記BGAはんだボール実装領域に実装されるBGAはんだボールとを備えることを特徴とする(2)に記載のフリップチップBGA基板。
(4)前記空洞部に充填される樹脂を備えることを特徴とする(2)に記載のフリップチップBGA基板。
(5)前記樹脂を貫通し、一方の基板表面と他方の基板表面とを電気的に接続する樹脂内部配線を備えることを特徴とする(4)に記載のフリップチップBGA基板。
(1)一方の基板表面に形成される半導体チップ実装領域と、他方の基板表面に形成されるBGAはんだボール実装領域と、前記半導体チップ実装領域の位置の基板内部に形成される空洞部とを備えることを特徴とするフリップチップBGA基板。
(2)前記空洞部の領域は、前記半導体チップ実装領域よりも大きいことを特徴とする(1)に記載のフリップチップBGA基板。
(3)前記半導体チップ実装領域にフリップチップ実装される半導体チップと、前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと、前記BGAはんだボール実装領域に実装されるBGAはんだボールとを備えることを特徴とする(2)に記載のフリップチップBGA基板。
(4)前記空洞部に充填される樹脂を備えることを特徴とする(2)に記載のフリップチップBGA基板。
(5)前記樹脂を貫通し、一方の基板表面と他方の基板表面とを電気的に接続する樹脂内部配線を備えることを特徴とする(4)に記載のフリップチップBGA基板。
本発明によれば次のような効果がある。
バンプに生ずるせん断応力が抑制される。また、パッケージ基板の反りが抑制される。さらに、BGAはんだボールの変形が抑制される。
バンプに生ずるせん断応力が抑制される。また、パッケージ基板の反りが抑制される。さらに、BGAはんだボールの変形が抑制される。
このようなことから、BGAはんだボールによる接続の信頼性が向上する。特に、シリコンチップ1、パッケージ基板2が大きい場合に、接続強度の信頼性を高くできる。
また、スティフナを用いる必要がなくなり、低コストとなり、設計性や製造性が向上する。
また、スティフナを用いる必要がなくなり、低コストとなり、設計性や製造性が向上する。
図1は、本発明の一実施例を示す構成図であり、側面の断面図である。図6の従来例と同等の要素には同一符号を付し、説明を省略する。
図1の実施例の特徴は、空洞部13を備える点にある。パッケージ基板(フリップチップBGA基板)12は、基板内部に空洞部13を備える。空洞部13は、パッケージ基板12の中央部に形成される。
パッケージ基板12の一方の基板表面は、シリコンチップ1(半導体チップ)が実装される半導体チップ実装領域101を備える。半導体チップ実装領域101は、パッケージ基板12の中央部に形成される。半導体チップ実装領域101の長さ(シリコンチップ1の長さ)L1は、パッケージ基板12の長さL0の1/2よりも小さくすることもある。このとき、L1<(1/2)×L0の関係がある。さらに、半導体チップ実装領域101の長さL1は1cm以上、パッケージ基板12の長さL0は2cm以上とすることもある。
また、パッケージ基板12の他方の基板表面(基板裏面)は、BGAはんだボール実装領域102を備える。BGAはんだボール実装領域102の長さは、半導体チップ実装領域101の長さL1よりも長く、パッケージ基板12の長さL0よりも小さい。
半導体チップ実装領域101の長さL1は、空洞部13の長さL3と同等または大きくする。さらに、空洞部13の高さH3は、パッケージ基板12の高さH0の1/2よりも小さくすることもある。このとき、H3<(1/2)×H0の関係がある。
図2は、図1の実施例を上面からみた透視図である。図1の実施例と同等の要素には同一符号を付し、説明を省略する。パッケージ基板12と半導体チップ実装領域101とは、それぞれ四角形に形成される。半導体チップ実装領域101は、パッケージ基板12の中央部に形成される。パッケージ基板12の一辺は2cm以上、半導体チップ実装領域101の一辺は1cm以上とすることもある。パッケージ基板12の辺と、半導体チップ実装領域101辺とは平行に配置することもある。
このようなパッケージ基板12の製造方法(図示せず)は、第1の外層板と、空洞部13を形成した内層板と、第2の外層板とを積層して形成する。
また、第1の外層板と、犠牲領域を形成した内層板と、第2の外層板とを積層またはビルドアップし、その後、犠牲領域をエッチングして空洞部13を形成することも可能である。
また、第1の外層板と、犠牲領域を形成した内層板と、第2の外層板とを積層またはビルドアップし、その後、犠牲領域をエッチングして空洞部13を形成することも可能である。
図3は、図1の実施例で形成したフリップチップBGAパッケージの構成図であり、側面の断面図である。
図3の実施例の特徴は、半導体チップであるシリコンチップ1とバンプ3とアンダーフィル4とBGAはんだボール5とを備える点にある。また、図3の実施例の特徴は、空洞部13の構成にある。図3の実施例は、フリップチップ実装のフリップチップBGAパッケージを形成する。図1の実施例と同等の要素には同一符号を付し、説明を省略する。
シリコンチップ1は、バンプ3により半導体チップ実装領域101にフリップチップ実装される。バンプ3は、シリコンチップ1に接合し、パッケージ基板2の一方の面に接合する。また、バンプ3は、シリコンチップ1とパッケージ基板2とを電気的に接続する。アンダーフィル4は、樹脂であり、シリコンチップ1とパッケージ基板2の一方の面にとの間に充填され、シリコンチップ1とパッケージ基板2とを接着する。
半導体チップ実装領域101には、シリコンチップ1のフリップチップ実装により、反りが生ずる。半導体チップ実装領域101の反りは、シリコンチップ1側に凸になる。半導体チップ実装領域101の反りは、シリコンチップ1の接合面と半導体チップ実装領域101の接合面との相対位置を維持し、バンプ3に生ずるせん断応力を低減する。
一方、BGAはんだボール実装領域102は、シリコンチップ1のフリップチップ実装による、反りは発生しない。BGAはんだボール5についての平坦性は確保される。
よって、空洞部13の半導体チップ実装領域101側は凸形になり、空洞部13のBGAはんだボール実装領域102側は直線的になる。つまり、図1の実施例の空洞部13は、シリコンチップ1のフリップチップ実装により、図3の実施例の空洞部13のように変形する。
図4は、図3の実施例をマザーオード6に実装した構成図であり、側面の断面図である。熱処理等により、図3の実施例のBGAはんだボール5が図4の実施例のBGAはんだボール14に変形する。
パッケージ基板2のBGAはんだボール実装領域102の反りは小さく、BGAはんだボール14の平坦性は確保される。こうして、図4の実施例において、バンプ3に生ずるせん断応力が抑制され、パッケージ基板12の反りが抑制され、BGAはんだボール5の変形が抑制される。
図5は、本発明の他の実施例を示す構成図であり、側面の断面図である。図3の実施例と同等の要素には同一符号を付し、説明を省略する。
図5の実施例の特徴は、空洞部13に充填される樹脂15を備える点にある。樹脂15は、弾性率の低い材料が好適である。例えば、樹脂15をシリコーンとする。
また、図5の実施例の特徴は、樹脂内部配線16を備える点にある。樹脂内部配線16は樹脂15を貫通する。樹脂内部配線16はパッケージ基板12の一方の基板表面と他方の基板表面とを電気的に接続する。樹脂内部配線16はバンプ3とBGAはんだボール5とを電気的に接続する。なお、樹脂内部配線16は、一般的な基板製造プロセスを用いて作成可能である。
シリコンチップ1をパッケージ基板12へ実装する際において、樹脂15は変形する。空洞部13に隣接する領域でBGAはんだボール5側のパッケージ基板12領域は、ほとんど変形しない。空洞部13に隣接する領域でシリコンチップ1側のパッケージ基板12領域は、大きく変形する。
よって、バンプ3に生ずるせん断応力が抑制されると共に、BGAはんだボール5の平坦性(コプラナリティ)が良好になる。また、樹脂15の選定により、シリコンチップ1の実装特性とBGAはんだボール5の平坦性とを調節できる。さらに、樹脂内部配線16により、パッケージ基板12内の配線密度を向上させ、パッケージ基板12内の配線の設計自由度をひろげる。
したがって、図5の実施例は、図3の実施例と同様に、バンプ3に生ずるせん断応力を抑制し、パッケージ基板12の反りを抑制し、BGAはんだボール5の変形を抑制する。
また、本発明は、上述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。
1 シリコンチップ(半導体チップ)
12 パッケージ基板(フリップチップBGA基板)
13 空洞部
15 樹脂
16 樹脂内部配線
101 半導体チップ実装領域
102 BGAはんだボール実装領域
3 バンプ
4 アンダーフィル材
5,14 BGAはんだボール
6 マザーボード
8 スティフナ
L0 パッケージ基板12の長さ
L1 半導体チップ実装領域101の長さ(シリコンチップ1の長さ)
H0 パッケージ基板12の高さ
H3 空洞部13の高さ
12 パッケージ基板(フリップチップBGA基板)
13 空洞部
15 樹脂
16 樹脂内部配線
101 半導体チップ実装領域
102 BGAはんだボール実装領域
3 バンプ
4 アンダーフィル材
5,14 BGAはんだボール
6 マザーボード
8 スティフナ
L0 パッケージ基板12の長さ
L1 半導体チップ実装領域101の長さ(シリコンチップ1の長さ)
H0 パッケージ基板12の高さ
H3 空洞部13の高さ
Claims (5)
- 一方の基板表面に形成される半導体チップ実装領域と、
他方の基板表面に形成されるBGAはんだボール実装領域と、
前記半導体チップ実装領域の位置の基板内部に形成される空洞部とを備える
ことを特徴とするフリップチップBGA基板。 - 前記空洞部の領域は、前記半導体チップ実装領域よりも大きい
ことを特徴とする請求項1に記載のフリップチップBGA基板。 - 前記半導体チップ実装領域にフリップチップ実装される半導体チップと、
前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと、
前記BGAはんだボール実装領域に実装されるBGAはんだボールとを備える
ことを特徴とする請求項2に記載のフリップチップBGA基板。 - 前記空洞部に充填される樹脂を備える
ことを特徴とする請求項2に記載のフリップチップBGA基板。 - 前記樹脂を貫通し、一方の基板表面と他方の基板表面とを電気的に接続する樹脂内部配線を備える
ことを特徴とする請求項4に記載のフリップチップBGA基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203772A JP2010040890A (ja) | 2008-08-07 | 2008-08-07 | フリップチップbga基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008203772A JP2010040890A (ja) | 2008-08-07 | 2008-08-07 | フリップチップbga基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040890A true JP2010040890A (ja) | 2010-02-18 |
Family
ID=42013095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203772A Pending JP2010040890A (ja) | 2008-08-07 | 2008-08-07 | フリップチップbga基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040890A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014011456A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 空隙を有する半導体パッケージ構造体および形成方法 |
-
2008
- 2008-08-07 JP JP2008203772A patent/JP2010040890A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014011456A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 空隙を有する半導体パッケージ構造体および形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI576969B (zh) | 翹曲控制結構、翹曲控制圖案及半導體封裝 | |
TWI331383B (en) | Semiconductor package structure, stiffener and method of making same | |
US7300822B2 (en) | Low warpage flip chip package solution-channel heat spreader | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
US7554191B2 (en) | Semiconductor device having a heatsink plate with bored portions | |
US9385091B2 (en) | Reinforcement structure and method for controlling warpage of chip mounted on substrate | |
TWI478298B (zh) | 用於晶片封裝的環狀結構及積體電路結構 | |
JP2010161102A (ja) | 半導体装置 | |
JP2009071251A (ja) | フリップチップbga基板 | |
US7473618B1 (en) | Temporary structure to reduce stress and warpage in a flip chip organic package | |
JP2011146415A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JPWO2007037055A1 (ja) | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 | |
JP2011097019A (ja) | 電子素子内蔵型印刷回路基板 | |
US20090057866A1 (en) | Microelectronic Package Having Second Level Interconnects Including Stud Bumps and Method of Forming Same | |
JP3813540B2 (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
JP6406996B2 (ja) | 半導体装置 | |
JP2007027699A (ja) | 多角形、ラウンド及び円形フリップチップボールグリッドアレイ基板 | |
JP2009176885A (ja) | 積層型半導体装置 | |
JP2010040890A (ja) | フリップチップbga基板 | |
US20060278975A1 (en) | Ball grid array package with thermally-enhanced heat spreader | |
JP2006278771A (ja) | 半導体装置及びその製造方法 | |
JP5278011B2 (ja) | 半導体の冷却構造及びその製造方法 | |
JP3374812B2 (ja) | 半導体装置 | |
JP2010205888A (ja) | 半導体装置 |