JP2009071251A - フリップチップｂｇａ基板 - Google Patents

フリップチップｂｇａ基板 Download PDF

Info

Publication number
JP2009071251A
JP2009071251A JP2007241112A JP2007241112A JP2009071251A JP 2009071251 A JP2009071251 A JP 2009071251A JP 2007241112 A JP2007241112 A JP 2007241112A JP 2007241112 A JP2007241112 A JP 2007241112A JP 2009071251 A JP2009071251 A JP 2009071251A
Authority
JP
Japan
Prior art keywords
substrate
silicon chip
chip
flip
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007241112A
Other languages
English (en)
Inventor
Chikako Kato
知香子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007241112A priority Critical patent/JP2009071251A/ja
Publication of JP2009071251A publication Critical patent/JP2009071251A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】フリップチップＢＧＡパッケージにおいて、バンプに加わるせん断応力を増加させることなく、反りを低減したフリップチップＢＧＡ基板を提供する。
【解決手段】フリップチップＢＧＡ基板１３において、シリコンチップ１１が実装される実装位置の裏面に相当する基板１３表面に、シリコンチップ１１外形と同じか、又は外側外周に沿って溝１８を形成した。これによりシリコンチップ実装部分の変形による歪が吸収され、反りが低減される。
【選択図】図１

Description

本発明は、各種ＩＣのフリップチップＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ボールグリッドアレイ）パッケージ基板に関するもので、より詳細には、シリコンチップが実装される部位に溝或いは窪みを設けて基板全体の反りを低減させたフリップチップＢＧＡ基板に関する。
従来技術において、シリコンチップは、図７に示すように、バンプ１１２によりパッケージ基板１１３にフリップチップ接合され、パッケージ基板内部の配線によりＢＧＡはんだボール１１４に電気的に接続されている。
フリップチップＢＧＡパッケージ構造では、シリコンチップ１１１とパッケージ基板１１３との間にアンダーフィル材１１５と呼ばれる樹脂を充填し、シリコンチップ１１１とパッケージ基板１１３を平面で接着する構造をとる。
フリップチップ接合は、高温下で行われることが多く、シリコンチップ１１１とパッケージ基板１１３との熱膨張係数差により接合終了後の常温状態ではシリコンチップ１１１側が凸になるようにシリコンチップ１１１とパッケージ基板１１３が反る。
この反りにより、シリコンチップ１１１とパッケージ基板１１３の接合面同士の相対位置が維持されるため、接続バンプ１１２にかかるせん断応力が低減されている。
特開２００７−２７６９９号公報（図１）
しかしながら、従来技術で説明したシリコンチップとパッケージ基板の熱膨張係数差による反りは、ＢＧＡパッケージ全体の反りとなり、ＢＧＡはんだボール面の平坦性（コプラナリティ）に影響する。平坦性が悪いと、マザーボードへの部品マウント時に問題となる。シリコンチップが大きい場合、パッケージ基板が大きい場合は特に深刻である。
又、図８に示すように、マザーボード１１６への部品実装後にも、ＢＧＡはんだボール１１４に大きい変形を発生させ、ＢＧＡパッケージとマザーボード１１６との接続信頼性の低下をもたらす。
一般的に、パッケージ全体の反りを低減するために、図９に示すように、スティフナ１１７と呼ばれる補強部材を接着する方法がとられているが、この場合、パッケージ基板１１３を強制的に変形させるために、フリップチップ接続バンプ１１２に加わるせん断応力が増加し、シリコンチップ１１１とパッケージ基板１１３との接続強度の低下をもたらす。
従って、フリップチップ接続バンプに加わるせん断応力を増加させることなくパッケージの反りを抑えることができるパッケージ基板を実現することに解決しなければならない課題を有する。
上記課題を解決するために、本願発明のフリップチップＢＧＡ基板は、次に示す構成にしたことである。
（１）フリップチップＢＧＡ基板は、フリップチップＢＧＡパッケージに用いられる基板において、前記基板は、シリコンチップが実装される実装位置の裏面に相当する基板表面に、シリコンチップ外形と同じか、又は外側外周に沿って溝を形成したことである。
（２）フリップチップＢＧＡ基板は、フリップチップＢＧＡパッケージに用いられる基板において、前記基板は、シリコンチップが実装される実装位置と同じ基板表面に、シリコンチップ外形よりも外側外周に沿って溝を形成したことである。
（３）フリップチップＢＧＡ基板は、フリップチップＢＧＡパッケージに用いられる基板において、前記基板は、シリコンチップが実装される実装位置の裏面に相当する基板表面に、シリコンチップ外形よりも大きく板厚を薄くした窪み部分を形成したことである。
本発明においては、パッケージ基板のシリコンチップを実装する位置に溝或いは窪みを形成する構造にしたことにより、フリップチップＢＧＡパッケージの反りが低減するため、スティフナ形成の必要がなくなる。又は、スティフナを形成しても、溝により形成される板厚の薄い部分で歪が吸収され、フリップチップ接続バンプへのせん断応力の増加が抑えられる。
更に、本願発明のフリップチップＢＧＡパッケージは、マザーボードに部品実装された後のＢＧＡはんだボールの変形が小さいため、ＢＧＡはんだボールの接続信頼性が向上する。
次に、本願発明に係るフリップチップＢＧＡ基板の実施例について図面を参照して説明する。
本願発明の第１実施例のフリップチップＢＧＡ基板は、図１及び図２に示すように、パッケージ基板１３の上面に搭載されるシリコンチップ１１がフリップチップ実装される位置の裏面に、シリコンチップ１１の外形と同じか、または外側外周に沿って溝１８を形成する。
この溝１８は、ルータやレーザ加工によって形成が可能であり、パッケージ基板１３の板厚の約半分程度を切り欠いて形成されている。
図３は、パッケージ基板１３にシリコンチップ１１をフリップチップ実装した構造の断面図であり、バンプ１２によりパッケージ基板１３にフリップチップ接合され、パッケージ基板１３内部の配線によりＢＧＡはんだボール１４に電気的に接続されている。シリコンチップ１１とパッケージ基板１３との間にアンダーフィル材１５と呼ばれる樹脂を充填し、シリコンチップ１１とパッケージ基板１３を平面で接着する構造となっている。
このようにして生成されたフリップチップＢＧＡ基板は、シリコンチップ１１とパッケージ基板１３との熱膨張係数差によりパッケージ基板１３に反りが発生するが、溝１８によりパッケージ基板１３の板厚の薄い（剛性の低い）部分が形成されているため、シリコンチップ実装部分の変形による歪が吸収され、溝１８のない場合に比べて基板全体の反りが低減される。
図４は、溝１８を形成したフリップチップＢＧＡ基板であるパッケージ基板１３をマザーボード１６に部品実装した断面図であり、実装後のＢＧＡはんだボール１４の変形は溝１８のない場合に比べて低減される。バンプ１２でフリップチップ接合されたシリコンチップ１１とパッケージ基板１３の凸状の反りはそのままにして、反りから外れた位置に設けた溝１８によりマザーボード１６上にパッケージ基板１３が装着されるため、反りの部分のバンプ１２へのせん断応力は増加せすその分シリコンチップ１１とパッケージ基板１３との接続強度を維持或いは増加させることができる。
次に、本願発明の第２実施例のフリップチップＢＧＡ基板について、図面を参照して説明する。
第２実施例のフリップチップＢＧＡ基板は、図５に示すように、シリコンチップ１１が実装される実装位置と同じ基板表面に、シリコンチップ外形よりも外側外周に沿って溝１９を形成した構造となっている。
この場合も、シリコンチップ１１とパッケージ基板１３との熱膨張係数差によりパッケージ基板１３に反りが発生するが、実装したシリコンチップ１１側の基板面に設けた溝１９によりパッケージ基板１３の板厚の薄い（剛性の低い）部分が形成されているため、シリコンチップ実装部分の変形による歪が吸収され、溝１９のない場合に比べて基板全体の反りが低減される。
次に、本願発明の第３実施例のフリップチップＢＧＡ基板について、図面を参照して説明する。
第３実施例のフリップチップＢＧＡ基板は、図６に示すように、シリコンチップ１１が実装される実装位置の裏面に相当するパッケージ基板１３表面に、シリコンチップ１１外形よりも大きく板厚を薄くした窪み部分２１を形成した構造となっている。
この場合、ＢＧＡは窪み部分２１にＢＧＡはんだボール１４を配置することができないためフルグリッドにはできない。シリコンチップ実装部分全体のパッケージ基板１３の板厚が薄いため、この窪み部分２１の変形は大きくなるが、パッケージ基板１３全体の変形は抑えられる。
この窪み部分２１を作成するためには、完成基板のルータ加工、レーザ加工の他に、予め穴を形成した基板を積層する方法でも可能である。
パッケージ基板のシリコンチップを実装する位置に溝或いは窪みを形成する構造にしたことにより、フリップチップＢＧＡパッケージの反りへの影響を低減させるためのフリップチップＢＧＡ基板を提供する。
本願発明の第１実施例のフリップチップＢＧＡ基板の断面図である。 同、パッケージ基板の裏面からみた溝の様子を示す平面図である。 同、シリコンチップをフリップチップした様子を示す説明図である。 同、マザーボードに取り付けた様子を示す説明図である。 本願発明の第２実施例のフリップチップＢＧＡ基板のシリコンチップをフリップチップした様子を示す説明図である。 本願発明の第３実施例のフリップチップＢＧＡ基板のシリコンチップをフリップチップした様子を示す説明図である。 従来技術のシリコンチップをフリップチップした様子を示す説明図である。 従来技術のマザーボードに取り付けた様子を示す説明図である。 従来技術の基板端部にスティフナを取り付けた様子を示す説明図である。
符号の説明
１１ シリコンチップ
１２ バンプ
１３ パッケージ基板
１４ ＢＧＡはんだボール
１５ アンダフィル材
１６ マザーボード
１８ 溝
１９ 溝
２１ 窪み部分

Claims (3)

  1. フリップチップＢＧＡパッケージに用いられる基板において、
    前記基板は、シリコンチップが実装される実装位置の裏面に相当する基板表面に、シリコンチップ外形と同じか、又は外側外周に沿って溝を形成したことを特徴とするフリップチップＢＧＡ基板。
  2. フリップチップＢＧＡパッケージに用いられる基板において、
    前記基板は、シリコンチップが実装される実装位置と同じ基板表面に、シリコンチップ外形よりも外側外周に沿って溝を形成したことを特徴とするフリップチップＢＧＡ基板。
  3. フリップチップＢＧＡパッケージに用いられる基板において、
    前記基板は、シリコンチップが実装される実装位置の裏面に相当する基板表面に、シリコンチップ外形よりも大きく板厚を薄くした窪み部分を形成したことを特徴とするフリップチップＢＧＡ基板。
JP2007241112A 2007-09-18 2007-09-18 フリップチップｂｇａ基板 Pending JP2009071251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007241112A JP2009071251A (ja) 2007-09-18 2007-09-18 フリップチップｂｇａ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241112A JP2009071251A (ja) 2007-09-18 2007-09-18 フリップチップｂｇａ基板

Publications (1)

Publication Number Publication Date
JP2009071251A true JP2009071251A (ja) 2009-04-02

Family

ID=40607150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241112A Pending JP2009071251A (ja) 2007-09-18 2007-09-18 フリップチップｂｇａ基板

Country Status (1)

Country Link
JP (1) JP2009071251A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124437A1 (ja) 2011-03-14 2012-09-20 オムロン株式会社 センサパッケージ
JP2013149797A (ja) * 2012-01-19 2013-08-01 Denso Corp 半導体パッケージ
CN103907175A (zh) * 2011-10-21 2014-07-02 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
JP2014241338A (ja) * 2013-06-11 2014-12-25 富士通株式会社 半導体装置
WO2016098455A1 (ja) * 2014-12-17 2016-06-23 京セラ株式会社 電子部品実装用パッケージおよび電子装置
CN107275237A (zh) * 2017-04-21 2017-10-20 北京大学 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法
CN109887890A (zh) * 2019-01-30 2019-06-14 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
JP2020188236A (ja) * 2019-05-17 2020-11-19 京セラ株式会社 電子部品実装用パッケージおよび電子装置
CN115621243A (zh) * 2022-12-15 2023-01-17 北京唯捷创芯精测科技有限责任公司 降低翘曲应力的基板、封装结构、电子产品及制备方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124437A1 (ja) 2011-03-14 2012-09-20 オムロン株式会社 センサパッケージ
US8969981B2 (en) 2011-03-14 2015-03-03 Omron Corporation Sensor package
CN103907175A (zh) * 2011-10-21 2014-07-02 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
US10084110B2 (en) 2011-10-21 2018-09-25 Koninklijke Philips N.V. Low warpage wafer bonding through use of slotted substrates
US9583676B2 (en) 2011-10-21 2017-02-28 Koninklijke Philips N.V. Low warpage wafer bonding through use of slotted substrates
JP2013149797A (ja) * 2012-01-19 2013-08-01 Denso Corp 半導体パッケージ
JP2014241338A (ja) * 2013-06-11 2014-12-25 富士通株式会社 半導体装置
JPWO2016098455A1 (ja) * 2014-12-17 2017-12-07 京セラ株式会社 電子部品実装用パッケージおよび電子装置
WO2016098455A1 (ja) * 2014-12-17 2016-06-23 京セラ株式会社 電子部品実装用パッケージおよび電子装置
CN107275237A (zh) * 2017-04-21 2017-10-20 北京大学 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法
WO2018192016A1 (zh) * 2017-04-21 2018-10-25 北京大学 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
CN109887890A (zh) * 2019-01-30 2019-06-14 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
CN109887890B (zh) * 2019-01-30 2024-02-06 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
JP2020188236A (ja) * 2019-05-17 2020-11-19 京セラ株式会社 電子部品実装用パッケージおよび電子装置
CN115621243A (zh) * 2022-12-15 2023-01-17 北京唯捷创芯精测科技有限责任公司 降低翘曲应力的基板、封装结构、电子产品及制备方法

Similar Documents

Publication Publication Date Title
JP2009071251A (ja) フリップチップｂｇａ基板
US7279789B2 (en) Thermally enhanced three-dimensional package and method for manufacturing the same
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
TWI478298B (zh) 用於晶片封裝的環狀結構及積體電路結構
US20110304059A1 (en) Circuit board, circuit board assembly, and semiconductor device
US20120188721A1 (en) Non-metal stiffener ring for fcbga
JPWO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
JP2006196874A (ja) 半導体装置
JP2011243624A (ja) 半導体装置およびその製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP2014045025A (ja) 配線基板及び配線基板の製造方法
JP2007266150A (ja) 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
JP4500347B2 (ja) パッケージ実装モジュール
US20180233459A1 (en) Module, module manufacturing method, and package
JP6702019B2 (ja) 半導体装置
JP2006228932A (ja) 半導体パッケージ
JP2010098129A (ja) 半導体装置およびその製造方法
JP2010087277A (ja) 半導体装置及びその製造方法
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
JP2010205888A (ja) 半導体装置
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
US20240105549A1 (en) Heatsink for ring type integrated circuits
JP5754285B2 (ja) 実装基板、半導体装置及び電子機器
JP2010040890A (ja) フリップチップｂｇａ基板