JP2010035385A - モータ駆動制御装置 - Google Patents

Abstract

【課題】 モータの回転を減速するギア部によって発生するギアジッタ信号を、高速で小さく抑えることを可能にする。
【解決手段】 回転駆動部１はモータ３を回転駆動させる。減速ギア部５はモータ３の回転を減速する。検出部１１は、モータ３の回転速度に応じたパルス信号であって、減速ギア部５にある隣合う歯間毎に２のべき乗個のパルス信号を検出する。回転制御部１３は、検出部１１からのパルス信号に基づきモータの回転速度およびギアジッタ周期を検出する。回転制御部１３は、個々のパルス信号タイミングと、これからＮ／２個遅れたタイミングとの速度値を減算し、当該減算値を順次積分するとともに、当該積分信号を積分回数で除算して得た回転制御信号で回転駆動部１を制御する。
【選択図】 図１

Description

本発明はモータ駆動制御装置に係り、例えば複合機（ＭＦＰ：Multi Function Peripheral）等の画像形成装置に用いて好適するモータ駆動制御装置の改良に関する。

画像形成装置においては、画像データをレーザ光に変換して像担持体である感光回転体に照射し、この回転体の表面に形成された潜像にトナー画像を形成し、これを用紙に転写定着する構成が一般的である。

そのため、画像形成装置では、その回転体や、レーザ光をその回転体にスキャン照射するためのポリゴンミラーを回転させるために、複数のモータを備えている。

しかも、それらモータは、良好な画像形成を確保する観点から、所望の安定した回転速度で回転駆動させる必要がある。

従来、それらモータを駆動制御するモータ駆動制御装置は、図６に示すように、回転駆動部１からの駆動信号によって回転駆動させるＤＣ（直流）ブラシレスモータ３のロータ軸に減速ギア部５を連結し、放射状のスリットを多数有するロータリーエンコーダ７をその減速ギア部５の回転軸に配置し、ブラシレスモータ３の回転によってロータリーエンコーダ７のスリットからの透過光によってセンサ９でブラシレスモータ３の回転速度を検出し、回転駆動部１にてその回転速度が所定の設定速度になるよう演算処理した駆動信号でブラシレスモータ３を回転制御するフィードバック制御系構成を有している。

なお、図において、ブラシレスモータ３、減速ギア部５およびロータリーエンコーダ７の図示は簡略化した。

ところが、そのようなモータ駆動制御装置において、多数の正確なスリットを有する高分解能のロータリーエンコーダ７を使用し、フィードバック制御ゲインを大きくとると、減速ギア部５のギア噛み合いに起因するギアジッタ（速度むら）がノイズ成分として顕在化し、これによってフィードバック制御系が飽和し易くなる。

他方、ギアジッタの周波数は、ブラシレスモータ３（ロータリエンコーダ７）の回転速度と減速ギア部５の歯数から計算できるため、コムフィルタおよび積分器からなるノッチフィルタ（図示せず。）を使用することで、ギアジッタをカットすることが可能である。

なお、モータの回転ムラ成分を補正する特許文献を挙げるとすれば、例えば特開２００７−２３２９８６号公報（特許文献１）のような画像形成装置の速度制御装置が提案されている。
特開２００７−２３２９８６号公報

しかし、上述したように、コムフィルタおよび積分器からなるノッチフィルタを使用してギアジッタ成分をカットする構成は、ノッチフィルタとしてコムフィルタおよび積分器に加えて除算器を必要とし、この除算演算の処理演算時間が長くなって制御遅れが発生し易く、適切な回転制御の支障になり易い難点がある。

そこで、本発明者は、主に減速ギア部５に起因して発生するギアジッタについて鋭意検討した結果、所定期間内のおけるギアジッタが一定周期の正弦波に近い点に着目し、本発明を完成させた。

本発明はそのような課題を解決するためになされたもので、モータの回転によって生じるギアジッタの影響を小さくすることが可能で、その演算処理の高速化も可能で、制御遅れを生じさせ難いモータ駆動制御装置の提供を目的とする。

そのような課題を解決するために、本発明に係るモータ駆動制御装置は、モータと、駆動信号を演算してこれをそのモータに出力して回転駆動させる回転駆動部と、そのモータの回転を減速する減速ギア部と、そのモータの回転速度に応じた速度信号としてのパルス信号であって、その減速ギア部にある隣合う歯間毎に２のべき乗（Ｎ＝２ｎ 、ｎ＝１、２、３‥）個に設定されたそのパルス信号を検出する検出部と、この検出部からのパルス信号に基づきその回転速度を検出し、個々のパルス信号のタイミング時の速度値と、この各タイミングからそのＮ／２個分遅れたタイミング時の速度値とを減算し、当該減算信号をそのべき乗数順次積分するとともに、当該積分信号をその積分回数で除算して得た回転制御信号に基づき上記回転駆動部のその駆動信号の演算を制御する回転制御部と、を具備している。

本発明のモータ駆動制御装置では、上記回転制御部が、その積分信号を上記べき乗値分ビットシフトして除算する構成も可能である。

本発明のモータ駆動制御装置では、前記回転制御部が、所定の固定期間において検出された前記パルス信号から前記回転制御信号を得る構成も可能である。

本発明のモータ駆動制御装置では、上記検出部が、そのギアジッタ周期に係る高次周期をｋ次周期としたとき、そのＮ個を「２^n-(k-1) (ただしｎ＞ｋ) 」に選定した上記パルス信号を検出する構成も可能である。

本発明のモータ駆動制御装置では、上記モータが直流ブラシレスモータである構成も可能である。

このような本発明に係るモータ駆動制御装置では、その回転駆動部でモータを回転させ、減速ギア部を介して減速回転させ、その検出部から、モータの回転速度に応じた速度信号としてのパルス信号であって、その減速ギア部にある隣合う歯間毎に２のべき乗（Ｎ＝２ｎ ）個のパルス信号を検出し、回転制御部にて、その検出パルス信号に基づきモータの回転速度を検出し、個々のパルス信号タイミングと、この各タイミングからそのＮ／２個分遅れた個々のタイミングの各速度値を減算し、当該減算信号をそのべき乗数順次積分するとともに、当該積分信号をその積分回数で除算して得た回転制御信号を出力し、この回転制御信号に基づき回転駆動部でモータを回転駆動するから、モータの回転数をギア減速させることによって生じるギアジッタの影響を小さく抑えることが可能で、ギアジッタの影響を抑えるための演算処理も高速化し易い。

本発明のモータ駆動制御装置において、上記回転制御部がその積分信号をべき乗値分ビットシフトして除算する構成では、除算処理が極めて簡単高速化される利点がある。

本発明のモータ駆動制御装置において、前記回転制御部が、所定の固定期間において検出された前記パルス信号から前記回転制御信号を得る構成では、そのギアジッタの影響を確実、正確に抑え、所望の安定したモータ回転制御が可能である。

本発明のモータ駆動制御装置において、そのギアジッタ周期に係る高次周期をｋ次周期としたとき、上記検出部が、そのＮ個を「２^n-(k-1) (ただしｎ＞ｋ) 」に選定されたそのパルス信号を検出する構成では、高次のギアジッタの影響も低く抑えることが可能である。

本発明のモータ駆動制御装置において、上記モータが直流ブラシレスモータである構成では、特に有用である。

以下、本発明の実施の形態を図面を参照して説明する。なお、従来構成と共通する部分には同一の符号を付す。

図１は、本発明に係るモータ駆動制御装置の実施の一形態を示す概略ブロック図である。

図１において、ブラシレスモータ３は、ステータ部およびロータ部を有する従来公知のＤＣ（直流）モータであり、回転駆動部１から駆動コイルに印加される例えば３相の駆動信号の切換え通電によって回転する。なお、ブラシレスモータ３は本発明の要部ではないから、詳細な説明および図示を省略する。

ブラシレスモータ３には、図２に示すように、そのロータ軸３ａにこれより大径の円盤状の減速ギア部５の歯５ｂが噛み合うように連結されており、減速ギア部５によってブラシレスモータ３の高速回転数より減速した回転数がその回転軸５ａに得られるようになっている。

減速比は、ロータ軸３ａの外周に形成された歯３ｂの歯数と減速ギア部５の外周に形成された歯５ｂの歯数との比によって決まる。

減速ギア部５の回転軸５ａには、円盤状のロータリーエンコーダ７の回転中心部が固定され、ブラシレスモータ３から減速ギア部５で減速された回転速度でロータリーエンコーダ７が回転するようになっている。

ロータリーエンコーダ７には、その周縁部近傍にあって、回転中心部から放射状に形成された同一形状の多数のスリット７ａが貫通形成され、これらが周方向に等間隔で配列されている。図２において、ロータリーエンコーダ７はスリット７ａを含めて一部分のみ図示した。

ロータリーエンコーダ７に貫通形成された多数のスリット７ａは、減速ギア部５における隣合う歯５ｂ間（ギア溝）毎との関係で、「２」のべき乗個（Ｎ＝２ｎ 個、ｎは整数でｎ＝１、２、３、‥‥）、例えば４個、８個、１６個、３２個といった数に設定されている。すなわちロータリーエンコーダ７では、スリット７ａの数をＰとし、歯５ｂの歯数をＺとしたとき、Ｐ＝Ｚ×２ｎ の関係になっている。

本発明では、隣合う歯５ｂ間（ギア溝）毎との関係でスリット７ａの数が特徴の一つである。

図１に戻って、ロータリーエンコーダ７の周縁部には、僅かの間隔を置いてこれを挟むように発光素子と受光素子からなるセンサ９が配置されている。なお、図１において、分かり易くするために、センサ９は発光素子又は受光素子の一方のみ図示した。

そのため、発光素子からの発光光が、ロータリーエンコーダ７の回転によるスリット７ａの回転移動によって繰り返し遮光され、受光素子における繰り返し受光に基づく電気的パルス信号が、センサ９から出力されるようになっている。

ロータリーエンコーダ７の回転速度が速い場合、ブラシレスモータ３の回転軸５ａの単位時間当たりの回転角が大きくなる一方、回転速度が遅い場合、回転角が小さくなるから、回転速度に応じて隣合うパルス間隔又は個々のパルス幅が変化したパルス信号がセンサ９で検出される。

すなわち、ロータリーエンコーダ７およびセンサ９により、ブラシレスモータ３の回転速度に応じた速度信号としてのパルス信号を検出する光学形の検出部１１が形成されており、検出部１１には回転制御部１３が接続されている。

なお、ロータリーエンコーダ７にマグネットを配置し、その磁極を検出する磁気形の検出部も使用可能である。

回転制御部１３は、センサ９（検出部１１）からのパルス信号に基づき、ブラシレスモータ３の回転速度をデジタル信号として変換検出し、個々のパルス信号のタイミング時の速度値と、この各タイミングからＮ／２個遅れたタイミング時の速度値を減算し、当該減算信号をそのべき乗数（Ｎ個）順次積分するとともに、当該積分信号をその積分回数で除算して得た回転制御信号を検出回転数として出力する機能を有しており、回転駆動部１に接続されている。回転制御部１３の詳細は後述する。

回転駆動部１は、回転制御信号による検出回転数と所定の設定回転数の偏差が小さくなるように、例えばＰＩＤ（比例、積分、微分）演算して操作回転数を形成し、この操作回転数に応じたパルス幅のＰＷＭパルス信号を駆動信号としてブラシレスモータ３に印加する機能を有している。

上述した回転制御部１３は、ブラシレスモータ３の回転速度を検出する機能を有する他、図３に示すように、フィルタ部１３ａ、積分器１３ｂおよび除算器１３ｃを有して形成されている。

フィルタ部１３ａは、個々のパルス信号のタイミング時の速度値から、この各タイミングからＮ／２個遅れたタイミング時の速度値を減算する機能を有している。

回転速度信号には上述したギアジッタが乗って混在し易いが、一般に、ギアジッタ（回転むら）はギアに起因するノイズであるため、ギアの歯構成が分かっていれば、ギアジッタの周波数は、２のＮ乗（Ｎは正整数）であることが予め分かっている。

そのため、例えば図４に示すように、隣合う歯５ｂ間（ギア溝）における回転速度にあって、個々のパルス信号の最大点のタイミングＰ１の速度信号値「Ｚ」と、このタイミングＰ１から８個遅れた最下点のタイミングＰ２点速度信号値「Ｚ−Ｎ 」とは、最大値と最小値の中間レベルから見れば、一方から他方を減算してそれらキャンセルし得ることが可能となる。

なお、図４は、ギアジッタが乗っていない状態で、ブラシレスモータ３の回転速度をパルス信号に基づきアナログ的に仮想表示したものである。

図３の積分器１３ｂは、フィルタ部１３ａから出力される減算信号「Ｚ」とこの次の減算信号「Ｚ−１」とをべき乗数（Ｎ個）順次積分し、積分値を除算器１３ｃに出力する機能を有している。

除算器１３ｃは、当該積分信号を積分回数（Ｎ個）で除算して得た回転制御信号を出力する機能を有するが、除算処理として「ビットシフト演算」が行われる。

「ビットシフト演算」は、値を２進数でビット表現したとき、左にＳビットシフトさせると元の値の２Ｓ 倍、右にＳビットシフトさせると元の値の２−Ｓ倍が得られ公知の演算手法であり、本発明では後者の処理に該当する。

なお、上述した回転駆動部１および回転制御部１３は、図示はしないが、ＣＰＵ、このＣＰＵを動作させる動作プログラムを格納したＲＯＭやＲＡＭ等を有するマイクロコンピュータから形成されている。

次に、上述した本発明のモータ駆動制御装置の動作を簡単に説明する。

一例として、減速ギア部５の隣合う歯５ｂ間（ギア溝）毎との関係で、ロータリーエンコーダ７のスリット７ａが「２４ 」個、すなわち１６個に設定されている場合を説明する。

回転駆動部１から切換え通電された駆動信号の印加によってブラシレスモータ３が起動回転し、ブラシレスモータ３のロータ軸３ａに連結された減速ギア部５を介してロータリーエンコーダ７が減速回転する。

ロータリーエンコーダ７が回転すると、これに貫通形成された多数のスリット７ａの回転変位によって、ブラシレスモータ３の回転速度に応じた速度信号としてのパルス信号が検出部１１から回転制御部１３へ出力される。

回転制御部１３のフィルタ部１３ａでは、個々のパルス信号のタイミング時の速度値と、この各タイミングから１６／２個、すなわち８個遅れたタイミング時の速度値が減算され、それらの増減値をキャンセルした値が得られる。

続く、積分器１３ｂでは、フィルタ部１３ａから出力される減算信号「Ｚ」と次のタイミング減算信号「Ｚ−１」とが順次積分され、除算器１３ｃでは、当該積分信号を積分回数（１６）が、４桁「ビットシフト演算」よって除算処理され、その値を速度制御信号として回転駆動部１へ出力する。

回転駆動部１では、回転制御信号による検出回転数と所定の設定回転数の偏差が小さくなるように、ＰＩＤ制御演算して操作回転信号を形成し、操作回転数に応じたパルス幅のＰＷＭパルス信号を駆動信号としてブラシレスモータ３に印加し、回転制御する。

上述したように本発明において、回転駆動部１および回転制御部１３は、ＣＰＵを中心としたマイクロコンピュータで構成されるので、動作プログラムの観点から主要動作を説明すると、図５に示すようになる。

図５において、プログラムがスタートすると、ステップＳ１において回転制御部１３が回転速度の情報取得開始の処理をしてステップＳ２に移り、ステップＳ２では回転制御部１３がロータリーエンコーダ７の割り込みが発生したか否か、すなわちギアジッタ情報取得期間が到来したか否か判別する。

割り込みが発生せずにステップＳ２がＮＯであれば、割り込みが発生してステップＳ２がＹＥＳになるまで待機し、ステップＳ２がＹＥＳになるとステップＳ３にて、回転制御部１３が回転速度の情報取得停止処理する。これらステップＳ１〜Ｓ３の処理により、回転制御部１３では回転速度データが固定取得される。

続くステップＳ４では回転制御部１３が速度情報（回転制御信号）を生成処理し、ステップＳ５にて回転駆動部１が回転制御信号に基づき操作回転数を制御演算し、ステップＳ６にて回転駆動部１がＰＷＭ駆動信号を生成し、ブラシレスモータ３へ出力してステップＳ１に戻り、以降、これらを繰り返す。

このように、本発明のモータ駆動制御装置では、直流のブラシレスモータ３と、駆動信号を演算してこれをブラシレスモータ３に出力して回転駆動させる回転駆動部１と、そのブラシレスモータ３の回転を減速する減速ギア部５と、ブラシレスモータ３の回転速度に応じた速度信号としてのパルス信号であって、その減速ギア部５にある隣合う歯間毎に２のべき乗（Ｎ＝２ｎ ）個に設定されたパルス信号を検出する検出部１１と、この検出部１１からのパルス信号に基づきブラシレスモータ３３の回転速度を検出し、個々のパルス信号のタイミング時の速度値と、この各タイミングからＮ／２個遅れたタイミング時の速度値とを減算し、当該減算信号をべき乗数（Ｎ個）順次積分するとともに、当該積分信号をその積分回数で除算して得た回転制御信号で回転駆動部１からの駆動信号の演算を制御する回転制御部１３と、を具備している。

そのため、ブラシレスモータ３の回転数をギア減速させることによって生じるギアジッタをキャンセルしてノイズの影響を小さく抑えることが可能であるし、その処理過程でなされる除算処理として、ビットシフト演算を用いることが可能であるから、極めて高速演算処理になり、制御遅れを生じさせ難くなる。

特に、直流のブラシレスモータ３においては、ブラシレスモータ３の検出回転数に基づくフィードバック制御によってその回転数を安定制御する過程で、ギアジッタ成分をキャンセルしてその影響を小さく抑えることが可能であり、有用である。

しかも、回転制御部１３は、所定の期間、例えばその減速ギア部５にある隣合う歯５ｂ間毎に速度信号を固定的に取得可能であるから、そのギアジッタを確実、正確に抑えることが可能である。

また、本発明において、ブラシレスモータ３の回転速度に応じた速度信号としてのパルス信号を検出する検出部１１は、上述したスリット７ａを有するロータリーエンコーダ７とセンサ９からなる構成に限らず、減速ギア部５にある隣合う歯間毎に２のべき乗（Ｎ＝２ｎ 、ｎ＝１、２、３‥）個に設定されたパルス信号を速度信号として検出する構成であれば、実施可能である。

ところで、上述した減速ギア部５の減速動作に起因するギアジッタは、上述した１次成分のみならず、ｋ次（逓倍、高次）成分、例えば２次成分や３次成分等の高次成分も発生することが考えられる。

このような場合、本発明においては、ギアジッタ周期に係る高次周期をｋ次周期とし、当該ｋ次成分をフィルタ部１３ａでフィルタリングする場合、検出部１１における設定をＮ＝２Ｎ＝２^{ｎ−（ｋ−１）} (ただしｎ＞ｋ) に選定したパルス信号を検出部１１で検出する構成を採用することにより、特定逓倍周期に対するキャンセル演算が可能になる。

さらに、本発明のモータ駆動制御装置は、複写機、ファクシミリ機、複合機等のモータ駆動制御装置において実施可能である。

本発明に係るモータ駆動制御装置の実施の形態を示す概略ブロック図である。 図１のモータ駆動制御装置の主要構成を説明する図である。 本発明における回転制御部を説明するブロック図である。 図１のモータ駆動制御装置の動作を説明する図である。 図１のモータ駆動制御装置の動作を説明するフローチャートである。 従来のモータ駆動制御装置を説明するブロック図である。

符号の説明

１ 回転駆動部
３ モータ（ブラシレスモータ）
３ａ ロータ軸
３ｂ、５ｂ 歯
５ 減速ギア部
５ａ 回転軸
７ エンコーダ（ロータリーエンコーダ、検出部）
７ａ スリット（検出部）
９ センサ（検出部）
１１ 検出部
１３ 回転制御部
１３ａ フィルタ部（回転制御部）
１３ｂ 積分器（回転制御部）
１３ｃ 除算器（回転制御部）

Claims (5)

1. モータと、
   駆動信号を演算してこれを前記モータに出力して回転駆動させる回転駆動部と、
   前記モータの回転を減速する減速ギア部と、
   前記モータの回転速度に応じた速度信号としてのパルス信号であって、前記減速ギア部にある隣合う歯間毎に２のべき乗（Ｎ＝２ｎ 、ｎ＝１、２、３‥）個に設定された前記パルス信号を検出する検出部と、
   この検出部からの前記パルス信号に基づき前記モータの回転速度を検出し、個々の前記パルス信号のタイミング時の速度値と、この各タイミングからＮ／２個遅れたタイミング時の速度値とを減算し、当該減算信号を前記べき乗数順次積分するとともに、当該積分信号を前記積分回数で除算して得た回転制御信号に基づき前記回転駆動部の前記駆動信号の演算を制御する回転制御部と、
   を具備することを特徴とするモータ駆動制御装置。
2. 前記回転制御部は、前記積分信号をべき乗分ビットシフトして前記除算する請求項１記載のモータ駆動制御装置。
3. 前記回転制御部は、所定の固定期間において検出された前記パルス信号から前記回転制御信号を得る請求項１又は２記載のモータ駆動制御装置。
4. 前記検出部は、前記ギアジッタ周期に係る高次周期をｋ次周期としたとき、前記Ｎ個を「２^n-(k-1) (ただしｎ＞ｋ) 」に選定した前記パルス信号を検出する請求項１〜３いずれか１記載のモータ駆動制御装置。
5. 前記モータは、直流ブラシレスモータである請求項１〜４いずれか１記載のモータ駆動制御装置。

Images