JP2010016373A - 積層チップパッケージの製造方法 - Google Patents
積層チップパッケージの製造方法 Download PDFInfo
- Publication number
- JP2010016373A JP2010016373A JP2009148253A JP2009148253A JP2010016373A JP 2010016373 A JP2010016373 A JP 2010016373A JP 2009148253 A JP2009148253 A JP 2009148253A JP 2009148253 A JP2009148253 A JP 2009148253A JP 2010016373 A JP2010016373 A JP 2010016373A
- Authority
- JP
- Japan
- Prior art keywords
- substructure
- polishing
- main body
- chip package
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/24011—Deposited, e.g. MCM-D type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【解決手段】各々が積層チップパッケージの複数の階層部分にそれぞれ対応する階層部分を複数含む複数の基礎構造物110を積層して積層基礎構造物を作製し、この積層基礎構造物を用いて複数の積層チップパッケージを作製する。積層基礎構造物を作製する工程では、第1の研磨前基礎構造物の第1の面が治具112に対向するように第1の研磨前基礎構造物を治具112に張り付け、第1の研磨前基礎構造物の第2の面を研磨して第1の基礎構造物110を形成し、第2の研磨前基礎構造物109の第1の面109aが第1の基礎構造物110の研磨された面110bに対向するように第1の基礎構造物110に第2の研磨前基礎構造物109を張り付け、第2の研磨前基礎構造物109の第2の面109bを研磨して第2の基礎構造物を形成する。
【選択図】図9
Description
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第1の研磨前基礎構造物を作製する工程と、
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第2の研磨前基礎構造物を作製する工程と、
第1の研磨前基礎構造物の第1の面が治具に対向するように、第1の研磨前基礎構造物を治具に張り付ける工程と、
第1の研磨前基礎構造物が研磨により薄くされることによって、第1の基礎構造物が、治具に張り付けられた状態で形成されるように、治具に張り付けられた第1の研磨前基礎構造物における第2の面を研磨する第1の研磨工程と、
第2の研磨前基礎構造物の第1の面が、第1の基礎構造物の研磨された面に対向するように、第1の基礎構造物に第2の研磨前基礎構造物を張り付ける工程と、
第2の研磨前基礎構造物が研磨により薄くされることによって、第2の基礎構造物が、第1の基礎構造物上に積層された状態で形成されるように、第2の研磨前基礎構造物における第2の面を研磨する第2の研磨工程とを含んでいる。
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第1の基礎構造物前ウェハを作製する工程と、
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第2の基礎構造物前ウェハを作製する工程と、
第1の基礎構造物前ウェハに対して、少なくとも1つの半導体チップ予定部に隣接するように延び、第1の基礎構造物前ウェハの第1の面において開口し、且つ溝の底部が第1の基礎構造物前ウェハの第2の面に達しない1以上の溝を形成し、1以上の溝を埋めるように、後に絶縁部の一部となる絶縁層を形成し、一部が絶縁層の上に配置されるように、複数の電極を形成して、第1の基礎構造物前ウェハの第1および第2の面に対応する第1および第2の面を有する第1の研磨前基礎構造物を作製する工程と、
第2の基礎構造物前ウェハに対して、少なくとも1つの半導体チップ予定部に隣接するように延び、第2の基礎構造物前ウェハの第1の面において開口し、且つ溝の底部が第2の基礎構造物前ウェハの第2の面に達しない1以上の溝を形成し、1以上の溝を埋めるように、後に絶縁部の一部となる絶縁層を形成し、一部が絶縁層の上に配置されるように、複数の電極を形成して、第2の基礎構造物前ウェハの第1および第2の面に対応する第1および第2の面を有する第2の研磨前基礎構造物を作製する工程と、
第1の研磨前基礎構造物の第1の面が治具に対向するように、第1の研磨前基礎構造物を治具に張り付ける工程と、
第1の研磨前基礎構造物が研磨により薄くされることによって、第1の基礎構造物が、治具に張り付けられた状態で形成されるように、治具に張り付けられた第1の研磨前基礎構造物における第2の面を研磨する第1の研磨工程と、
第2の研磨前基礎構造物の第1の面が、第1の基礎構造物の研磨された面に対向するように、第1の基礎構造物に第2の研磨前基礎構造物を張り付ける工程と、
第2の研磨前基礎構造物が研磨により薄くされることによって、第2の基礎構造物が、第1の基礎構造物上に積層された状態で形成されるように、第2の研磨前基礎構造物における第2の面を研磨する第2の研磨工程とを含んでいる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係る積層チップパッケージの構成について説明する。図1は、本実施の形態に係る積層チップパッケージの斜視図である。図1に示したように、本実施の形態に係る積層チップパッケージ1は、直方体形状の本体2を備えている。本体2は、上面2a、下面2b、互いに反対側を向いた第1の側面2cおよび第2の側面2d、ならびに互いに反対側を向いた第3の側面2eおよび第4の側面2fを有している。
次に、本発明の第2の実施の形態について説明する。本実施の形態に係る積層チップパッケージ1の外観は、第1の実施の形態と同様に、図1に示したようになる。
次に、本発明の第3の実施の形態について説明する。図34は、本実施の形態に係る積層チップパッケージ1の斜視図である。図34に示したように、本実施の形態に係る積層チップパッケージ1は、本体2の少なくとも1つの側面に配置された配線3として、本体2の第1の側面2cに配置された配線3Aのみを備え、第1および第2の実施の形態では本体2の第2の側面2dに配置されていた配線3B(図1参照)は備えていない。また、本実施の形態では、端子層20に含まれる複数のパッド状端子22は、全て、本体2の側面2cに配置された端面を有するものになっている。複数のパッド状端子22の端面には、配線3Aが接続されている。
Claims (9)
- それぞれ半導体チップを含み、積層された複数の階層部分を備えた積層チップパッケージを製造する方法であって、
前記積層チップパッケージの複数の階層部分にそれぞれ対応する複数の基礎構造物であって、各々が対応する階層部分を複数含み、後にそれら対応する階層部分のうちの隣接するもの同士の境界位置で切断される複数の基礎構造物を、前記積層チップパッケージの複数の階層部分の積層の順序に対応させて積層して、積層基礎構造物を作製する工程と、
前記積層基礎構造物を用いて、複数の積層チップパッケージを作製する工程とを備え、
前記積層基礎構造物を作製する工程は、
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける前記第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ前記半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第1の研磨前基礎構造物を作製する工程と、
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける前記第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ前記半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第2の研磨前基礎構造物を作製する工程と、
前記第1の研磨前基礎構造物の第1の面が治具に対向するように、前記第1の研磨前基礎構造物を治具に張り付ける工程と、
前記第1の研磨前基礎構造物が研磨により薄くされることによって、第1の基礎構造物が、前記治具に張り付けられた状態で形成されるように、前記治具に張り付けられた前記第1の研磨前基礎構造物における第2の面を研磨する第1の研磨工程と、
前記第2の研磨前基礎構造物の第1の面が、前記第1の基礎構造物の研磨された面に対向するように、前記第1の基礎構造物に前記第2の研磨前基礎構造物を張り付ける工程と、
前記第2の研磨前基礎構造物が研磨により薄くされることによって、第2の基礎構造物が、前記第1の基礎構造物上に積層された状態で形成されるように、前記第2の研磨前基礎構造物における第2の面を研磨する第2の研磨工程とを含むことを特徴とする積層チップパッケージの製造方法。 - 上面、下面および4つの側面を有する本体と、
前記本体の少なくとも1つの側面に配置された配線とを備え、
前記本体は、積層された複数の階層部分を含み、
前記複数の階層部分の各々は、上面、下面および4つの側面を有する半導体チップと、前記半導体チップの4つの側面のうちの少なくとも1つの側面を覆う絶縁部と、前記半導体チップに接続された複数の電極とを含み、
前記絶縁部は、前記配線が配置された前記本体の前記少なくとも1つの側面に配置された少なくとも1つの端面を有し、
前記複数の電極の各々は、前記配線が配置された前記本体の前記少なくとも1つの側面に配置され且つ前記絶縁部によって囲まれた端面を有し、
前記配線は、前記複数の階層部分における複数の電極の端面に接続されている積層チップパッケージを製造する方法であって、
前記積層チップパッケージの複数の階層部分にそれぞれ対応する複数の基礎構造物であって、各々が対応する階層部分を複数含み、後にそれら対応する階層部分のうちの隣接するもの同士の境界位置で切断される複数の基礎構造物を、前記積層チップパッケージの複数の階層部分の積層の順序に対応させて積層して、積層基礎構造物を作製する工程と、
前記積層基礎構造物を用いて、複数の積層チップパッケージを作製する工程とを備え、
前記積層基礎構造物を作製する工程は、
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける前記第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ前記半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第1の基礎構造物前ウェハを作製する工程と、
互いに反対側を向いた第1および第2の面を有する1つの半導体ウェハにおける前記第1の面に処理を施すことによって、それぞれデバイスを含む複数の半導体チップ予定部が配列され、且つ前記半導体ウェハの第1および第2の面に対応する第1および第2の面を有する第2の基礎構造物前ウェハを作製する工程と、
前記第1の基礎構造物前ウェハに対して、少なくとも1つの半導体チップ予定部に隣接するように延び、前記第1の基礎構造物前ウェハの第1の面において開口し、且つ溝の底部が前記第1の基礎構造物前ウェハの第2の面に達しない1以上の溝を形成し、前記1以上の溝を埋めるように、後に前記絶縁部の一部となる絶縁層を形成し、一部が前記絶縁層の上に配置されるように、前記複数の電極を形成して、前記第1の基礎構造物前ウェハの第1および第2の面に対応する第1および第2の面を有する第1の研磨前基礎構造物を作製する工程と、
前記第2の基礎構造物前ウェハに対して、少なくとも1つの半導体チップ予定部に隣接するように延び、前記第2の基礎構造物前ウェハの第1の面において開口し、且つ溝の底部が前記第2の基礎構造物前ウェハの第2の面に達しない1以上の溝を形成し、前記1以上の溝を埋めるように、後に前記絶縁部の一部となる絶縁層を形成し、一部が前記絶縁層の上に配置されるように、前記複数の電極を形成して、前記第2の基礎構造物前ウェハの第1および第2の面に対応する第1および第2の面を有する第2の研磨前基礎構造物を作製する工程と、
前記第1の研磨前基礎構造物の第1の面が治具に対向するように、前記第1の研磨前基礎構造物を治具に張り付ける工程と、
前記第1の研磨前基礎構造物が研磨により薄くされることによって、第1の基礎構造物が、前記治具に張り付けられた状態で形成されるように、前記治具に張り付けられた前記第1の研磨前基礎構造物における第2の面を研磨する第1の研磨工程と、
前記第2の研磨前基礎構造物の第1の面が、前記第1の基礎構造物の研磨された面に対向するように、前記第1の基礎構造物に前記第2の研磨前基礎構造物を張り付ける工程と、
前記第2の研磨前基礎構造物が研磨により薄くされることによって、第2の基礎構造物が、前記第1の基礎構造物上に積層された状態で形成されるように、前記第2の研磨前基礎構造物における第2の面を研磨する第2の研磨工程とを含むことを特徴とする積層チップパッケージの製造方法。 - 前記第1の研磨工程では、前記第1の研磨前基礎構造物における1以上の溝が露出するまで、前記第1の研磨前基礎構造物における第2の面を研磨し、前記第2の研磨工程では、前記第2の研磨前基礎構造物における1以上の溝が露出するまで、前記第2の研磨前基礎構造物における第2の面を研磨することを特徴とする請求項2記載の積層チップパッケージの製造方法。
- 前記第1の研磨前基礎構造物を作製する工程と前記第2の研磨前基礎構造物を作製する工程では、それぞれ、前記複数の電極の形成と同時に、前記絶縁層の上にアライメントマークを形成し、
前記第1の基礎構造物に前記第2の研磨前基礎構造物を張り付ける工程では、前記アライメントマークを利用して、前記第1の基礎構造物と前記第2の研磨前基礎構造物との位置合わせを行うことを特徴とする請求項2記載の積層チップパッケージの製造方法。 - 前記絶縁層は透明であることを特徴とする請求項4記載の積層チップパッケージの製造方法。
- 前記複数の積層チップパッケージを作製する工程は、
前記積層基礎構造物を切断することによって、前記複数の階層部分の積層方向と直交する一方向に配列され、それぞれ後に前記本体となる複数の本体予定部を含む本体集合体を作製する工程と、
前記本体集合体における各本体予定部に対してそれぞれ前記配線を形成する工程と、
前記配線の形成後、複数の本体予定部が互いに分離されてそれぞれ前記本体となることによって複数の前記積層チップパッケージが形成されるように、前記本体集合体を切断する工程とを含み、
前記本体集合体を作製する工程において、前記溝が延びる方向に沿って切断面が形成されるように前記絶縁層を切断し、これにより、前記絶縁層の前記切断面によって前記絶縁部の前記少なくとも1つの端面の一部が形成され、且つ前記複数の電極の端面が露出することを特徴とする請求項2記載の積層チップパッケージの製造方法。 - 前記配線を形成する工程では、複数の前記本体集合体を、前記複数の階層部分の積層方向に並べた後、この複数の本体集合体における各本体予定部に対してそれぞれ前記配線を形成することを特徴とする請求項6記載の積層チップパッケージの製造方法。
- 前記第1の研磨前基礎構造物を作製する工程と前記第2の研磨前基礎構造物を作製する工程では、それぞれ、前記複数の電極の形成と同時に、前記絶縁層の上にアライメントマークを形成し、
前記配線を形成する工程では、前記アライメントマークを利用して、前記複数の階層部分の積層方向に並べる前記複数の本体集合体の位置合わせを行うことを特徴とする請求項7記載の積層チップパッケージの製造方法。 - 前記絶縁層は透明であることを特徴とする請求項8記載の積層チップパッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/216,144 US7767494B2 (en) | 2008-06-30 | 2008-06-30 | Method of manufacturing layered chip package |
US12/216,144 | 2008-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016373A true JP2010016373A (ja) | 2010-01-21 |
JP5451204B2 JP5451204B2 (ja) | 2014-03-26 |
Family
ID=41447956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148253A Expired - Fee Related JP5451204B2 (ja) | 2008-06-30 | 2009-06-23 | 積層チップパッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7767494B2 (ja) |
JP (1) | JP5451204B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186295A (ja) * | 2011-03-04 | 2012-09-27 | Toshiba Corp | 積層型半導体装置の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294367A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7846772B2 (en) * | 2008-06-23 | 2010-12-07 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
US7868442B2 (en) * | 2008-06-30 | 2011-01-11 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
KR20100048610A (ko) * | 2008-10-31 | 2010-05-11 | 삼성전자주식회사 | 반도체 패키지 및 그 형성 방법 |
KR101013562B1 (ko) * | 2009-01-23 | 2011-02-14 | 주식회사 하이닉스반도체 | 큐브 반도체 패키지 |
US7968374B2 (en) * | 2009-02-06 | 2011-06-28 | Headway Technologies, Inc. | Layered chip package with wiring on the side surfaces |
US8012802B2 (en) * | 2010-02-04 | 2011-09-06 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
US7915079B1 (en) * | 2010-02-04 | 2011-03-29 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
US20110221053A1 (en) * | 2010-03-11 | 2011-09-15 | Qualcomm Incorporated | Pre-processing to reduce wafer level warpage |
US8492175B1 (en) * | 2011-11-28 | 2013-07-23 | Applied Micro Circuits Corporation | System and method for aligning surface mount devices on a substrate |
US9349670B2 (en) | 2014-08-04 | 2016-05-24 | Micron Technology, Inc. | Semiconductor die assemblies with heat sink and associated systems and methods |
US9936580B1 (en) | 2015-01-14 | 2018-04-03 | Vlt, Inc. | Method of forming an electrical connection to an electronic module |
US10264664B1 (en) * | 2015-06-04 | 2019-04-16 | Vlt, Inc. | Method of electrically interconnecting circuit assemblies |
KR20180118656A (ko) | 2016-03-01 | 2018-10-31 | 인피니언 테크놀로지스 아게 | 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법 |
US10158357B1 (en) | 2016-04-05 | 2018-12-18 | Vlt, Inc. | Method and apparatus for delivering power to semiconductors |
US11336167B1 (en) | 2016-04-05 | 2022-05-17 | Vicor Corporation | Delivering power to semiconductor loads |
US10903734B1 (en) | 2016-04-05 | 2021-01-26 | Vicor Corporation | Delivering power to semiconductor loads |
US11031341B2 (en) * | 2017-03-29 | 2021-06-08 | Intel Corporation | Side mounted interconnect bridges |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09106968A (ja) * | 1995-07-26 | 1997-04-22 | Internatl Business Mach Corp <Ibm> | 集積回路チップのエッジを正確に画定する方法 |
JPH10270638A (ja) * | 1997-03-24 | 1998-10-09 | Lg Semicon Co Ltd | 積層型半導体チップと積層型半導体チップパッケージ及びその製造方法 |
JP2001015683A (ja) * | 1999-04-02 | 2001-01-19 | Interuniv Micro Electronica Centrum Vzw | 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法 |
JP2002076167A (ja) * | 2000-08-29 | 2002-03-15 | Sony Corp | 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法 |
JP2006100656A (ja) * | 2004-09-30 | 2006-04-13 | Nikon Corp | ウェハ積層時の重ね合わせ方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355976B1 (en) * | 1992-05-14 | 2002-03-12 | Reveo, Inc | Three-dimensional packaging technology for multi-layered integrated circuits |
WO1995025341A1 (en) * | 1994-03-15 | 1995-09-21 | Irvine Sensors Corporation | 3d stack of ic chips having leads reached by vias through passivation covering access plane |
MY114888A (en) * | 1994-08-22 | 2003-02-28 | Ibm | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips |
US5648684A (en) * | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
US5952725A (en) * | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
US5953588A (en) | 1996-12-21 | 1999-09-14 | Irvine Sensors Corporation | Stackable layers containing encapsulated IC chips |
JP4361670B2 (ja) * | 2000-08-02 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 |
US20020096760A1 (en) * | 2001-01-24 | 2002-07-25 | Gregory Simelgor | Side access layer for semiconductor chip or stack thereof |
US6734370B2 (en) | 2001-09-07 | 2004-05-11 | Irvine Sensors Corporation | Multilayer modules with flexible substrates |
US6611052B2 (en) * | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
US7402897B2 (en) * | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
AU2003263417A1 (en) * | 2002-09-17 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Camera device, method of manufacturing a camera device, wafer scale package |
US6936913B2 (en) * | 2002-12-11 | 2005-08-30 | Northrop Grumman Corporation | High performance vias for vertical IC packaging |
JP4205613B2 (ja) * | 2004-03-01 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置 |
US20090115042A1 (en) * | 2004-06-04 | 2009-05-07 | Zycube Co., Ltd. | Semiconductor device having three-dimensional stacked structure and method of fabricating the same |
US7491288B2 (en) * | 2004-06-07 | 2009-02-17 | Fujitsu Limited | Method of cutting laminate with laser and laminate |
KR100753528B1 (ko) * | 2006-01-04 | 2007-08-30 | 삼성전자주식회사 | 웨이퍼 레벨 패키지 및 이의 제조 방법 |
US8581380B2 (en) * | 2006-07-10 | 2013-11-12 | Stats Chippac Ltd. | Integrated circuit packaging system with ultra-thin die |
US8513789B2 (en) * | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7883938B2 (en) * | 2007-05-22 | 2011-02-08 | United Test And Assembly Center Ltd. | Stacked die semiconductor package and method of assembly |
US8367471B2 (en) * | 2007-06-15 | 2013-02-05 | Micron Technology, Inc. | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices |
US8093102B2 (en) * | 2007-06-28 | 2012-01-10 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a plurality of singulated die |
-
2008
- 2008-06-30 US US12/216,144 patent/US7767494B2/en not_active Expired - Fee Related
-
2009
- 2009-06-23 JP JP2009148253A patent/JP5451204B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09106968A (ja) * | 1995-07-26 | 1997-04-22 | Internatl Business Mach Corp <Ibm> | 集積回路チップのエッジを正確に画定する方法 |
JPH10270638A (ja) * | 1997-03-24 | 1998-10-09 | Lg Semicon Co Ltd | 積層型半導体チップと積層型半導体チップパッケージ及びその製造方法 |
JP2001015683A (ja) * | 1999-04-02 | 2001-01-19 | Interuniv Micro Electronica Centrum Vzw | 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法 |
JP2002076167A (ja) * | 2000-08-29 | 2002-03-15 | Sony Corp | 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法 |
JP2006100656A (ja) * | 2004-09-30 | 2006-04-13 | Nikon Corp | ウェハ積層時の重ね合わせ方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186295A (ja) * | 2011-03-04 | 2012-09-27 | Toshiba Corp | 積層型半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5451204B2 (ja) | 2014-03-26 |
US7767494B2 (en) | 2010-08-03 |
US20090325345A1 (en) | 2009-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5576962B2 (ja) | 積層チップパッケージの製造方法 | |
JP5451204B2 (ja) | 積層チップパッケージの製造方法 | |
JP5461077B2 (ja) | 積層チップパッケージ | |
JP5432604B2 (ja) | 積層チップパッケージの製造方法 | |
JP5535560B2 (ja) | メモリデバイスを実現する積層チップパッケージ | |
JP5102339B2 (ja) | 積層チップパッケージの製造方法 | |
JP5491802B2 (ja) | ヒートシンクを備えた積層チップパッケージ | |
JP5275941B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP5550872B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP5154667B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP5004311B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP4927195B2 (ja) | 複合型積層チップパッケージおよびその製造方法 | |
JP4927194B2 (ja) | 積層チップパッケージの製造方法 | |
JP5228068B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP4948635B2 (ja) | 積層チップパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5451204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |