JP2010010656A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010010656A
JP2010010656A JP2009049552A JP2009049552A JP2010010656A JP 2010010656 A JP2010010656 A JP 2010010656A JP 2009049552 A JP2009049552 A JP 2009049552A JP 2009049552 A JP2009049552 A JP 2009049552A JP 2010010656 A JP2010010656 A JP 2010010656A
Authority
JP
Japan
Prior art keywords
insulating film
wiring layer
copper wiring
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009049552A
Other languages
English (en)
Inventor
Daisuke Kodama
大介 児玉
Katsuichi Fukui
勝一 福井
Hiroshi Miyazaki
博史 宮崎
Tatsuki Murata
龍紀 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2009049552A priority Critical patent/JP2010010656A/ja
Priority to US12/472,100 priority patent/US20090289367A1/en
Publication of JP2010010656A publication Critical patent/JP2010010656A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】配線抵抗を低く維持したままエレクトロマイグレーションの信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】銅配線層ＣＬ１は層間絶縁膜ＩＩ２の表面の配線溝ＩＴ１内に形成されている。拡散防止絶縁膜ＤＰは、銅配線層ＣＬ１上を覆うように形成されており、かつＳｉＣおよびＳｉＣＮの少なくともいずれかよりなっている。絶縁膜ＳＩは、拡散防止絶縁膜ＤＰを介して銅配線層ＣＬ１上に形成されており、かつＳｉＮよりなっている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、銅（Ｃｕ）を含む配線を有する半導体装置およびその製造方法に関するものである。
半導体装置において、高性能、高機能化に伴い、配線遅延の問題が顕在化している。銅を用いた配線では、エレクトロマイグレーション（ＥＭ：Electoromigration）、ストレスマイグレーション（ＳＭ：Stress migrationまたはＳＩＶ：Stress-induced voiding）、時間依存性絶縁破壊（ＴＤＤＢ：Time-dependent dielectricbreakdown）の３つの信頼性の問題がある。このうち、エレクトロマイグレーション耐性は回路設計時における許容電流値に関係するため、高性能化と共に微細化される毎に改善が求められる重要課題になっている。
次世代デバイスに対する有力技術として、たとえば、ダマシン銅配線の上面を覆うキャップメタル技術（非特許文献１参照）、銅に他元素を添加して合金化する技術（非特許文献２参照）などが知られている。これらの方法は配線におけるエレクトロマイグレーションおよびビアにおけるエレクトロマイグレーションの両方に効果がある。
C.-K. Hu et al., "Reduced electromigration of Cu wires by surface coating", APPLIED PHYSICS LETTERS, 2 SEPTEMBER 2002, VOL.81, NO.10, pp.1782-1784 K. L. Lee et al., "In situ scanning electron microscope comparison studies on electromigration of Cu and Cu(Sn) alloys for advanced chip interconnects", J. Appl. Phys. 78(7), 1 October 1995, pp.4428-4437
しかし、前者のキャップメタル技術では配線体積に抵抗の高い部分の割合が増えるため、また後者の合金化技術では添加元素の電子散乱のため、抵抗が上がってしまうという難点がある。このように、エレクトロマイグレーション信頼性は高性能、高集積化によって厳しくなるため、改善技術の開発が急務とされている。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、配線抵抗を低く維持したままエレクトロマイグレーションの信頼性を向上できる半導体装置およびその製造方法を提供することである。
本実施の形態の半導体装置は、層間絶縁膜と、銅を含む配線層と、拡散防止絶縁膜と、絶縁膜とを備えている。銅を含む配線層は層間絶縁膜内に形成されている。拡散防止絶縁膜は、銅を含む配線層上を覆うように形成されており、かつ炭化シリコン（ＳｉＣ）および炭窒化シリコン（ＳｉＣＮ）の少なくともいずれかよりなっている。絶縁膜は、拡散防止絶縁膜を介して銅を含む配線層上に形成されており、かつ窒化シリコン（ＳｉＮ）よりなっている。
本実施の形態の半導体装置によれば、絶縁膜としてのＳｉＮは、その材料固有の弾性率（ヤング率）が高いため、配線層が加熱された際に配線層が体積膨張するのを抑える働きをなす。これにより、配線層の膨張しようとする力が配線層内部に内在し、配線層内部が圧縮応力となる。ここで、配線層の内部応力が引張側の臨界応力になると配線層はボイドを生じやすくなる。しかし、本実施の形態では配線層内部が圧縮応力となることで、配線層の内部応力が引張側の臨界応力になりにくくなる。これにより、配線層の内部にボイドが発生することを抑制することができ、エレクトロマイグレーションの信頼性を向上することができる。
本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１０工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１１工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１２工程を示す概略断面図である。 絶縁膜ＳＩの内部応力とエレクトロマイグレーションによる寿命との関係を検討するためのテスト用サンプルの構造を示すが概略断面図である。 絶縁膜ＳＩの歪みとエレクトロマイグレーションによる寿命との関係を示す図である。 本発明の実施の形態３における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態３における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第５工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第６工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第７工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第８工程を示す概略断面図である。 本発明の実施の形態３における半導体装置の製造方法の第９工程を示す概略断面図である。 比較例の構成を示す概略断面図であって、図１６に示す構成からＳｉＮよりなる絶縁層を省略した構成を概略的に示す断面図である。 銅配線層上の層間絶縁膜の厚みとエレクトロマイグレーションによる寿命との関係を示す図である。 本発明の実施の形態４における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態４における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態４における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態４における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態４における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態４における半導体装置の製造方法の第５工程を示す概略断面図である。 本発明の実施の形態４における半導体装置の製造方法の第６工程を示す概略断面図である。 本発明の実施の形態４における半導体装置の製造方法の第７工程を示す概略断面図である。 比較例の構成を示す概略断面図であって、図２８に示す構成からＳｉＮよりなる絶縁層を省略した構成を概略的に示す断面図である。 パッド部と配線部とを含むパッド用導電層を説明するための概略平面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。図１を参照して、本実施の形態の半導体装置は、銅配線層が多層に積層された構成を有している。この多層銅配線は、半導体基板ＳＵＢの主表面に形成されたＭＯＳ（Metal Oxide Semiconductor）トランジスタＴＲなどからなる素子同士を電気的に接続するなどのために形成されている。
ＭＯＳトランジスタＴＲは、１対のソース／ドレイン領域ＳＤと、ゲート絶縁膜ＧＩと、ゲート電極層ＧＥとを有している。１対のソース／ドレイン領域ＳＤは、半導体基板ＳＵＢの主表面に互いに距離を開けて形成されている。ゲート電極層ＧＥは、１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの領域上にゲート絶縁膜ＧＩを介して形成されている。このＭＯＳトランジスタＴＲを覆うように半導体基板ＳＵＢの主表面に層間絶縁膜ＩＩ１が形成されており、この層間絶縁膜ＩＩ１上に多層銅配線を構成する銅配線層が形成されている。
銅配線層は、説明を簡略化するため２層のみ図示されているが、３層以上であってもよい。以下、銅配線構造について説明する。
層間絶縁膜ＩＩ１上に直接、または他の層間絶縁膜を介して層間絶縁膜ＩＩ２が形成されている。この層間絶縁膜ＩＩ２は層間絶縁膜ＩＩ１と同一の絶縁膜であってもよい。層間絶縁膜ＩＩ２の表面には配線溝ＩＴ１が形成されている。層間絶縁膜ＩＩ２には、配線溝ＩＴ１の底部から下層の配線層に達するビアホールが形成されていてもよい。
配線溝ＩＴ１の壁面に沿って、バリアメタル層ＢＭ１が形成されている。この配線溝ＩＴ１を埋め込むように銅配線層ＣＬ１が形成されている。銅配線層ＣＬ１は、銅を含む材質よりなっており、たとえば銅（Ｃｕ）、銅・アルミニウム（ＣｕＡｌ）などよりなっている。なお、以下においてこれと同様の材質よりなる層を「銅配線層」という。
銅配線層ＣＬ１上を覆うように拡散防止絶縁膜ＤＰが形成されている。この拡散防止絶縁膜ＤＰは、ＳｉＣおよびＳｉＣＮの少なくともいずれかよりなっている。この拡散防止絶縁膜ＤＰを介して銅配線層ＣＬ１上に絶縁膜ＳＩが形成されている。この絶縁膜ＳＩはＳｉＮよりなっている。
絶縁膜ＳＩは拡散防止絶縁膜ＤＰよりも高い弾性率を有している。この絶縁膜ＳＩはＳｉＮよりなっているため、その弾性率は１５０ＧＰａ以上２５０ＧＰａ以下である。また拡散防止絶縁膜ＤＰがＳｉＣよりなる場合、拡散防止絶縁膜ＤＰの弾性率は６０ＧＰａ〜６５ＧＰａ程度であり、拡散防止絶縁膜ＤＰがＳｉＣＮよりなる場合、拡散防止絶縁膜ＤＰの弾性率は１３０ＧＰａ〜１３５ＧＰａ程度である。
絶縁膜ＳＩ上には層間絶縁膜ＩＩ３が形成されている。この層間絶縁膜ＩＩ３の表面には配線溝ＩＴ２が形成されている。また、層間絶縁膜ＩＩ３には、配線溝ＩＴ２の底部から絶縁膜ＳＩおよび拡散防止絶縁膜ＤＰを貫通して下層の銅配線層ＣＬ１に達するビアホールＶＨが形成されている。
配線溝ＩＴ２およびビアホールＶＨの壁面に沿って、バリアメタル層ＢＭ２が形成されている。配線溝ＩＴ２およびビアホールＶＨを埋め込むように銅配線層ＣＬ２が形成されている。この銅配線層ＣＬ２は、銅を含む材質よりなっており、たとえば銅、銅・アルミニウムなどよりなっている。銅配線層ＣＬ２の配線溝ＩＴ２内に形成された部分が配線部分であり、ビアホールＶＨ内に形成された部分がコンタクト部である。
次に、本実施の形態の半導体装置の製造方法について説明する。
なお、本実施の形態においては、一般的な“ビア・ファーストプロセス”(接続孔のパターニングを先に行うプロセス)にて配線を形成する方法について説明する。また説明の簡略化のため、多層銅配線部分の製造方法に関してのみ説明する。
図２〜図１３は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。図２を参照して、たとえばシリコンよりなる半導体基板上に、低誘電率絶縁膜よりなる層間絶縁膜ＩＩ２が形成される。通常の写真製版技術およびエッチング技術により、層間絶縁膜ＩＩ２の表面に配線溝ＩＴ１が形成される。
層間絶縁膜ＩＩ２の表面および配線溝ＩＴ１の壁面に沿ってバリアメタル層ＢＭ１が形成される。配線溝ＩＴ１を埋め込むように層間絶縁膜ＩＩ２上に銅を含む材質よりなる導電層ＣＬ１が形成される。この後、たとえばＣＭＰ（Chemical Mechanical Polishing）法により導電層ＣＬ１などに研磨が施される。これにより層間絶縁膜ＩＩ２の表面が露出するとともに、配線溝ＩＴ１内にバリアメタル層ＢＭ１と導電層ＣＬ１が残存される。これにより配線溝ＩＴ１内を埋め込むように、導電層ＣＬ１よりなる銅配線層ＣＬ１がたとえば２５０ｎｍの厚みで形成される。
図３を参照して、層間絶縁膜ＩＩ２および銅配線層ＣＬ１上に、キャップ絶縁膜として拡散防止絶縁膜ＤＰがたとえばＣＶＤ法にて形成される。この拡散防止絶縁膜ＤＰは、後述するビアホール形成時のエッチングストッパの役割と銅の拡散防止の役割とを持っている。拡散防止絶縁膜ＤＰの形成のプロセス条件として、たとえばチャンバ圧力は１００Ｐａ〜１０００Ｐａ、ＲＦ（Radio Frequency）は２００Ｗ〜８００Ｗ、ガス流量は１００ｓｃｃｍ〜５００ｓｃｃｍ、成膜温度は３００℃〜４５０℃とされる。
図４を参照して、拡散防止絶縁膜ＤＰ上に、ＳｉＮよりなる絶縁膜ＳＩがたとえばＣＶＤ法により形成される。プロセス条件として、たとえばチャンバ圧力は１００Ｐａ〜１０００Ｐａ、ＲＦは１０Ｗ〜２００Ｗ、電極間隔は５ｍｍ〜１５ｍｍ、ガス流量はシラン(ＳｉＨ4)：１０ｓｃｃｍ〜５００ｓｃｃｍ、ＮＨ3：１０ｓｃｃｍ〜５００ｓｃｃｍ、Ｎ2：１０ｓｃｃｍ〜５００００ｓｃｃｍ、成膜温度は２００℃〜４５０℃とされる。
絶縁膜ＳＩは、弾性率が１５０ＧＰａ〜２５０ＧＰａとなるように、かつ成膜後の内部応力が−３．５ＧＰａ以上−１ＧＰａ以下（つまり１ＧＰａ以上３．５ＧＰａ以下の圧縮応力）となるように成膜されることが好ましい。
図５を参照して、絶縁膜ＳＩ上に層間絶縁膜ＩＩ３が形成される。
図６を参照して、層間絶縁膜ＩＩ３上にフォトレジストＰＲ１が塗布される。このフォトレジストＰＲ１は、通常の写真製版技術によりパターニングされる。このパターニングされたレジストパターンＰＲ１をマスクとして、層間絶縁膜ＩＩ３および絶縁膜ＳＩに異方性のエッチングが施される。この後、フォトレジストＰＲ１がたとえばアッシングなどにより除去される。
図７を参照して、上記のエッチングの際には拡散防止絶縁膜ＤＰがエッチングストッパとして機能する。これにより、層間絶縁膜ＩＩ３および絶縁膜ＳＩを貫通して拡散防止絶縁膜ＤＰに達する孔ＶＨが形成される。
図８を参照して、孔ＶＨにレジストプラグＰＲ２が埋め込まれる。
図９を参照して、通常の写真製版技術およびエッチング技術により、層間絶縁膜ＩＩ３の表面に、配線溝ＩＴ２が形成される。レジストプラグＰＲ２は、この配線溝形成のためのエッチングから孔ＶＨの底部を保護する役割をなす。
図１０を参照して、孔ＶＨ内のレジストプラグＰＲ２が除去され、かつ孔ＶＨの底部において露出する拡散防止絶縁膜ＤＰが除去されて、銅配線層ＣＬ１の一部表面が露出する。これにより、配線溝ＩＴ２の底部から銅配線層ＣＬ１に達するビアホールＶＨが形成される。
図１１を参照して、層間絶縁膜ＩＩ３の表面、配線溝ＩＴ２の壁面およびビアホールＶＨの壁面に沿うように、バリアメタル層ＢＭ２がたとえばスパッタ法により形成される。このバリアメタル層ＢＭ２上に、銅のシード層ＣＬＳがたとえばスパッタ法により形成される。この後、シード層ＣＬＳ上に、たとえばメッキ法により銅膜が形成される。
図１２を参照して、上記のメッキ法により、配線溝ＩＴ２およびビアホールＶＨ内を埋め込むように層間絶縁膜ＩＩ３上に、銅よりなる導電層ＣＬ２が形成される。この後、たとえばＣＭＰ法により導電層ＣＬ２などに研磨が施される。
図１３を参照して、上記のＣＭＰ法により層間絶縁膜ＩＩ３の表面が露出するとともに、配線溝ＩＴ２およびビアホールＶＨ内にバリアメタル層ＢＭ２と導電層ＣＬ２とが残存される。これにより、配線溝ＩＴ２およびビアホールＶＨ内を埋め込むように、導電層ＣＬ２よりなる銅配線層ＣＬ２がたとえば５００ｎｍの厚みで形成される。
以上の工程により、たとえば２層の多層銅配線が形成される。３層以上の多層銅配線を形成する場合には、上記の工程が繰り返される。
本実施の形態によれば、図１に示す絶縁膜ＳＩとしてのＳｉＮは、弾性率（ヤング率）が１５０ＧＰａ以上２５０ＧＰａ以下と高いため、銅配線層ＣＬ１が加熱された際に銅配線層ＣＬ１が体積膨張するのを抑える働きをなす。これにより、銅配線層ＣＬ１の膨張しようとする力が銅配線層ＣＬ１の内部に内在し、銅配線層ＣＬ１の内部が圧縮応力となる。銅配線層ＣＬ１の内部応力が引張側の臨界応力になると銅配線層ＣＬ１はエレクトロマイグレーションによりボイドを生じやすくなる。しかし、本実施の形態では銅配線層ＣＬ１の内部が圧縮応力となることで、銅配線層ＣＬ１の内部応力が引張側の臨界応力になりにくくなる。よってエレクトロマイグレーションによるボイドの発生を抑制することができる。
つまりエレクトロマイグレーションの評価では銅配線層を３００℃まで昇温すると銅配線層は熱膨張によって応力がほぼゼロの状態になる。この状態で銅配線層に電流ストレスを加えると銅配線層内の空孔が陰極に集められる。銅配線層内の空孔濃度と応力とは熱平衡関係によって縛られているので、空孔濃度が増加すると引張応力も増加する。ここで銅配線層上に弾性率の高い絶縁膜を配置すると、銅配線層内は圧縮応力となる。これにより、エレクトロマイグレーションによるボイド発生の臨界応力は引張側に高くなるとともに、引張応力の増加速度は速くなる。ここで、臨界応力上昇の効果が引張応力の増加速度向上の効果に勝るため、結果として銅配線層内の応力が臨界応力に達するまで時間が長くなり、エレクトロマイグレーション耐性は改善される。
上記のようにＳｉＮよりなる絶縁膜ＳＩによってエレクトロマイグレーションの発生を抑えることができるため、銅配線層ＣＬ１上を覆うキャップメタルを配置する必要はなく、また銅配線層ＣＬ１を構成する銅に他元素を添加して合金化する必要もない。よって、銅配線層ＣＬ１の抵抗を低く維持することができる。
またＳｉＮよりなる絶縁膜ＳＩは上記のように高い弾性率を有しているため、絶縁膜ＳＩが銅配線層ＣＬ１に直接接して形成されている場合には、加熱による銅配線層ＣＬ１の体積膨張が過度に抑制されて銅配線層ＣＬ１にクラックが発生するおそれがある。
本実施の形態では、銅配線層ＣＬ１と絶縁膜ＳＩとの間に拡散防止絶縁膜ＤＰが形成されている。この拡散防止絶縁膜ＤＰは絶縁膜ＳＩより弾性率が低いため、加熱による銅配線層ＣＬ１の体積膨張が過度に抑えられることもなく、銅配線層ＣＬ１へのクラックの発生を抑えることができる。
また本実施の形態によれば、拡散防止絶縁膜ＤＰが、銅配線層ＣＬ１に直接接するように形成されているため、ＳｉＮよりなる絶縁膜ＳＩが銅配線層ＣＬ１上に直接接して形成されている場合よりも、銅配線層ＣＬ１から層間絶縁膜ＩＩ３側への銅の拡散を抑制することができる。また拡散防止絶縁膜ＤＰがＳｉＣおよびＳｉＣＮの少なくともいずれかよりなっている。このＳｉＣおよびＳｉＣＮの各々はＳｉＮより低誘電率であるため層間容量を減少させることができる。またＳｉＣおよびＳｉＣＮの各々では、銅の拡散防止の効果が高く、かつ線間ＴＤＤＢ評価におけるリーク電流も少ない。
（実施の形態２）
本実施の形態においては、図１を参照して、絶縁膜ＳＩが−１ＧＰａ以下の内部応力（つまり１ＧＰａ以上の圧縮応力）を有している。また絶縁膜ＳＩは、−３．５ＧＰａ以上の内部応力（つまり３．５ＧＰａ以下の圧縮応力）を有していることが好ましい。
なおこれ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
本発明者らは、絶縁膜ＳＩの内部応力とエレクトロマイグレーションによる寿命とについて以下の検討を行なった。
まず図１４に示す構造のテスト用サンプルを準備した。このテスト用のサンプルは、２層の銅配線層ＣＬ１１、ＣＬ１２を有しており、上層の銅配線層ＣＬ１２上にＳiＣＮよりなる拡散防止絶縁膜ＤＰとＳｉＮよりなる絶縁膜ＳＩとを積層させた構造を有している。
下層の銅配線層ＣＬ１１は、層間絶縁膜ＩＩ１１に設けられた配線溝ＩＴ１１内にバリアメタル層ＢＭ１１を介して形成されている。この銅配線層ＣＬ１１および層間絶縁膜ＩＩ１１上には、拡散防止絶縁膜ＤＰＡと層間絶縁膜ＩＩ１２とが積層して形成されている。
上層の銅配線層ＣＬ１２は、層間絶縁膜ＩＩ１２に設けられたビアホールＶＨ１２および配線溝ＩＴ１２内にバリアメタル層ＢＭ１２を介して形成されている。この銅配線層ＣＬ１２および層間絶縁膜ＩＩ１２上には、上記の拡散防止絶縁膜ＤＰと絶縁膜ＳＩとが積層して形成されている。
絶縁膜ＳＩ上には、シリコン酸化膜ＩＳ１とシリコン窒化膜ＩＳ２とが積層して形成されている。
このようなテスト構造において、以下の表１のように拡散防止絶縁膜ＤＰの厚みと絶縁膜ＳＩの内部応力とを組み合わせ、かつ図１４の銅配線層ＣＬ１２から銅配線層ＣＬ１１へ電子が移動するように電流ストレスを加えたときのエレクトロマイグレーションによる寿命について調べた。その結果を図１５に示す。
なお、表１において「Ｗ／Ｏ」とは、拡散防止絶縁膜ＤＰまたは絶縁膜ＳＩが形成されていないことを意味している。
Figure 2010010656
図１５において、横軸は歪み（Strain）を示し、縦軸はＭＴＴＦ（Mean Time To Failure：平均故障寿命）を示している。横軸の歪みは、絶縁膜ＳＩの厚みと絶縁膜ＳＩの内部応力との積である。また縦軸のＭＴＴＦは、故障が発生するまでの動作時間の平均である。また歪みとＭＴＴＦとの双方の単位は任意単位（Arbitrary Unit）である。
図１５の結果から、絶縁膜ＳＩの内部応力を−１ＧＰａ以下の−１．４ＧＰａとすることでＭＴＴＦが高くなることがわかった。これは、絶縁膜ＳＩが−１ＧＰａ以下の内部応力となることにより、その下の銅配線層ＣＬ１２の内部応力が引張側から圧縮側へ移行して、引張側のボイド発生の臨界応力になりにくくなったからであると考えられる。
ただし、絶縁膜ＳＩと銅配線層ＣＬ１２との距離が遠くなると、絶縁膜ＳＩが銅配線層ＣＬ１２に与える応力効果が小さくなる。このため、絶縁膜ＳＩと銅配線層ＣＬ１２との距離はなるべく近いことが好ましく、たとえば３０ｎｍ以下であることが好ましい。
以上より本実施の形態によれば、絶縁膜ＳＩの内部応力が−１ＧＰａ以下（つまり圧縮応力が１ＧＰａ以上）であるため、さらにエレクトロマイグレーションの寿命を向上させることができる。
上記の実施の形態１および２においては、多層銅配線の場合、任意の銅配線層上に、拡散防止絶縁膜ＤＰと絶縁膜ＳＩとの積層構造が形成されればよい。つまり多層銅配線のうちいずれか１層の銅配線層上にのみ拡散防止絶縁膜ＤＰと絶縁膜ＳＩとの積層構造が適用されてもよく、またすべての銅配線層上に拡散防止絶縁膜ＤＰと絶縁膜ＳＩとの積層構造が適用されてもよく、またいくつかの銅配線層上に拡散防止絶縁膜ＤＰと絶縁膜ＳＩとの積層構造が適用されてもよい。
また拡散防止絶縁膜ＤＰと絶縁膜ＳＩとの積層構造は、ＳＧ（セミグローバル）レイヤおよびグローバルレイヤのいずれに適用されてもよく、いずれに適用された場合でもエレクトロマイグレーション改善の効果が期待できる。
（実施の形態３）
ワイヤーボンディングのパッド用導電層に接続される最上層の銅配線層（つまりグローバルレイヤ）に上記の拡散防止絶縁膜とＳｉＮよりなる絶縁膜との積層構造が適用された構成を、実施の形態３および４として以下に説明する。
図１６は、本発明の実施の形態３における半導体装置の構成を概略的に示す断面図である。図１６を参照して、本実施の形態の半導体装置は、半導体基板に形成されたＭＯＳトランジスタＴＲなどからなる素子と、その素子上に形成された多層銅配線ＣＬ１〜ＣＬ３と、さらにその上に形成されたパッド用導電層ＰＣＬとを主に有している。
多層銅配線ＣＬ１〜ＣＬ３の最上層の銅配線層ＣＬ３は、層間絶縁膜ＩＩ４に形成された配線溝ＩＴ３内を埋め込むように形成されている。この銅配線層ＣＬ３と層間絶縁膜ＩＩ４との間には、配線溝ＩＴ３の壁面に沿ってバリアメタル層ＢＭ３が形成されている。
最上層の銅配線層ＣＬ３上を覆うように拡散防止絶縁膜ＤＰ３とＳｉＮよりなる絶縁膜ＳＩ３との積層構造が形成されている。拡散防止絶縁膜ＤＰ３は、ＳｉＣおよびＳｉＣＮの少なくともいずれかよりなっている。この拡散防止絶縁膜ＤＰ３を介して銅配線層ＣＬ３上に絶縁膜ＳＩ３が形成されている。この絶縁膜ＳＩ３はＳｉＮよりなっている。
絶縁膜ＳＩ３は拡散防止絶縁膜ＤＰ３よりも高い弾性率を有している。この絶縁膜ＳＩ３はＳｉＮよりなっているため、その弾性率は１５０ＧＰａ以上２５０ＧＰａ以下である。また拡散防止絶縁膜ＤＰ３がＳｉＣよりなる場合、拡散防止絶縁膜ＤＰ３の弾性率は６０ＧＰａ〜６５ＧＰａ程度であり、拡散防止絶縁膜ＤＰ３がＳｉＣＮよりなる場合、拡散防止絶縁膜ＤＰ３の弾性率は１３０ＧＰａ〜１３５ＧＰａ程度である。
絶縁膜ＳＩ３上には層間絶縁膜ＩＩ５が形成されている。この層間絶縁膜ＩＩ５と絶縁膜ＳＩ３と拡散防止絶縁膜ＤＰ３とには、これらの膜ＩＩ５、ＳＩ３、ＤＰ３を貫通して銅配線層ＣＬ３に達するビアホールＶＨが形成されている。
このビアホールＶＨを通じて銅配線層ＣＬ３と電気的に接続するように層間絶縁膜ＩＩ５上にはパッド用導電層ＰＣＬが形成されている。このパッド用導電層ＰＣＬは、たとえばアルミニウム（Ａｌ）よりなっている。このパッド用導電層ＰＣＬは、ビアホールＶＨ内に形成されており、これにより銅配線層ＣＬ３と直接接続されている。
パッド用導電層ＰＣＬ上には、パッシベーション膜ＰＶが形成されている。このパッシベーション膜ＰＶは開口ＰＤＯを有しており、この開口ＰＤＯからパッド用導電層ＰＣＬのパッド部分の表面が露出している。
なお、本実施の形態のこれ以外の構成は図１に示す実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。また図１６に示す本実施の形態の構成において銅配線層ＣＬ２上を覆うように形成された拡散防止絶縁膜ＤＰ２および絶縁膜ＳＩ２のそれぞれは上述した拡散防止絶縁膜ＤＰ３および絶縁膜ＳＩ３とほぼ同じ構成を有するため、その説明も省略する。
次に、本実施の形態の半導体装置の製造方法について説明する。
図１７〜図２５は、本発明の実施の形態３における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法においては、まず図２〜図１３に示す工程が繰り返される。これにより図１７に示すように、多層（たとえば３層）の銅配線層ＣＬ１、ＣＬ２、ＣＬ３が形成される。
図１８を参照して、最上層の銅配線層ＣＬ３がＣＭＰ法により研磨されて形成された後、層間絶縁膜ＩＩ４および銅配線層ＣＬ３上に、たとえばＣＶＤ法にてＳｉＣよりなる拡散防止絶縁膜ＤＰ３がキャップ絶縁膜として形成される。この拡散防止絶縁膜ＤＰ３は、後述するビアホール形成時のエッチングストッパの役割と銅の拡散防止の役割とを持っている。拡散防止絶縁膜ＤＰ３の形成のプロセス条件として、たとえばチャンバ圧力は１００Ｐａ〜１０００Ｐａ、ＲＦは２００Ｗ〜８００Ｗ、ガス流量は１００ｓｃｃｍ〜５００ｓｃｃｍ、成膜温度は３００℃〜４５０℃とされる。
図１９を参照して、拡散防止絶縁膜ＤＰ３上に、ＳｉＮよりなる絶縁膜ＳＩ３がたとえばＣＶＤ法により形成される。プロセス条件として、たとえばチャンバ圧力は１００Ｐａ〜１０００Ｐａ、ＲＦは１０Ｗ〜２００Ｗ、電極間隔は５ｍｍ〜１５ｍｍ、ガス流量はシラン(ＳｉＨ4)：１０ｓｃｃｍ〜５００ｓｃｃｍ、ＮＨ3：１０ｓｃｃｍ〜５００ｓｃｃｍ、Ｎ2：１０ｓｃｃｍ〜５００００ｓｃｃｍ、成膜温度は２００℃〜４５０℃とされる。
絶縁膜ＳＩ３は、弾性率が１５０ＧＰａ〜２５０ＧＰａとなるように、かつ成膜後の内部応力が−３．５ＧＰａ以上−１ＧＰａ以下（つまり１ＧＰａ以上３．５ＧＰａ以下の圧縮応力）となるように成膜されることが好ましい。
図２０を参照して、絶縁膜ＳＩ３上に層間絶縁膜ＩＩ５がたとえば３００ｎｍ以下の厚みで形成される。
図２１を参照して、層間絶縁膜ＩＩ５上にフォトレジストＰＲ１１が塗布される。このフォトレジストＰＲ１１は、通常の写真製版技術によりパターニングされる。このパターニングされたレジストパターンＰＲ１１をマスクとして、層間絶縁膜ＩＩ５、絶縁膜ＳＩ３および拡散防止絶縁膜ＤＰ３に異方性のエッチングが施される。フォトレジストＰＲ１１はたとえばアッシングなどにより除去される。
図２２を参照して、上記のエッチングにより、層間絶縁膜ＩＩ５、絶縁膜ＳＩ３および拡散防止絶縁膜ＤＰ３を貫通して銅配線層ＣＬ３に達するビアホールＶＨが形成される。
図２３を参照して、ビアホールＶＨを通じて銅配線層ＣＬ３と直接接するように層間絶縁膜ＩＩ５上には、たとえばＡｌよりなる導電層ＰＣＬがスパッタ法により形成される。この導電層ＰＣＬ上にフォトレジストＰＲ１２が塗布される。このフォトレジストＰＲ１２は、通常の写真製版技術によりパターニングされる。このパターニングされたレジストパターンＰＲ１２をマスクとして導電層ＰＣＬに異方性のエッチングが施される。この後、フォトレジストＰＲ１２がたとえばアッシングなどにより除去される。
図２４を参照して、上記のエッチングにより、導電層ＰＣＬがパターニングされてパッド用導電層ＰＣＬが形成される。
図２５を参照して、パッド用導電層ＰＣＬ上を覆うようにパッシベーションと呼ばれる吸湿保護膜ＰＶがたとえばＣＶＤ法により形成される。このパッシベーション膜ＰＶが、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより図１６に示すようにパッシベーション膜ＰＶに開口ＰＤＯが形成されて、パッド用導電層ＰＣＬのパッド部の表面が開口ＰＤＯから露出する。
以上の工程により本実施の形態の半導体装置が製造される。
次に、本実施の形態の作用効果について比較例と対比しつつ説明する。
図２６は、比較例の構成を示す概略断面図である。図２６を参照して、比較例の構成は、図１６に示す本実施の形態の構成からＳｉＮよりなる絶縁膜ＳＩ３を省略した構成である。これ以外の図２６に示す比較例の構成は図１６に示す構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
図２６を参照して、近年の素子の微細化および高集積化により１つの半導体チップ内に作り込まれる素子（たとえばＭＯＳトランジスタＴＲ）の数が増大している。この素子数の増大により１つの半導体チップに与えられる電流の総量が大きくなるため、最上層の銅配線層ＣＬ３における電流密度が高くなる。これにより、最上層の銅配線層ＣＬ３におけるエレクトロマイグレーションが生じやすくなるおそれがある。
上記のエレクトロマイグレーションの発生を抑えるためには、銅配線層ＣＬ３上の層間絶縁膜ＩＩ５の膜厚を厚くすることが効果的であることを本発明者らは見出した。
図２７は、本発明者らの知見によるものであり、銅配線層上の層間絶縁膜の厚み（SiO Thickness）とエレクトロマイグレーションによる寿命（ＭＴＴＦ）との関係を示す図である。この図２７に示す結果は、図１４に示すテスト構造から絶縁膜ＳＩを省略した構造において銅配線層ＣＬ１２から銅配線層ＣＬ１１へ電子が移動するように電流ストレス（電流値０．６ｍＡ）を加えたときのエレクトロマイグレーションによる寿命が、層間絶縁膜ＩＳ１の厚みの変化によりどのように変化するかについて調べたものである。
図２７の結果から明らかなように、層間絶縁膜（ＳｉＯ）ＩＳ１の厚みが厚いほどＭＴＴＦが長くなることがわかる。これは、層間絶縁膜ＩＳ１の膜厚が厚くなることで層間絶縁膜ＩＳ１の弾性率が大きくなったことに起因しているものと考えられる。
上記の本発明者らの知見に基づけば、図２６の構成において層間絶縁膜ＩＩ５の膜厚を厚くすれば、エレクトロマイグレーションの発生を抑えることができる。しかしながら層間絶縁膜ＩＩ５の膜厚を厚くすると、ビアホールＶＨのアスペクト比（深さ／孔径）が大きくなり、パッド用導電層ＰＣＬのビアホールＶＨ内におけるステップカバレッジ（Step Coverage）が悪化する。これにより、ビアホールＶＨ内でパッド用導電層ＰＣＬの断線が発生し、または抵抗が高くなって、配線の信頼性が低下するという問題がある。
これに対して本実施の形態によれば、図１６に示すように拡散防止絶縁膜ＤＰ３上にＳｉＮよりなる絶縁膜ＳＩ３が設けられている。この絶縁膜ＳＩ３としてのＳｉＮは、弾性率（ヤング率）が１５０ＧＰａ以上２５０ＧＰａ以下と高いため、銅配線層ＣＬ３が加熱された際に銅配線層ＣＬ３が体積膨張するのを抑える働きをなす。これにより、銅配線層ＣＬ３の膨張しようとする力が銅配線層ＣＬ３の内部に内在し、銅配線層ＣＬ３の内部が圧縮応力となる。銅配線層ＣＬ３の内部応力が引張側の臨界応力になると銅配線層ＣＬ３はエレクトロマイグレーションによりボイドを生じやすくなる。しかし、本実施の形態では銅配線層ＣＬ３の内部が圧縮応力となることで、銅配線層ＣＬ３の内部応力が引張側の臨界応力になりにくくなる。よってエレクトロマイグレーションによるボイドの発生を抑制することができる。
このように本実施の形態では、拡散防止絶縁膜ＤＰ３上に絶縁膜ＳＩ３を設けたことにより、銅配線層ＣＬ３におけるエレクトロマイグレーションの発生を抑えることができるため、層間絶縁膜ＩＩ５の膜厚を厚くする必要はない。これによりビアホールＶＨのアスペクト比も小さくすることができるため、ビアホールＶＨ内におけるパッド用導電層ＰＣＬの断線の発生や抵抗の増大を抑えることができ、配線の信頼性を高めることができる。
また本実施の形態においてはパッド用導電層ＰＣＬが銅配線層ＣＬ３に直接接続されているため、パッド用導電層ＰＣＬと銅配線層ＣＬ３との間にプラグ用導電層などを設ける必要がない。このため、プラグ用導電層などを形成する必要がなく製造プロセスが簡略化できるとともに、構成自体も簡略化することができる。
（実施の形態４）
実施の形態３においては、パッド用導電層ＰＣＬが最上層の銅配線層ＣＬ３に直接接する構成について説明したが、パッド用導電層ＰＣＬは最上層の銅配線層ＣＬ３と電気的に接続されていればよく、プラグ用導電層を介して間接的に最上層の銅配線層ＣＬ３に接続されていてもよい。以下、パッド用導電層ＰＣＬがプラグ用導電層を介して間接的に最上層の銅配線層ＣＬ３に接続された構成を実施の形態４として説明する。
図２８は、本発明の実施の形態４における半導体装置の構成を概略的に示す断面図である。図２８を参照して、本実施の形態の半導体装置の構成は、図１６に示す実施の形態３の構成と比較して、パッド用導電層ＰＣＬがプラグ用導電層ＰＬＧを介して間接的に最上層の銅配線層ＣＬ３に接続されている点において異なっている。
層間絶縁膜ＩＩ５と絶縁膜ＳＩ３と拡散防止絶縁膜ＤＰ３とには、これらの膜ＩＩ５、ＳＩ３、ＤＰ３を貫通して銅配線層ＣＬ３に達するビアホールＶＨが形成されている。
このビアホールＶＨ内を埋め込むようにプラグ用導電層ＰＬＧが形成されている。このプラグ用導電層ＰＬＧは、たとえばタングステン（Ｗ）よりなっている。このプラグ用導電層ＰＬＧを介在して最上層の銅配線層ＣＬ３と電気的に接続するように層間絶縁膜ＩＩ５上にパッド用導電層ＰＣＬが形成されている。
なお、本実施の形態のこれ以外の構成は図１６に示す実施の形態３の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
次に、本実施の形態の半導体装置の製造方法について説明する。
図２９〜図３５は、本発明の実施の形態４における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、まず図１７〜図１９に示す実施の形態３の工程を経る。この後、図２９を参照して、絶縁膜ＳＩ３上に層間絶縁膜ＩＩ５がたとえば８５０ｎｍ以下の厚みで形成される。
図３０を参照して、層間絶縁膜ＩＩ５上にフォトレジストＰＲ１３が塗布される。このフォトレジストＰＲ１３は、通常の写真製版技術によりパターニングされる。このパターニングされたレジストパターンＰＲ１３をマスクとして、層間絶縁膜ＩＩ５、絶縁膜ＳＩ３および拡散防止絶縁膜ＤＰ３に異方性のエッチングが施される。この後、フォトレジストＰＲ１３がたとえばアッシングなどにより除去される。
図３１を参照して、上記のエッチングにより、層間絶縁膜ＩＩ５、絶縁膜ＳＩ３および拡散防止絶縁膜ＤＰ３を貫通して銅配線層ＣＬ３に達するビアホールＶＨが形成される。
図３２を参照して、ビアホールＶＨ内を埋め込み、かつ層間絶縁膜ＩＩ５上を覆うように、たとえばＷよりなる導電層ＰＬＧがスパッタ法により形成される。この導電層ＰＬＧがＣＭＰ法により研磨除去される。
図３３を参照して、上記のＣＭＰ法により、層間絶縁膜ＩＩ５の表面が露出するまで導電層ＰＬＧが研磨除去される。これにより、導電層ＰＬＧはビアホールＶＨ内にのみ残存されてプラグ用導電層ＰＬＧとなる。
図３４を参照して、プラグ用導電層ＰＬＧの上面と接するように層間絶縁膜ＩＩ５上には、たとえばＡｌよりなる導電層ＰＣＬがスパッタ法により形成される。
図３５を参照して、導電層ＰＣＬが、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより、プラグ用導電層ＰＬＧの上面と接するパッド用導電層ＰＣＬが導電層ＰＣＬから形成される。
この後、パッド用導電層ＰＣＬ上を覆うようにパッシベーションと呼ばれる吸湿保護膜ＰＶがたとえばＣＶＤ法により形成される。このパッシベーション膜ＰＶが、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより図２８に示すようにパッシベーション膜ＰＶに開口ＰＤＯが形成されて、パッド用導電層ＰＣＬのパッド部の表面が開口ＰＤＯから露出する。
以上の工程により本実施の形態の半導体装置が製造される。
次に、本実施の形態の作用効果について比較例と対比しつつ説明する。
図３６は、比較例の構成を示す概略断面図である。図３６を参照して、比較例の構成は、図２８に示す本実施の形態の構成からＳｉＮよりなる絶縁膜ＳＩ３を省略した構成である。これ以外の図３６の比較例の構成は図２８に示す構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
実施の形態３でも説明したように、近年の素子の微細化および高集積化により、最上層の銅配線層ＣＬ３におけるエレクトロマイグレーションが生じやすくなるおそれがある。上記のエレクトロマイグレーションの発生を抑えるためには、銅配線層ＣＬ３上の層間絶縁膜ＩＩ５の膜厚を厚くすることが効果的であるが、層間絶縁膜ＩＩ５の膜厚を厚くすると、ビアホールＶＨのアスペクト比（深さ／孔径）が大きくなる。これにより、プラグ用導電層ＰＬＧをビアホールＶＨ内に空隙なく充填することが困難となり、プラグ用導電層ＰＬＧが断線したり、抵抗が高くなり、配線の信頼性が低下するという問題がある。
これに対して本実施の形態によれば、図２８に示すように拡散防止絶縁膜ＤＰ３上にＳｉＮよりなる絶縁膜ＳＩ３が設けられている。このため、実施の形態３と同様、銅配線層ＣＬ３におけるエレクトロマイグレーションによるボイドの発生を抑制することができる。これにより、層間絶縁膜ＩＩ５の膜厚を厚くする必要がなくなるため、ビアホールＶＨのアスペクト比も小さくすることができる。よって、ビアホールＶＨ内におけるプラグ用導電層ＰＬＧの断線の発生や抵抗の増大を抑えることができ、配線の信頼性を高めることができる。
また本実施の形態においてはプラグ用導電層ＰＬＧを用いているため、図１６に示す実施の形態３の構成に比較して層間絶縁膜ＩＩ５の厚みを厚くすることができる。このため、仮に図２８の層間絶縁膜ＩＩ２、ＩＩ３に機械強度の低いＬｏｗ−ｋ材料を用いたとしても、層間絶縁膜ＩＩ５で機械強度を確保することができる。このため、プローバを用いた電気特性の測定時に探針（プローブ）をパッドに接触させる際のプロービングダメージを低減することができ、プロービング耐性を改善することができる。
なお本実施の形態のパッド用導電層ＰＣＬは、図３７の平面図に示されているように、ワイヤーボンディングを行なうためのパッド部ＰＤと、そのパッド部ＰＤから延びる配線部ＩＬとを有していてもよい。この配線部ＩＬは、下層の銅配線層（最上層の銅配線層）ＣＬ３にビアホールＶＨ内のプラグ用導電層ＰＬＧを介在して電気的に接続されている。
このようにパッド用導電層ＰＣＬが配線部ＩＬを有することにより、回路設計の自由度を向上させることができる。
またパッド用導電層ＰＣＬが配線部ＩＬを有することにより、パッド部ＰＤの直下で下層の銅配線層（最上層の銅配線層）ＣＬ３に電気的に接続できるとともに、配線部ＩＬの直下でも他の銅配線層ＣＬ３に電気的に接続することもできる。これにより、その動作時にパッド用導電層ＰＣＬに流れる電流を互いに異なる銅配線層ＣＬ３に分けて流すことができるため、最上層の銅配線層ＣＬ３の電流密度を低減することもできる。
またプラグ用導電層ＰＬＧを充填するためのビアホールＶＨの孔径は、図１６に示すようにパッド用導電層ＰＣＬを銅配線層ＣＬ３に直接接続するためのビアホールＶＨの孔径よりも小さくすることができる。よって、パッド用導電層ＰＣＬの配線部ＩＬを他の銅配線層ＣＬ３にビアホールＶＨを介して接続することが可能となる。
上記の実施の形態３および４において、層間絶縁膜ＩＩ４はたとえばＳｉＯよりなっており、層間絶縁膜ＩＩ２、ＩＩ３はたとえばＬｏｗ−ｋ材料またはＳｉＯよりなっている。
また上記の実施の形態３および４において、絶縁膜ＳＩ３と銅配線層ＣＬ３との距離が遠くなると、絶縁膜ＳＩ３が銅配線層ＣＬ３に与える応力効果が小さくなる。このため、絶縁膜ＳＩ３と銅配線層ＣＬ３との距離はなるべく近いことが好ましく、たとえば３０ｎｍ以下であることが好ましい。
上記の実施の形態１〜４においては、半導体基板に形成される素子としてＭＯＳトランジスタについて説明したが、これ以外の素子が形成されてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、銅を含む配線を有する半導体装置およびその製造方法に得に有利に適用され得る。
ＢＭ１，ＢＭ２，ＢＭ３，ＢＭ１１，ＢＭ１２ バリアメタル層、ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ１１，ＣＬ１２ 銅配線層、ＣＬＳ シード層、ＤＰ，ＤＰ２，ＤＰ３，ＤＰＡ 拡散防止絶縁膜、ＧＥ ゲート電極層、ＧＩ ゲート絶縁膜、ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４，ＩＩ５，ＩＩ１１，ＩＩ１２ 層間絶縁膜、ＩＬ 配線部、ＩＳ１ シリコン酸化膜、ＩＳ２ シリコン窒化膜、ＩＴ１，ＩＴ２，ＩＴ３，ＩＴ１１，ＩＴ１２ 配線溝、ＰＣＬ パッド用導電層、ＰＤ パッド部、ＰＤＯ 開口、ＰＬＧ プラグ用導電層、ＰＲ，ＰＲ１，ＰＲ１１，ＰＲ１２，ＰＲ１３ フォトレジスト、ＰＲ２ レジストプラグ、ＰＶ パッシベーション膜、ＳＤ ソース／ドレイン領域、ＳＩ，ＳＩ２，ＳＩ３ 絶縁膜、ＳＵＢ 半導体基板、ＴＲ ＭＯＳトランジスタ、ＶＨ，ＶＨ１２ ビアホール。

Claims (8)

  1. 層間絶縁膜と、
    前記層間絶縁膜内に形成された、銅を含む配線層と、
    前記銅を含む配線層上を覆うように形成された、炭化シリコンおよび炭窒化シリコンの少なくともいずれかよりなる拡散防止絶縁膜と、
    前記拡散防止絶縁膜を介して前記銅を含む配線層上に形成された窒化シリコンよりなる絶縁膜とを備えた、半導体装置。
  2. 前記絶縁膜の内部応力が−１ＧＰａ以下である、請求項１に記載の半導体装置。
  3. 前記絶縁膜上に形成された上層層間絶縁膜と、
    前記上層層間絶縁膜内に形成された、銅を含む上層配線層とをさらに備えた、請求項１または２に記載の半導体装置。
  4. 前記絶縁膜上に形成された上層層間絶縁膜と、
    前記上層層間絶縁膜、前記絶縁膜および前記拡散防止絶縁膜に形成されたビアホールを介して前記配線層と電気的に接続するように前記上層層間絶縁膜上に形成されたパッド用導電層とをさらに備えた、請求項１または２に記載の半導体装置。
  5. 前記パッド用導電層は、前記ビアホール内に形成された部分を含む、請求項４に記載の半導体装置。
  6. 前記配線層と前記パッド用導電層とを電気的に接続するために前記ビアホール内を充填するプラグ導電層をさらに備えた、請求項４に記載の半導体装置。
  7. 前記パッド用導電層は、パッド部分と、前記パッド部分から延びる配線部分とを含んでいる、請求項４〜６のいずれかに記載の半導体装置。
  8. 表面に溝を有する層間絶縁膜を形成する工程と、
    銅を含む配線層を前記層間絶縁膜の前記溝内に形成する工程と、
    前記銅を含む配線層上を覆うように炭化シリコンおよび炭窒化シリコンの少なくともいずれかよりなる拡散防止絶縁膜を形成する工程と、
    前記拡散防止絶縁膜を介して前記銅を含む配線層上に窒化シリコンよりなる絶縁膜を形成する工程とを備えた、半導体装置の製造方法。
JP2009049552A 2008-05-26 2009-03-03 半導体装置およびその製造方法 Withdrawn JP2010010656A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009049552A JP2010010656A (ja) 2008-05-26 2009-03-03 半導体装置およびその製造方法
US12/472,100 US20090289367A1 (en) 2008-05-26 2009-05-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008137023 2008-05-26
JP2009049552A JP2010010656A (ja) 2008-05-26 2009-03-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010010656A true JP2010010656A (ja) 2010-01-14

Family

ID=41341489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049552A Withdrawn JP2010010656A (ja) 2008-05-26 2009-03-03 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20090289367A1 (ja)
JP (1) JP2010010656A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160011017A (ko) * 2014-07-21 2016-01-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN112531011A (zh) * 2019-09-18 2021-03-19 株式会社东芝 数字隔离器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994178B2 (en) * 2012-03-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
KR102399345B1 (ko) 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
US9472477B1 (en) 2015-12-17 2016-10-18 International Business Machines Corporation Electromigration test structure for Cu barrier integrity and blech effect evaluations
US11270962B2 (en) * 2019-10-28 2022-03-08 Nanya Technology Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160011017A (ko) * 2014-07-21 2016-01-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102299781B1 (ko) * 2014-07-21 2021-09-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN112531011A (zh) * 2019-09-18 2021-03-19 株式会社东芝 数字隔离器
JP2021048222A (ja) * 2019-09-18 2021-03-25 株式会社東芝 デジタルアイソレータ
JP7244394B2 (ja) 2019-09-18 2023-03-22 株式会社東芝 デジタルアイソレータ
CN112531011B (zh) * 2019-09-18 2024-07-16 株式会社东芝 数字隔离器

Also Published As

Publication number Publication date
US20090289367A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
JP4401874B2 (ja) 半導体装置
JP4819501B2 (ja) 配線構造およびその製造方法
US8981580B2 (en) Bond pad structure
US8828842B2 (en) Crack stop structure and method for forming the same
US7148575B2 (en) Semiconductor device having bonding pad above low-k dielectric film
US20070296439A1 (en) Test structure for monitoring leakage currents in a metallization layer
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
JP2011228419A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP2010010656A (ja) 半導体装置およびその製造方法
US20120091455A1 (en) Pad structure having contact bars extending into substrate and wafer having the pad structure
CN100479133C (zh) 半导体器件
JP4550678B2 (ja) 半導体装置
KR100726917B1 (ko) 반도체 장치 및 그 제조 방법
JP2005085939A (ja) 半導体装置およびその製造方法
KR101096101B1 (ko) 반도체장치 및 반도체장치를 제조하는 방법
US6391757B1 (en) Dual damascene process
JP2005142351A (ja) 半導体装置およびその製造方法
JP4663510B2 (ja) 半導体装置
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP4525534B2 (ja) 半導体装置の製造方法
JP2009123840A (ja) 半導体装置及びその製造方法
JP2009016575A (ja) 半導体装置
KR20080001905A (ko) 반도체 소자의 금속 배선 형성방법
JP2004356500A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605