JP7244394B2 - デジタルアイソレータ - Google Patents
デジタルアイソレータ Download PDFInfo
- Publication number
- JP7244394B2 JP7244394B2 JP2019169302A JP2019169302A JP7244394B2 JP 7244394 B2 JP7244394 B2 JP 7244394B2 JP 2019169302 A JP2019169302 A JP 2019169302A JP 2019169302 A JP2019169302 A JP 2019169302A JP 7244394 B2 JP7244394 B2 JP 7244394B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- metal
- metal portion
- digital isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 297
- 239000002184 metal Substances 0.000 claims description 297
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 43
- 229910052799 carbon Inorganic materials 0.000 claims description 43
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000004048 modification Effects 0.000 description 35
- 238000012986 modification Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- -1 CHF 3 Chemical class 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
- H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図2は、図1のII-II断面図である。
図1及び図2に表したように、実施形態に係るデジタルアイソレータ100は、第1回路1、第2回路2、第1金属部11、第2金属部12、第3金属部13、第1絶縁部21、第1層31、第2層32、第1絶縁層41、第2絶縁層42、及び導電層51~55を有する。
第1金属部11、第2金属部12、及び第3金属部13は、金属を含む。信号を伝達する際の第1金属部11及び第2金属部12における発熱を抑制するために、これらの金属部の電気抵抗は、低いことが好ましい。電気抵抗の低減の観点から、第1金属部11及び第2金属部12は、銅を含むことが好ましい。
第1絶縁部21、絶縁部20a、及び絶縁部20bは、例えば、酸素とシリコンを含む絶縁材料を含む。第1絶縁部21、絶縁部20a、及び絶縁部20bは、例えば、酸化シリコンなどの絶縁材料を含む。絶縁部20aは、基板の少なくとも一部であっても良い。
導電層51~55は、タンタルを含む。導電層51~55は、タンタルの窒化物を含んでも良い。導電層51~55は、タンタルと、タンタルの窒化物と、の積層構造を有しても良い。導電層51~55は、第1金属部11~第3金属部13に含まれる金属が、第1絶縁部21、絶縁部20a、及び絶縁部20bへ拡散することを抑制している。
第1層31及び第2層32は、酸素及び窒素からなる群より選択される少なくとも1つと、シリコンと、炭素と、を含む。例えば、第1層31及び第2層32は、SiCO、SiCN、又はSiCONを含む。第2層32に含まれる材料が、第1層31に含まれる材料と異なっていても良い。
第1絶縁層41及び第2絶縁層42は、窒化シリコンを含む。
図3~図5は、実施形態に係るデジタルアイソレータの製造工程を表す工程断面図である。
まず、絶縁性の基板Sを用意する。基板Sとしては、例えばシリコン基板を用いることができる。基板Sには、第1回路1が形成されている。基板Sの上に、絶縁部20aを形成する。反応性イオンエッチング(RIE)により、絶縁部20aに開口を形成する。開口は、渦巻状の部分と、それを囲む環状の部分と、を有する。スパッタリングにより、開口の内面及び絶縁部20aの上面に沿って導電層を形成する。スパッタリング及び電解めっきにより、導電層の上に、開口を埋め込む金属層を形成する。化学機械研磨(CMP)により、絶縁部20aの上面が露出するまで、金属層の上面及び導電層の上面を後退させる。これにより、図3(a)に表したように、第1金属部11、導電層51、第1部分13a、及び導電層53が形成される。
図6は、参考例に係るデジタルアイソレータを表す断面図である。
図6に表した参考例に係るデジタルアイソレータ100rでは、第1層31及び第2層32が設けられていない。第2部分13bの底部の周りには、第1絶縁層41が設けられている。第1絶縁層41は、第1部分13a及び導電層54に接している。第3部分13cの底部の周りには、第2絶縁層42が設けられている。第2絶縁層42は、第1絶縁部21及び導電層55に接している。
図7は、実施形態の第1変形例に係るデジタルアイソレータの一部を表す断面図である。
第1変形例に係るデジタルアイソレータ110では、第1層31が、第2部分13bの底部の周りにのみ設けられている。すなわち、第1層31は、第1金属部11と第2金属部12との間には設けられていない。第1絶縁層41の一部は、第1金属部11と第1絶縁部21との間に設けられ、第1絶縁層41の別の一部は、第1層31と第1絶縁部21との間に設けられている。
まず、図3(a)に表した工程と同様の工程を実行し、第1金属部11、導電層51、第1部分13a、及び導電層53を形成する。CVDにより、第1金属部11及び第1部分13aを覆う第1層31を形成する。図8(a)に表したように、RIEにより、第1金属部11が露出するように第1層31の一部を除去する。図8(b)に表したように、CVDにより、第1金属部11及び第1層31の上に、第1絶縁層41を形成する。
図10は、実施形態の第2変形例に係るデジタルアイソレータの一部を表す断面図である。
第2変形例に係るデジタルアイソレータ120では、図10に表したように、第1絶縁層41が導電層54に接しておらず、導電層54から離れている。例えば、第1絶縁層41は、Z方向において第1層31と重なっておらず、X方向及びY方向において第1層31と並んでいる。第1絶縁層41は、第1層31と接していても良いし、第1層31から離れていても良い。
図3(a)、図8(a)、及び図8(b)に表した工程と同様の工程を実行し、図11(a)に表したように、第1層31及び第1絶縁層41を形成する。図11(b)に表したように、RIEにより、第1層31の上に設けられた第1絶縁層41の一部を除去する。このとき、除去後の第1絶縁層41が第1層31から離れるように、RIEを実行しても良い。
図13は、実施形態の第3変形例に係るデジタルアイソレータの一部を表す断面図である。
第3変形例に係るデジタルアイソレータ130では、第1絶縁層41が、第1金属部11の上及び第2部分13bの底部の周りに設けられ、第1部分13aに接している。また、第2絶縁層42が、第3部分13cの底部の周り及び第2金属部12の底部の周りに設けられている。すなわち、デジタルアイソレータ130では、第1層31及び第2層32が設けられていない。
まず、図3(a)に表した工程と同様の工程を実行し、第1金属部11、導電層51、第1部分13a、及び導電層53を形成する。図14(a)に表したように、CVDにより、第1金属部11及び第1部分13aを覆う第1絶縁層41を形成する。CVDにより、第1絶縁層41の上に、第1絶縁部21を形成する。図14(b)に表したように、RIEにより、第1絶縁部21の一部及び第1絶縁層41の一部を除去し、開口OP1を形成する。
図19は、実施形態の第4変形例に係るデジタルアイソレータの一部を表す断面図である。
第4変形例に係るデジタルアイソレータ140では、図19に表したように、第1絶縁層41及び第2絶縁層42が設けられていない。第1層31は、第2部分13bの底部の周り、及び第1金属部11と第1絶縁部21との間に設けられている。第2層32は、第3部分13cの底部の周り、及び第2金属部12の底部の周りに設けられている。第1層31及び第2層32は、絶縁性である。
図20及び図21は、実施形態の第5変形例に係るデジタルアイソレータを表す平面図である。
図20に表したデジタルアイソレータ151では、第1金属部11の他端が、配線61を介して第3金属部13の第1部分13aと電気的に接続されている。第2金属部12の他端は、配線64を介して、第2回路2と電気的に接続されている。第1金属部11の他端は、第3金属部13とは別の配線等によって基準電位に接続されても良い。
図22は、実施形態の第6変形例に係るデジタルアイソレータを表す平面図である。
図23は、図22のA1-A2断面図である。
図24は、図22のB1-B2断面図である。
第6変形例に係るデジタルアイソレータ160は、第1回路1、第2回路2、及び一対の構造体10(10-1及び10-2)を有する。
第2絶縁部22は、酸化シリコンなどの絶縁材料を含む。
導電層51b~55bは、タンタルを含む。導電層51b~55bは、タンタルの窒化物を含んでも良い。導電層51b~55bは、タンタルと、タンタルの窒化物と、の積層構造を有しても良い。
第3層33及び第4層34は、酸素及び窒素からなる群より選択される少なくとも1つと、シリコンと、炭素と、を含む。例えば、第3層33及び第4層34は、SiCO、SiCN、又はSiCONを含む。第4層34に含まれる材料が、第3層33に含まれる材料と異なっていても良い。
第3絶縁層43及び第4絶縁層44は、窒化シリコンを含む。
図25は、実施形態の第7変形例に係るデジタルアイソレータの一部を表す断面図である。
第7変形例に係るデジタルアイソレータ170では、図25に表したように、第1金属部11及び第2金属部12が、渦巻状では無く、平板状である。例えば、第1金属部11と第2金属部12は、第1金属部11の上面と第2金属部12の下面が平行となるように設けられる。
Claims (14)
- 第1金属部と、
前記第1金属部の上に設けられた第1絶縁部と、
前記第1絶縁部の上に設けられた第2金属部と、
前記第1金属部から前記第2金属部へ向かう第1方向と垂直な方向において前記第1金属部の周りに設けられた第1部分と、
前記第1部分の一部の上に、タンタルを含む第1導電層を介して設けられた第2部分と、
前記第2部分の上に設けられ、前記垂直な方向において前記第2金属部の周りに設けられた第3部分と、
を有する第3金属部と、
前記第2部分の底部の周りに設けられ、前記第1導電層及び前記第1部分の別の一部と接する第1層と、
前記第1金属部と前記第1絶縁部との間に設けられ、前記第1層と前記第1絶縁部との間には設けられない第1絶縁層と、
を備え、
前記第1層は、シリコン及び炭素を含み、
前記第1絶縁層は、窒素及びシリコンを含み、
前記第1層における炭素濃度は、前記第1絶縁層における炭素濃度よりも高いデジタルアイソレータ。 - 前記第1層は、酸素及び窒素からなる群より選択される少なくとも1つをさらに含む、請求項1記載のデジタルアイソレータ。
- 第1金属部と、
前記第1金属部の上に設けられた第1絶縁部と、
前記第1絶縁部の上に設けられた第2金属部と、
前記第1金属部から前記第2金属部へ向かう第1方向と垂直な方向において前記第1金属部の周りに設けられた第1部分と、
前記第1部分の一部の上に、タンタルを含む第1導電層を介して設けられた第2部分と、
前記第2部分の上に設けられ、前記垂直な方向において前記第2金属部の周りに設けられた第3部分と、
を有する第3金属部と、
前記第2部分の底部の周りに設けられ、前記第1導電層及び前記第1部分の別の一部と接する第1層と、
前記第1金属部と前記第1絶縁部との間に設けられ、前記第1層と前記第1絶縁部との間には設けられない第1絶縁層と、
を備え、
前記第1層のヤング率は、前記第1絶縁層のヤング率よりも低いデジタルアイソレータ。 - 前記第1層は、酸素及び窒素からなる群より選択される少なくとも1つと、シリコンと、炭素と、を含み、
前記第1絶縁層は、窒素及びシリコンを含み、
前記第1層における炭素濃度は、前記第1絶縁層における炭素濃度よりも高い請求項3記載のデジタルアイソレータ。 - 前記第1絶縁層は、前記第1部分の前記別の一部と前記第1絶縁部との間にさらに設けられ、前記第1導電層と接し、
前記第1絶縁層の少なくとも一部は、前記第1層と前記第1絶縁部との間に位置する請求項1~4のいずれか1つに記載のデジタルアイソレータ。 - 前記第1層は、絶縁性であり、
前記第1層は、前記第1金属部と前記第1絶縁層との間にさらに設けられた請求項1~5のいずれか1つに記載のデジタルアイソレータ。 - 前記第1層は、前記第1金属部と前記第1絶縁部との間には設けられていない請求項1~3のいずれか1つに記載のデジタルアイソレータ。
- 前記第1層は、導電性又は半導電性である請求項7記載のデジタルアイソレータ。
- 前記第3部分の底部の周りに設けられた第2層をさらに備え、
前記第3部分は、タンタルを含む第2導電層を介して前記第2部分の上に設けられ、
前記第2層は、前記第2導電層と接し、
前記第2層は、チタンを含む、又はシリコン及び炭素を含む請求項1~8のいずれか1つに記載のデジタルアイソレータ。 - 前記第3部分の底部の周りに設けられた第2層と、
前記第2層の上に設けられた第2絶縁層と、
をさらに備え、
前記第3部分は、タンタルを含む第2導電層を介して前記第2部分の上に設けられ、
前記第2層は、前記第2導電層と接し、
前記第2層のヤング率は、前記第2絶縁層のヤング率よりも低い請求項1~8のいずれか1つに記載のデジタルアイソレータ。 - 前記第1金属部及び前記第2金属部は、前記第1方向に垂直な面に沿って渦巻状に設けられた請求項1~10のいずれか1つに記載のデジタルアイソレータ。
- 前記第1金属部の一端は前記第1部分と電気的に接続される、又は前記第2金属部の一端は前記第3部分と電気的に接続される請求項11記載のデジタルアイソレータ。
- 前記第1金属部及び前記第2金属部は、前記第1方向に垂直な面に沿って平板状に設けられた請求項1~12のいずれか1つに記載のデジタルアイソレータ。
- 前記第1金属部と電気的に接続された第1回路と、
前記第2金属部と電気的に接続された第2回路と、
を備えた請求項1~13のいずれか1つに記載のデジタルアイソレータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019169302A JP7244394B2 (ja) | 2019-09-18 | 2019-09-18 | デジタルアイソレータ |
CN202010074517.0A CN112531011B (zh) | 2019-09-18 | 2020-01-22 | 数字隔离器 |
US16/815,419 US11038721B2 (en) | 2019-09-18 | 2020-03-11 | Digital isolator |
US17/318,642 US11405241B2 (en) | 2019-09-18 | 2021-05-12 | Digital isolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019169302A JP7244394B2 (ja) | 2019-09-18 | 2019-09-18 | デジタルアイソレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021048222A JP2021048222A (ja) | 2021-03-25 |
JP7244394B2 true JP7244394B2 (ja) | 2023-03-22 |
Family
ID=74869059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019169302A Active JP7244394B2 (ja) | 2019-09-18 | 2019-09-18 | デジタルアイソレータ |
Country Status (3)
Country | Link |
---|---|
US (2) | US11038721B2 (ja) |
JP (1) | JP7244394B2 (ja) |
CN (1) | CN112531011B (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010656A (ja) | 2008-05-26 | 2010-01-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2010137090A1 (ja) | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | 半導体装置 |
JP2010278330A (ja) | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2013089736A (ja) | 2011-10-17 | 2013-05-13 | Fujitsu Ltd | 電子装置およびその製造方法 |
US20150069572A1 (en) | 2013-09-12 | 2015-03-12 | Texas Instruments Incorporated | Multilayer High Voltage Isolation Barrier in an Integrated Circuit |
JP2016028407A (ja) | 2013-11-13 | 2016-02-25 | ローム株式会社 | 半導体装置および半導体モジュール |
JP2018182223A (ja) | 2017-04-20 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04236423A (ja) | 1991-01-21 | 1992-08-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004165559A (ja) * | 2002-11-15 | 2004-06-10 | Toshiba Corp | 半導体装置 |
US6939794B2 (en) * | 2003-06-17 | 2005-09-06 | Micron Technology, Inc. | Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device |
JP2005136097A (ja) | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
EP2031653B1 (en) * | 2007-08-27 | 2014-03-05 | Denso Corporation | Manufacturing method for a semiconductor device having multiple element formation regions |
JP5671253B2 (ja) * | 2010-05-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8536021B2 (en) * | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
JP2013229503A (ja) | 2012-04-26 | 2013-11-07 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
US8853816B2 (en) * | 2012-12-05 | 2014-10-07 | Nxp B.V. | Integrated circuits separated by through-wafer trench isolation |
US20150257316A1 (en) * | 2014-03-07 | 2015-09-10 | Bridge Semiconductor Corporation | Method of making thermally enhanced wiring board having isolator incorporated therein |
JP2016162888A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社デンソー | 電子装置 |
US10236221B2 (en) * | 2017-05-19 | 2019-03-19 | Analog Devices Global | Forming an isolation barrier in an isolator |
KR20190026213A (ko) * | 2017-09-04 | 2019-03-13 | 삼성전자주식회사 | 반도체 장치 |
US10453752B2 (en) * | 2017-09-18 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a gate-all-around semiconductor device |
KR102472136B1 (ko) * | 2018-03-12 | 2022-11-30 | 삼성전자주식회사 | 집적회로 소자 |
US11616060B2 (en) * | 2018-06-29 | 2023-03-28 | Intel Corporation | Techniques for forming gate structures for transistors arranged in a stacked configuration on a single fin structure |
KR102055086B1 (ko) * | 2019-04-04 | 2019-12-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법 |
-
2019
- 2019-09-18 JP JP2019169302A patent/JP7244394B2/ja active Active
-
2020
- 2020-01-22 CN CN202010074517.0A patent/CN112531011B/zh active Active
- 2020-03-11 US US16/815,419 patent/US11038721B2/en active Active
-
2021
- 2021-05-12 US US17/318,642 patent/US11405241B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010656A (ja) | 2008-05-26 | 2010-01-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2010137090A1 (ja) | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | 半導体装置 |
JP2010278330A (ja) | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2013089736A (ja) | 2011-10-17 | 2013-05-13 | Fujitsu Ltd | 電子装置およびその製造方法 |
US20150069572A1 (en) | 2013-09-12 | 2015-03-12 | Texas Instruments Incorporated | Multilayer High Voltage Isolation Barrier in an Integrated Circuit |
JP2016028407A (ja) | 2013-11-13 | 2016-02-25 | ローム株式会社 | 半導体装置および半導体モジュール |
JP2018182223A (ja) | 2017-04-20 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11038721B2 (en) | 2021-06-15 |
CN112531011A (zh) | 2021-03-19 |
US20210266199A1 (en) | 2021-08-26 |
CN112531011B (zh) | 2024-07-16 |
US11405241B2 (en) | 2022-08-02 |
JP2021048222A (ja) | 2021-03-25 |
US20210083908A1 (en) | 2021-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101120805B1 (ko) | 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조 | |
US9324631B2 (en) | Semiconductor device including a stress buffer material formed above a low-k metallization system | |
US8159071B2 (en) | Semiconductor package with a metal post | |
KR20130023028A (ko) | 스트레스를 받은 후면 유전체층의 형성에 의한 소자 성능 제어 | |
JP7284121B2 (ja) | アイソレータ | |
JP2024097807A (ja) | アイソレータ | |
US6724290B1 (en) | Microcoil | |
JP7244394B2 (ja) | デジタルアイソレータ | |
US20220336580A1 (en) | Isolator | |
JP6335132B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
US20210407938A1 (en) | Semiconductor device and manufacturing method thereof | |
JP7170685B2 (ja) | アイソレータ | |
CN114975582A (zh) | 半导体装置 | |
CN104701248A (zh) | 用于半导体器件的互连结构 | |
JP5417169B2 (ja) | パワーmosfetのコンタクトメタライゼーション | |
JP7364545B2 (ja) | アイソレータ | |
US20180366369A1 (en) | Semiconductor structure having etch stop layer and method of forming the same | |
JP2019204864A (ja) | 半導体記憶装置 | |
JP7244452B2 (ja) | アイソレータ | |
JP2022176500A (ja) | 絶縁デバイス | |
US20240105592A1 (en) | Isolator | |
JP2023044463A (ja) | 絶縁デバイス | |
CN114765091A (zh) | 变压器装置及半导体装置 | |
KR19980031216A (ko) | 고주파 집적 회로의 다층 배선 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7244394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |