WO2024053096A1 - 電子デバイス、内視鏡、および、電子デバイスの製造方法 - Google Patents

電子デバイス、内視鏡、および、電子デバイスの製造方法 Download PDF

Info

Publication number
WO2024053096A1
WO2024053096A1 PCT/JP2022/033914 JP2022033914W WO2024053096A1 WO 2024053096 A1 WO2024053096 A1 WO 2024053096A1 JP 2022033914 W JP2022033914 W JP 2022033914W WO 2024053096 A1 WO2024053096 A1 WO 2024053096A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor patterns
solder
electronic device
circuit device
dimensional circuit
Prior art date
Application number
PCT/JP2022/033914
Other languages
English (en)
French (fr)
Inventor
遥 朝倉
淳也 山田
Original Assignee
オリンパスメディカルシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパスメディカルシステムズ株式会社 filed Critical オリンパスメディカルシステムズ株式会社
Priority to PCT/JP2022/033914 priority Critical patent/WO2024053096A1/ja
Publication of WO2024053096A1 publication Critical patent/WO2024053096A1/ja

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances

Definitions

  • the present invention relates to an electronic device in which an electronic component is mounted on a three-dimensional circuit device, an endoscope having an electronic device in which an electronic component is mounted on a three-dimensional circuit device, and a method for manufacturing an electronic device in which an electronic component is mounted on a three-dimensional circuit device. Regarding.
  • molded interconnect devices MID
  • Japanese Patent Application Laid-open No. 2017-23234 discloses an endoscope camera unit using a modified circuit board that is a three-dimensional circuit device.
  • the camera unit includes an imager, a flat wiring board on which electronic components are mounted, and a irregularly shaped circuit board.
  • a cable is bonded to the pad of the irregularly shaped circuit board.
  • solder resist pattern is provided around the pad to prevent short circuits between electrodes and to prevent solder from flowing out.
  • the resist pattern is provided by patterning a spin-coated resist or a film resist using a photolithography method.
  • the resist pattern may also be provided by screen printing the resist.
  • the present invention relates to an electronic device in which an electronic component is surface-mounted on a three-dimensional circuit device, an endoscope having an electronic device in which an electronic component is surface-mounted on a three-dimensional circuit device, and an endoscope in which an electronic component is surface-mounted on a three-dimensional circuit device.
  • the purpose of the present invention is to provide a method for manufacturing an electronic device.
  • two conductor patterns are provided on a surface, the two conductor patterns are arranged in parallel at a first interval, and the width of the two conductor patterns is approximately a three-dimensional circuit device having a first region that is the same, and a three-dimensional circuit device having solder attached thereto, which is arranged substantially parallel to the two conductor patterns at a second interval and substantially perpendicular to the two conductor patterns in the first region; and an electronic component having two external electrodes each soldered to each of the two conductor patterns between the plurality of solder-unwetted parts.
  • An endoscope includes an electronic device, the electronic device is provided with two conductor patterns on a surface, and the two conductor patterns are arranged in parallel at a first interval, and , a three-dimensional circuit device having a first region in which the widths of the two conductor patterns are substantially the same; a plurality of solder-unwetted parts arranged orthogonally to each other and to which no solder is attached; and two external parts each soldered to each of the two conductor patterns between the plurality of solder-unwetted parts.
  • An electronic component having an electrode.
  • two conductor patterns are provided on a surface, the two conductor patterns are arranged in parallel at a first interval, and the width of the two conductor patterns is a three-dimensional circuit device manufacturing step of manufacturing a three-dimensional circuit device having first regions that are substantially the same; and a three-dimensional circuit device fabrication step that is arranged parallel to the first region at a second interval and substantially orthogonal to the two conductor patterns.
  • a joining step of performing solder joining is performed by the two conductor patterns.
  • an electronic device in which an electronic component is surface-mounted on a three-dimensional circuit device
  • an endoscope having an electronic device in which an electronic component is surface-mounted on a three-dimensional circuit device, and an electronic component in a three-dimensional circuit device.
  • a method for manufacturing a surface-mounted electronic device can be provided.
  • FIG. 1 is a perspective view of an electronic device according to a first embodiment.
  • FIG. 1 is a perspective view of an electronic device according to a first embodiment.
  • 2 is a sectional view taken along line III-III in FIG. 1.
  • FIG. 1 is a partially enlarged view of the electronic device of the first embodiment.
  • 3 is a flowchart of the method for manufacturing an electronic device according to the first embodiment.
  • FIG. 2 is a partially enlarged view of the MID of the electronic device of the first embodiment.
  • FIG. 2 is a partially enlarged view for explaining the method for manufacturing an electronic device according to the first embodiment.
  • FIG. 2 is a partially enlarged view for explaining the method for manufacturing an electronic device according to the first embodiment.
  • FIG. 1 is a partially enlarged view of the electronic device of the first embodiment.
  • FIG. 6 is a partially enlarged view of an electronic device according to a modification of the first embodiment.
  • FIG. 6 is a partially enlarged view of an electronic device according to a modification of the first embodiment.
  • FIG. 6 is a partially enlarged view of an electronic device according to a modification of the first embodiment.
  • FIG. 3 is a perspective view of an endoscope according to a second embodiment.
  • the electronic device of this embodiment includes a three-dimensional circuit device 2 that is an MID (Molded Interconnect Device), a plurality of resist patterns 50, chip capacitors 60 (61, 62) that are electronic components, and a camera unit 10. This is an imaging device 1.
  • MID Manufacturing Interconnect Device
  • chip capacitors 60 61, 62
  • camera unit 10 This is an imaging device 1.
  • the three-dimensional circuit device 2 is a three-dimensional (three-dimensional) molded circuit device in which wiring is arranged on the surface of an injection-molded three-dimensional molded product.
  • the shape has a function, and furthermore, wiring can be formed on inclined surfaces, vertical surfaces, curved surfaces, through holes, etc.
  • the three-dimensional circuit device 2 has a complex three-dimensional structure. Specifically, the three-dimensional circuit device 2 has a convex region 3 and an assembly region 4.
  • the convex region 3 constitutes a cavity H10, which is a hole in which the camera unit 10 is accommodated.
  • a sealing resin 20 is filled in the gap between the camera unit 10 inside the cavity H10 and the wall surface of the cavity H10.
  • Camera unit 10 includes an imager 11 and an optical unit 12.
  • the optical unit 12 includes a plurality of lenses and the like.
  • the imager 11 is an image sensor such as a CCD that converts a subject image focused by the optical unit 12 into an electrical signal.
  • the imager 11 has an external electrode 11A that transmits and receives electrical signals.
  • the pad 11B on the bottom surface H10SB of the cavity H10 of the three-dimensional circuit device 2 is bonded to the external electrode 11A of the camera unit 10 using ball solder 19, for example.
  • Pad 11B is connected to a land of conductive pattern 40 on surface 40SA opposite to bottom surface 10SB via wiring (not shown).
  • the conductor pattern 40 includes, for example, a pad 49 to be connected to a signal cable (not shown).
  • a bypass capacitor is provided in the camera unit 10 for voltage stabilization.
  • a chip capacitor 60 (61, 62), which is a chip electronic component, is surface mounted on the surface 40SA of the three-dimensional circuit device 2.
  • Chip capacitor 60 has two electrodes 69A and 69B.
  • the chip capacitor 61 is 0402 size (length 0.4 mm, width 0.2 mm).
  • the chip capacitor 62 is 0603 size (length 0.6 mm, width 0.3 mm).
  • resist patterns 50 two elongated solder resist patterns 50 (hereinafter referred to as “resist patterns 50") are provided to cover the periphery of the pad that is the bonding area of the conductor pattern 40 with the chip capacitor 60. .
  • the region of the conductor pattern 40 sandwiched between the two resist patterns 50 serves as a pad, which is a bonding region.
  • first area A1 The area where the chip capacitor 61 is mounted will be referred to as a first area A1.
  • second area A2 The area where the chip capacitor 62 is mounted is referred to as a second area A2.
  • the first area A1 will be explained below.
  • two conductor patterns 41 and 42 are arranged in parallel at a predetermined first interval.
  • the widths of the conductor patterns 41 and 42 are the same.
  • the two resist patterns 50 are arranged parallel to each other at a predetermined second interval and perpendicular to the two conductor patterns 40. Due to the two resist patterns 50, parts of the conductive patterns 41 and 42 become two pads to which two electrodes 69A and 69B of the chip capacitor 61 are soldered.
  • the electrode 69A is connected to a pad of the conductive pattern 41.
  • the external electrode 69B is connected to the pad of the conductive pattern 42.
  • the width W40 of the two conductor patterns 41 and 42 is the same, but the conductor patterns 41 and 42 which have approximately the same width with a slight error (for example, 90%-110% of the average value of both) may also be used. included.
  • the two resist patterns 51 and 52 are parallel, there are also two resist patterns 51 and 52 that are not completely parallel and are approximately parallel with a slight error (for example, an intersecting angle of less than 10 degrees).
  • the two resist patterns 50 are assumed to be orthogonal to the two conductor patterns 40, they are not completely orthogonal (crossing angle of 90 degrees), but are approximately orthogonal with a slight error (for example, crossing angle of 80 degrees). -100 degrees) is also included. Since each size is minute and manufactured through fine processing, errors are likely to occur, so in the present invention, the above is adopted.
  • the size, spacing, etc. of the two pads for bonding the chip capacitor 61 of a predetermined size must be within a predetermined range. That is, the two conductor patterns 40 are designed to constitute two pads for bonding the chip capacitor 61 in the first region A1.
  • the surface 40SA of the three-dimensional circuit device 2 is extremely small, less than 100 mm 2 (for example, 3 mm x 2.5 mm).
  • the resist pattern 50 is placed using a dispenser. Therefore, the resist pattern 50 has an elongated bank shape with a height of 25 ⁇ m, for example. "Elongated” means, for example, a shape whose length is more than five times the width. As long as the conductor patterns 41 and 42 are parallel in the region sandwiched between the resist patterns 51 and 52, they do not need to be parallel in the entire range of the first region A1.
  • the solder 69 may also be applied on the resist pattern 50.
  • the resist pattern 50 has poor solder wettability (ease of solder adhesion). Therefore, the solder 69 on the resist pattern 50 is repelled during reflow and moves onto the conductor pattern 40. Since the solder 69 wets and spreads only on the conductor patterns 41 and 42, a solder-non-wetting area to which the solder 69 is not attached is formed in the conductor pattern 40 in the first region.
  • the resist pattern 50 is a solder-unwetted area.
  • Solder wettability is measured, for example, by the "solder bath equilibrium method" specified in Japanese Industrial Standard Z3198-4. A region where the zero cross time (the time required for the contact angle to reach 90 degrees after dipping) is long has worse solder wettability than a region where the zero cross time is short.
  • the resist pattern 50 is disposed using a dispenser in the state of the imaging device 1, which is a completed product.
  • the imaging device 1 has high performance because the chip capacitor 60 is disposed on the surface 40SA of the three-dimensional circuit device 2, and the wiring between it and the camera unit 10 is short.
  • the imaging device 1 two chip capacitors 61 and 62 of different sizes were mounted on the same surface 40SA.
  • the electronic component may be a chip inductor or a chip coil, for example.
  • no electronic component having three or more electrodes is mounted in area A1.
  • An electronic component having three or more types of two electrodes may be mounted in area A1.
  • a plurality of electronic components may be mounted on the surface of the three-dimensional circuit device 2 other than the area A1.
  • Three-dimensional circuit device production step A molded body is produced by injection molding in which MID resin is injected into a mold (not shown) containing the shape of the three-dimensional circuit device 2. By irradiating the surface of the molded body with a laser, a region having catalytic activity for electroless plating is formed. Further, a wiring (not shown) connecting the pad 11B on the bottom surface H10SB of the cavity H10 and the conductor pattern 40 is formed. Thereafter, by performing an electroless plating process, the molded body becomes a three-dimensional circuit device (three-dimensional circuit device 2) having a plurality of conductor patterns 40 disposed on the surface.
  • the conductor pattern 40 has, for example, a nickel plating film on a copper layer, and a gold plating film on the outermost surface.
  • a plurality of conductor patterns 40 are arranged on the surface 40SA of the three-dimensional circuit device 2.
  • a region in which two conductor patterns 41 and 42 among the plurality of conductor patterns 40 have substantially the same width and are arranged in parallel is referred to as a first region A1.
  • FIG. 7A is the first area A1 shown in FIG. 6.
  • conductor patterns 41 and 42 are arranged in parallel with a first interval D40.
  • the width W40 of the conductive patterns 41 and 42 is the same.
  • Step S20> Resist arrangement step As shown in FIG. 7B, two elongated resist patterns 50 (51, 52) arranged in parallel at a second interval D50 are formed in the first area A1 using a dispenser. It will be arranged as follows. In this embodiment, the width W50 of the resist pattern 51 is the same as the width W50 of the resist pattern 52, and the length L50 of the resist pattern 51 is the same as the length L50 of the resist pattern 52.
  • the length L50 of the resist pattern 50 exceeds the length L60 (0.4 mm in the case of 0402 size) of the chip capacitor 60 to be mounted.
  • the two resist patterns 50 placed by a dispenser have a placement start position (the position of one end of the resist pattern 50) at the desired position due to the positional accuracy of the dispenser. It may deviate from the In consideration of positional deviation, the length L50 is preferably more than 1.2 times the length L60. The upper limit of the length L50 is, for example, less than three times the length L60.
  • the areas of the two pads may differ if a positional shift occurs in the length L60 direction. However, the areas of the two pads formed by the two elongated resist patterns 51 and 52 are approximately the same even if the resist patterns 51 and 52 are misaligned in the length L60 direction, as in the case where there is no misalignment. It is.
  • solder 69 (69A, 69B) is placed on each of the two conductor patterns 41 and 42 between the two resist patterns 51 and 52 using a dispenser. be done.
  • a chip capacitor 60 is placed at a predetermined position in the first area A1.
  • the three-dimensional circuit device 2 is heated using a reflow oven to a temperature at which the solder melts.
  • the two electrodes 69A and 69B of the chip capacitor 60 are soldered together.
  • the chip capacitor 62 is also bonded to the second region A2 at the same time as the chip capacitor 61.
  • the camera unit 10 is manufactured by cutting a stacked wafer in which imager chips are bonded to a plurality of optical wafers.
  • a ball solder 19 is disposed on each of the plurality of external electrodes 11A of the camera unit 10.
  • a solder plating film or a solder paste may be provided on the external electrode 11A.
  • the camera unit 10 is housed in the cavity H10 of the three-dimensional circuit device 2. Then, for example, using a reflow oven, the three-dimensional circuit device 2 is heated to a temperature at which the solder balls 19 melt. Ball solder 19 spreads onto pads formed by resist pattern 50.
  • the width of the pad soldered to the external electrode is the width W40 of the conductive pattern 40
  • the length of the pad is the distance D50 between the two resist patterns 50.
  • the pad is approximately rectangular and has an area of (W40 ⁇ D50).
  • the external electrode 11A of the camera unit 10 is soldered to the pad 11B of the bottom surface H10SB of the cavity H10, and the imaging device 1 is completed.
  • the first interval D40 between the conductive patterns 41 and 42 is 0.16 mm to 0.20 mm, and the width of the conductive pattern 40 is It is preferable that W41 and W42 are 0.12 mm to 0.18 mm.
  • the second distance D50 between the resist patterns 51 and 52 is preferably more than 0.20 mm and less than 0.30 mm.
  • the first interval D40 between the conductor patterns 41 and 42 is 0.20 mm to 0.30 mm, and the width W40 of the conductor patterns 41 and 42 is 0. .20mm-0.35mm is preferred.
  • the second distance D50 between the resist patterns 51 and 52 is preferably more than 0.30 mm and less than 0.40 mm.
  • the width W40 of the conductive pattern 40 is more than 70% and less than 130% with respect to the first interval D40 of the conductive pattern 40, and with respect to the second interval D50 of the resist pattern 50, It is preferable that the first distance D40 of the conductor pattern 40 is more than 100% and less than 180%. Further, the second interval D50 of the resist pattern 50 is preferably more than 0.20 mm and less than 0.40 mm.
  • the width W50 of the resist pattern 50 disposed using a dispenser is more than 0.01 mm and less than 0.5 mm.
  • the conductor pattern 40 between the two resist patterns 50 can be used as a pad to which the chip capacitor 60 is soldered.
  • the two pads defined by the two substantially parallel resist patterns 50 that intersect the two parallel conductor patterns 41 and 42 have the same area even if they are misaligned.
  • the solder 69 spreads to the two pads in the same way. Since the interfacial tension of the molten solder applied to the two electrodes 69A and 69B of the chip capacitor 60 is the same, bonding defects such as the Manhattan phenomenon do not occur and bonding strength does not decrease. Therefore, according to this manufacturing method, it is easy to solder-bond the chip capacitor 60 to the three-dimensional circuit device 2.
  • Imaging devices 1A-1C as modifications of the first embodiment are similar to the imaging device 1 of the first embodiment and have the same effects. Therefore, in the following description, components having the same functions as those of the imaging device 1 are given the same reference numerals, and the description thereof will be omitted.
  • the width W51 of the resist pattern 51 and the width W52 of the resist pattern 52 of the three-dimensional circuit device 2A are different. That is, the width W50 of the two resist patterns 50 may be different. Furthermore, although not shown, the lengths L50 of the two resist patterns 50 may also be different.
  • ⁇ Modification 2> As shown in FIG. 10, in the imaging device 1B of this modification, the resist pattern 50 of the three-dimensional circuit device 2B is inclined at an angle ⁇ with respect to the conductor pattern 40. As shown in FIG. 10, in the imaging device 1B of this modification, the resist pattern 50 of the three-dimensional circuit device 2B is inclined at an angle ⁇ with respect to the conductor pattern 40. As shown in FIG. 10, in the imaging device 1B of this modification, the resist pattern 50 of the three-dimensional circuit device 2B is inclined at an angle ⁇ with respect to the conductor pattern 40. As shown in FIG.
  • the two conductor patterns 41 and 42 only need to be substantially parallel.
  • the angle ⁇ between the conductor pattern 41 and the conductor pattern 42 may be less than 10 degrees.
  • the two pads have approximately the same shape and approximately the same area, for example, the area of one pad is more than 90% and less than 110% of the area of the other pad.
  • the three-dimensional circuit device 2C has four peeled areas 59 in the conductor pattern 40 in the first area A1, which have poor solder wettability than the surrounding areas. have In the peeled region 59, the gold plating film on the surface is peeled off using a laser.
  • the peeled region 59 with poor solder wettability has the same effect as the resist pattern 50. That is, when the electronic component 60 is soldered, the region 59 with poor solder wettability becomes a solder-unwetted portion to which the solder 69 is not attached.
  • the shape of the peeled region 59 with poor solder wettability is the same as the shape of the resist pattern 50.
  • the imaging device 1C has a higher degree of freedom in manufacturing than the imaging device 1 and the like.
  • the endoscope 9 of the present embodiment shown in FIG. 12 has a rigid distal end portion 9A in which the imaging device 1 (1A-1C) is disposed, and a freely bendable curved end portion connected to the proximal end of the rigid distal end portion 9A. portion 9B, and an elongated flexible portion 9C connected to the proximal end of the curved portion 9B.
  • the bending portion 9B is bent by operating the operating portion 9C.
  • the hard tip portion 9A, the curved portion 9B, and the soft portion 9C are an insertion portion that is inserted into the body.
  • a universal cord 9E extending from the operating section 9C is connected to a processor (not shown) or the like.
  • the endoscope 9 has high performance because it has the imaging device 1 (1A-1C).
  • endoscope 9 is a medical flexible endoscope, but an endoscope in another embodiment may be an industrial endoscope, and a hard straight tube may be used instead of the flexible part 9C. It may also be a rigid endoscope.
  • the three-dimensional circuit device is not limited to the MID.
  • a three-dimensional circuit device may be created by machining or cutting using a 3D printer.
  • the material of the three-dimensional circuit device is not limited to resin either, and ceramic or glass epoxy may also be used.
  • the electronic device is not limited to an imaging device.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biomedical Technology (AREA)
  • Optics & Photonics (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biophysics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

撮像装置１は、表面に２本の導体パターン４１、４２が設けられ、前記２本の導体パターン４１、４２が第１の間隔で平行に配置され、かつ、前記２本の導体パターン４１、４２の幅Ｗ４０が略同じである第１の領域Ａ１、を有する立体回路デバイス（ＭＩＤ）２と、前記第１の領域Ａ１において、第２の間隔Ｄ５０で略平行で、前記２本の導体パターン４１、４２に略直交して配置された、半田が付着していない複数の半田不濡れ部であるレジストパターン５１、５２と、前記複数の半田不濡れ部であるレジストパターン５１、５２の間の前記２本の導体パターン４１、４２のそれぞれに、それぞれが半田接合された２つの外部電極６９Ａ、６９Ｂを有する電子部品６０と、を具備する。

Description

電子デバイス、内視鏡、および、電子デバイスの製造方法
　本発明は、立体回路デバイスに電子部品が実装された電子デバイス、立体回路デバイスに電子部品が実装された電子デバイスを有する内視鏡、立体回路デバイスに電子部品が実装された電子デバイスの製造方法に関する。
　近年、電子デバイスの小型化、高機能化のために立体回路デバイス、例えば、成形回路デバイス（ＭＩＤ：Molded Interconnect Device）が用いられている。
　日本国特開２０１７－２３２３４号公報には、立体回路デバイスである異形回路基板を用いた内視鏡のカメラユニットが開示されている。カメラユニットは、イメージャーと、電子部品が実装されたフラット配線板と、異形回路基板と、を具備している。異形回路基板のパッドには、ケーブルが接合されている。
　チップ型の電子部品を配線板のパッドに半田接合するためには、電極間の短絡防止、半田の流れだし防止のため、パッドの周囲を覆うソルダーレジストパターンが配設される。
　国際公開第２００９／０９０８９６号には、フラット配線板の主面に形成された導電パターンに、細長い絶縁膜（ソルダーレジストパターン）を配設した電子デバイスが開示されている。
　レジストパターンは、スピンコートしたレジスト、または、フィルムレジストを、フォトリソグラフィ法によってパターニングすることで配設される。レジストパターンは、レジストをスクリーン印刷して配設されることもある。
　しかし、立体回路デバイスでは、表面にレジストパターンを配設することは容易ではない。すなわち、フラット配線板と異なり、立体回路デバイスの表面に、スピンコート、スクリーン印刷を行うことは困難である。また、立体回路デバイスの表面のレジストを、フォトリソグラフィ法を用いてパターニングすることも困難である。また、特に面積の小さい領域にレジストパターンを配設することは困難である。また、このような立体回路デバイスに電子部品を表面実装することは困難である。
特開２０１７－２３２３４号公報 国際公開第２００９／０９０８９６号
　本発明は、電子部品が立体回路デバイスに表面実装された電子デバイス、電子部品が立体回路デバイスに表面実装された電子デバイスを有する内視鏡、および、電子部品が立体回路デバイスに表面実装された電子デバイスの製造方法を提供することを目的とする。
　本発明の一態様の電子デバイスは、表面に２本の導体パターンが設けられ、前記２本の導体パターンが第１の間隔で平行に配置され、かつ、前記２本の導体パターンの幅が略同じである第１の領域、を有する立体回路デバイスと、前記第１の領域において、第２の間隔で略平行で、前記２本の導体パターンに略直交して配置された、半田が付着していない複数の半田不濡れ部と、前記複数の半田不濡れ部の間の前記２本の導体パターンのそれぞれに、それぞれが半田接合された２つの外部電極を有する電子部品と、を具備する。
　本発明の一態様の内視鏡は、電子デバイスを含み、前記電子デバイスは、表面に２本の導体パターンが設けられ、前記２本の導体パターンが第１の間隔で平行に配置され、かつ、前記２本の導体パターンの幅が略同じである第１の領域、を有する立体回路デバイスと、前記第１の領域において、第２の間隔で略平行で、前記２本の導体パターンに略直交して配置された、半田が付着していない複数の半田不濡れ部と、前記複数の半田不濡れ部の間の前記２本の導体パターンのそれぞれに、それぞれが半田接合された２つの外部電極を有する電子部品と、を具備する。
　本発明の一態様の電子デバイスの製造方法は、２本の導体パターンが表面に設けられ、前記２本の導体パターンが第１の間隔で平行に配置され、前記２本の導体パターンの幅が略同じである第１の領域を有する立体回路デバイスを作製する立体回路デバイス作製工程と、前記第１の領域に、第２の間隔で平行に配置され、前記２本の導体パターンに略直交配置された複数の半田不濡れ部を配設する半田不濡れ部配設工程と、前記複数の半田不濡れ部の間の前記２本の導体パターンのそれぞれに、チップ電子部品の２つの電極をそれぞれ半田接合する接合工程と、を具備する。
　本発明の実施形態によれば、電子部品が立体回路デバイスに表面実装された電子デバイス、電子部品が立体回路デバイスに表面実装された電子デバイスを有する内視鏡、および、電子部品が立体回路デバイスに表面実装された電子デバイスの製造方法を提供できる。
第１実施形態の電子デバイスの斜視図である。 第１実施形態の電子デバイスの斜視図である。 図１のＩＩＩ－ＩＩＩ線に沿った断面図である。 第１実施形態の電子デバイスの部分拡大図である。 第１実施形態の電子デバイスの製造方法のフローチャートである。 第１実施形態の電子デバイスのＭＩＤの部分拡大図である。 第１実施形態の電子デバイスの製造方法を説明するための部分拡大図である。 第１実施形態の電子デバイスの製造方法を説明するための部分拡大図である。 第１実施形態の電子デバイスの部分拡大図である。 第１実施形態の変形例の電子デバイスの部分拡大図である。 第１実施形態の変形例の電子デバイスの部分拡大図である。 第１実施形態の変形例の電子デバイスの部分拡大図である。 第２の実施形態の内視鏡の斜視図である。
　以下、本発明の実施の形態について図面を用いて説明する。
　なお、実施形態に基づく図面は、模式的なものである。各部分の厚みと幅との関係、夫々の部分の厚みの比率などは現実のものとは異なる。図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
＜第１実施形態＞
　図１－図４に本実施形態の電子デバイスを示す。本実施形態の電子デバイスは、ＭＩＤ（Molded Interconnect Device）である立体回路デバイス２と、複数のレジストパターン５０と、電子部品であるチップコンデンサ６０（６１、６２）と、カメラユニット１０と、を有する撮像装置１である。
　立体回路デバイス２は、射出成形された立体成形品の表面に、配線が配設されている３次元（立体）成形回路デバイスである。立体回路デバイス２を用いることで、従来のフラット配線板とは異なり、形状が機能を有し、さらに、傾斜面、垂直面、曲面、および、貫通孔等に配線を形成することができる。
　立体回路デバイス２は複雑な３次元構造を有する。具体的には、立体回路デバイス２は、凸領域３と、組付け領域４と、を有する。凸領域３は、カメラユニット１０が収容される穴であるキャビティＨ１０を構成している。
　キャビティＨ１０の内部のカメラユニット１０と、キャビティＨ１０の壁面との隙間には、封止樹脂２０が充填されている。カメラユニット１０は、イメージャー１１と光学ユニット１２とを含む。光学ユニット１２は、複数のレンズ等を含む。イメージャー１１は、光学ユニット１２が集光した被写体像を電気信号に変換するＣＣＤ等のイメージセンサである。イメージャー１１は、電気信号を送受信する外部電極１１Ａを有する。
　立体回路デバイス２のキャビティＨ１０の底面Ｈ１０ＳＢのパッド１１Ｂは、カメラユニット１０の外部電極１１Ａと、例えば、ボール半田１９を用いて接合されている。パッド１１Ｂは、配線（不図示）を経由して、底面１０ＳＢの反対側の表面４０ＳＡの導体パターン４０のランドと接続されている。導体パターン４０は、例えば、信号ケーブル（不図示）と接合されるパッド４９と、を有する。
　カメラユニット１０には電圧安定のためにバイパスコンデンサが配設される。高周波駆動されるカメラユニット１０では、カメラユニット１０との間の配線のインピーダンスを小さくするため、カメラユニット１０の近くにバイパスコンデンサを接続することが好ましい。
　カメラユニット１０では、立体回路デバイス２の表面４０ＳＡに、チップ電子部品であるチップコンデンサ６０（６１、６２）が、表面実装されている。チップコンデンサ６０は、２つの電極６９Ａ、６９Ｂを有する。チップコンデンサ６１は、０４０２サイズ（長さ０．４ｍｍ、幅０．２ｍｍ）である。チップコンデンサ６２は、０６０３サイズ（長さ０．６ｍｍ、幅０．３ｍｍ）である。
　半田の広がり防止のため、導体パターン４０のチップコンデンサ６０との接合領域であるパッドの周囲を覆う２本の細長いソルダーレジストパターン５０（以下、「レジストパターン５０」という。）が配設されている。言い替えれば、導体パターン４０の２本のレジストパターン５０で挾まれた領域が、接合領域であるパッドとなっている。
　以下、チップコンデンサ６１が実装されている領域を第１の領域Ａ１という。チップコンデンサ６２が実装されている領域を第２の領域Ａ２という。以下、第１の領域Ａ１について説明する。
　第１の領域Ａ１では、２本の導体パターン４１、４２が、所定の第１の間隔で平行に配置されている。導体パターン４１、４２の幅は同じである。
　第１の領域Ａ１では、２本のレジストパターン５０が、所定の第２の間隔で平行、かつ、２本の導体パターン４０と直交して配置されている。２本のレジストパターン５０によって、導体パターン４１、４２の一部が、チップコンデンサ６１の２つの電極６９Ａ、６９Ｂが半田接合される２つのパッドとなっている。電極６９Ａは、導体パターン４１のパッドと接合されている。外部電極６９Ｂは、導体パターン４２のパッドと接合されている。
　ここでは、２本の導体パターン４１、４２の幅Ｗ４０は同じとしたが、少しの誤差を有する略同じ幅である導体パターン４１、４２（例えば、両者の平均値の９０％ー１１０％）も含まれる。２本のレジストパターン５１、５２は平行としたが、完全に平行ではなく少しの誤差を有する略平行な２本のレジストパターン５１、５２（例えば、交差角度１０度未満）も含まれる。２本のレジストパターン５０は２本の導体パターン４０と直交するものとしたが、完全に直交する（交差角度９０度）のではなく、少しの誤差を有する略直交するもの（例えば、交差角度８０度―１００度）も含まれる。それぞれのサイズは微小であり、微細な加工を施して製造されるものであるため、誤差が生じ易いことから、本発明では上記の通りとする。
　後述するように、所定の大きさのチップコンデンサ６１を接合するための２つのパッドは、その大きさ、間隔等は、所定の範囲内である必要がある。すなわち、２本の導体パターン４０は、第１の領域Ａ１において、チップコンデンサ６１を接合するための２つのパッドを構成するように設計されている。
　すでに説明したように、複雑な形状の立体回路デバイス２の表面４０ＳＡにレジストパターンを配設することは容易ではない。さらに、立体回路デバイス２の表面４０ＳＡは、１００ｍｍ２未満（例えば３ｍｍ×２．５ｍｍ）と極めて小さい。
　しかし、後述するように、レジストパターン５０はディスペンサを用いることによって、配設されている。このため、レジストパターン５０は、例えば、高さが２５μｍの細長い土手状である。「細長い」とは、例えば、長さが幅の５倍超の形状である。導体パターン４１、４２は、レジストパターン５１、５２に挟持された領域で平行であれば、第１の領域Ａ１の全範囲において平行である必要はない。
　チップコンデンサ６１を配置前に、導体パターン４１、４２に半田６９を配設するときに、レジストパターン５０の上にも半田６９が塗布されてしまうことがある。レジストパターン５０は、半田濡れ性（半田の馴染みやすさ）が悪い。このため、レジストパターン５０の上の半田６９は、リフロー時に弾かれて、導体パターン４０の上に移動する。半田６９は導体パターン４１、４２の上だけに濡れ広がるため、第１の領域の導体パターン４０には半田６９が付着していない半田不濡れ部（solder-non-wetting area）が形成される。レジストパターン５０が、半田不濡れ部である。
　半田濡れ性は、例えば、日本工業規格Ｚ３１９８－４で規定されている「はんだ槽平衡法」によって測定される。ゼロクロスタイム（浸漬後接触角が９０度になるまでの時間）が長い領域は、ゼロクロスタイムが短い領域よりも、半田濡れ性が悪い。
　レジストパターン５０がディスペンサを用いて配設されていることは、完成品である撮像装置１の状態では、直接的に特定することは不可能である。
　撮像装置１は、カメラユニット１０との間の配線が短い、立体回路デバイス２の表面４０ＳＡにチップコンデンサ６０が配設されているため、高性能である。
　なお、撮像装置１では、サイズの異なる２つのチップコンデンサ６１、６２が、同一の表面４０ＳＡに実装されていた。しかし、電子部品は、２つの電極を有していれば、例えば、チップインダクタ、チップコイルでもよい。ただし、３つ以上の電極を有する電子部品は領域Ａ１には実装されていない。３種類以上の２つの電極を有する」電子部品が領域Ａ１に実装されていてもよい。複数の電子部品が、立体回路デバイス２の領域Ａ１以外の表面に実装されていてもよい。
＜電子デバイスの製造方法＞
　図５のフローチャートにそって撮像装置１の製造方法を説明する。
＜ステップＳ１０＞立体回路デバイス作製工程
　立体回路デバイス２の形状を含む金型（不図示）に、ＭＩＤ樹脂が注入される射出成形によって成形体が作製される。成形体の表面に、レーザーを照射することよって、無電解めっきの触媒活性を有する領域が形成される。さらに、キャビティＨ１０の底面Ｈ１０ＳＢのパッド１１Ｂと導体パターン４０とを接続する配線（不図示）が形成される。その後、無電解めっき処理を行うことによって、成型体は、複数の導体パターン４０が表面に配設された立体回路デバイス（立体回路デバイス２）となる。導体パターン４０は、例えば、銅層に、ニッケルめっき膜が配設され、さらに最表面には金めっき膜が配設されている。
　図６に示すように、立体回路デバイス２の表面４０ＳＡには複数の導体パターン４０が配設されている。複数の導体パターン４０のうち、２本の導体パターン４１、４２が、幅が略同じで、平行に配置された領域を第１の領域Ａ１という。図７Ａは、図６に示す第１の領域Ａ１である。図７Ａに示すように、導体パターン４１、４２は、第１の間隔Ｄ４０で平行に配置されている。導体パターン４１、４２の幅Ｗ４０は同じである。
＜ステップＳ２０＞レジスト配設工程
　図７Ｂに示すように、第１の領域Ａ１に、第２の間隔Ｄ５０で平行に配置された２本の細長いレジストパターン５０（５１、５２）が、ディスペンサを用いて配設される。本実施形態では、レジストパターン５１の幅Ｗ５０はレジストパターン５２の幅Ｗ５０と同じであり、レジストパターン５１の長さＬ５０はレジストパターン５２の長さＬ５０と同じである。
　レジストパターン５０の長さＬ５０は、実装されるチップコンデンサ６０の長さＬ６０（０４０２サイズの場合、０．４ｍｍ）超である。
　フォトリソグラフィ法によってパターニングされたレジストパターンと異なり、ディスペンサで配設された２本のレジストパターン５０は、ディスペンサの位置精度のため、配設開始位置（レジストパターン５０の一端の位置）が所望の位置から、ずれることがある。位置ずれを考慮して、長さＬ５０は、長さＬ６０の１．２倍超であることが好ましい。長さＬ５０の上限は例えば、長さＬ６０の３倍未満である。
　レジストパターン５０が枠状であると、長さＬ６０方向に位置ずれが生じると２つのパッドの面積が異なることがある。しかし、２本の細長いレジストパターン５１、５２によって形成される２つのパッドの面積は、レジストパターン５１、５２に長さＬ６０方向の位置ずれが生じても位置ずれがない場合と同じように略合同である。
＜ステップＳ３０＞チップ部品接合工程
　図示しないが、２本のレジストパターン５１、５２の間の２本の導体パターン４１、４２のそれぞれに、半田６９（６９Ａ、６９Ｂ）が、ディスペンサを用いて配設される。
　図９に示すように、チップコンデンサ６０が、第１の領域Ａ１の所定位置に配置される。
　例えば、リフロー炉を用いて、半田が溶融する温度まで立体回路デバイス２が加熱される。立体回路デバイス２が室温に戻ると、チップコンデンサ６０の２つの電極６９Ａ、６９Ｂは、半田接合される。
　説明を省略したが、第２の領域Ａ２にもチップコンデンサ６２が、チップコンデンサ６１と同時に接合される。
＜ステップＳ４０＞カメラユニット接合工程
　例えば、複数の光学ウエハにイメージャーチップが接着された積層ウエハを切断することによって、カメラユニット１０が作製される。カメラユニット１０の複数の外部電極１１Ａには、それぞれボール半田１９が配設される。外部電極１１Ａには、ボール半田１９に替えて半田めっき膜、または、半田ペーストが配設されていてもよい。
　カメラユニット１０が、立体回路デバイス２のキャビティＨ１０に収容される。そして、例えば、リフロー炉を用いて、ボール半田１９が溶融する温度まで立体回路デバイス２が加熱される。ボール半田１９は、レジストパターン５０によって形成されたパッドに広がる。言い替えれば、外部電極と半田接合されるパッドの幅は、導体パターン４０の幅Ｗ４０であり、パッドの長さは、２つのレジストパターン５０の間隔Ｄ５０である。パッドは略矩形で、その面積は、（Ｗ４０×Ｄ５０）である。
　立体回路デバイス２が室温に戻ると、カメラユニット１０の外部電極１１Ａは、キャビティＨ１０の底面Ｈ１０ＳＢのパッド１１Ｂに半田接合され、撮像装置１が完成する。
　安定した接合のためには、０４０２サイズのチップコンデンサ６１を配設する領域Ａ１では、導体パターン４１、４２の第１の間隔Ｄ４０が、０．１６ｍｍ－０．２０ｍｍであり、導体パターン４０の幅Ｗ４１、４２が、０．１２ｍｍ－０．１８ｍｍであることが好ましい。レジストパターン５１、５２の第２の間隔Ｄ５０は、０．２０ｍｍ超０．３０ｍｍ未満であることが好ましい。
　また、０６０３サイズのチップコンデンサ６２を配設する領域Ｂ１では、導体パターン４１、４２の第１の間隔Ｄ４０が、０．２０ｍｍ－０．３０ｍｍであり、導体パターン４１、４２の幅Ｗ４０が、０．２０ｍｍ－０．３５ｍｍであることが好ましい。レジストパターン５１、５２の第２の間隔Ｄ５０は、０．３０ｍｍ超０．４０ｍｍ未満であることが好ましい。
　以上の説明のように、導体パターン４０の第１の間隔Ｄ４０に対して、導体パターン４０の幅Ｗ４０が、７０％超１３０％未満であり、レジストパターン５０の第２の間隔Ｄ５０に対して、導体パターン４０第１の間隔Ｄ４０が１００％超１８０％未満であることが好ましい。また、レジストパターン５０の第２の間隔Ｄ５０は、０．２０ｍｍ超０．４０ｍｍ未満であることが好ましい。
　ディスペンサを用いて配設されるレジストパターン５０の幅Ｗ５０は、０．０１ｍｍ超０．５ｍｍ未満である。
　複雑な形状の立体回路デバイス２の狭い面積の表面４０ＳＡにレジストパターンを配設することは容易ではない。しかし、ディスペンサを用いて２本の線状のレジストパターン５０を配設することは困難ではない。本実施形態では、２本のレジストパターン５０の間の導体パターン４０を、チップコンデンサ６０が半田接合されるパッドとすることができる。
　すでに説明したように、平行な２本の導体パターン４１、４２に交差する、略平行な２本のレジストパターン５０によって規定される２つのパッドは、位置ずれが生じても同じ面積となる。半田溶融時に、２つのパッドには同じように半田６９が広がる。チップコンデンサ６０の２つの電極６９Ａ、６９Ｂに印加される溶融半田の界面張力は同じとなるため、マンハッタン現象等の接合不良が発生したり、接合強度が低下したりすることがない。このため、本製造方法によれば、立体回路デバイス２にチップコンデンサ６０を半田接合することが容易である。
＜第１実施形態の変形例＞
　第１実施形態の変形例の撮像装置１Ａ－１Ｃは、第１実施形態の撮像装置１と類似し同じ効果を有する。このため、以下の説明においては、撮像装置１と同じ機能の構成要素には同じ符号を付し説明は省略する。
＜変形例１＞
　図９に示すように本変形例の撮像装置１Ａでは、立体回路デバイス２Ａのレジストパターン５１の幅Ｗ５１とレジストパターン５２の幅Ｗ５２とは異なる。すなわち、２本のレジストパターン５０の幅Ｗ５０は異なっていてもよい。また、図示しないが、２本のレジストパターン５０の長さＬ５０も異なっていてもよい。
＜変形例２＞
　図１０に示すように本変形例の撮像装置１Ｂでは、立体回路デバイス２Ｂのレジストパターン５０は、導体パターン４０に対して角度θ傾いている。
　すなわち、２本のレジストパターン５０は略平行で、導体パターン４０に対して直交している（θ＝０）ことが好ましいが、略傾斜（例えば、θ＜１０度）していてもよい。
　なお、図示しないが、２本の導体パターン４１、４２も、略平行であればよい。例えば、導体パターン４１と導体パターン４２とがなす角度θが１０度未満であればよい。
　ただし、２つのパッドは、形状が略同じで、面積が略同じ、例えば、一方のパッドの面積に対して他方のパッドの面積が９０％超１１０％未満であることが好ましい。
＜変形例３＞
　図１１に示すように本変形例の撮像装置１Ｃでは、立体回路デバイス２Ｃは、第１の領域Ａ１の導体パターン４０は、周囲の領域よりも、半田濡れ性が、悪い剥離領域５９を４つ有する。剥離領域５９は、表面の金めっき膜が、レーザーを用いて剥離されている。
　半田濡れ性の悪い剥離領域５９はレジストパターン５０と同じ効果を有する。すなわち、電子部品６０が半田接合されると、半田濡れ性の悪い領域５９は、半田６９が付着していない半田不濡れ部となる。
　半田濡れ性の悪い剥離領域５９の形状等は、レジストパターン５０の形状等と同じであることが好ましい。
　撮像装置１Ｃは、撮像装置１等よりも製造の自由度が高い。
＜第２実施形態＞
　図１２に示す本実施形態の内視鏡９は、撮像装置１（１Ａ－１Ｃ）が配設されている硬性先端部９Ａと、硬性先端部９Ａの基端に連設された湾曲自在な湾曲部９Ｂと、湾曲部９Ｂの基端に連設された細長い軟性部９Ｃとを有する。湾曲部９Ｂは、操作部９Ｃの操作によって湾曲する。硬性先端部９Ａ、湾曲部９Ｂおよび軟性部９Ｃは、体内に挿入される挿入部である。操作部９Ｃから延設されているユニバーサルコード９Ｅは、図示しないプロセッサ等に接続される。
　内視鏡９は、撮像装置１（１Ａ－１Ｃ）を有するため、高性能である。
　なお、内視鏡９は医療用の軟性鏡であるが、別の実施形態の内視鏡は、工業用の内視鏡であってもよいし、軟性部９Ｃに替えて硬性の直管を有する硬性鏡であってもよい。
　また、立体回路デバイスは、ＭＩＤに限定されることはない。例えば、３Ｄプリンタによる加工または切削加工によって立体回路デバイスを作成してもよい。立体回路デバイスの材質も樹脂には限定されず、セラミックまたはガラスエポキシを用いても良い。また、電子デバイスは、撮像装置に限定されることはない。
　本発明は上述した実施形態等に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等ができる。
１、１Ａ－１Ｃ・・・撮像装置
２、２Ａ－２Ｃ・・・立体回路デバイス
９・・・内視鏡
１０・・・カメラユニット
１１・・・イメージャー
１２・・・光学ユニット
１９・・・ボール半田
２０・・・封止樹脂
４０（４１，４２）・・・導体パターン
４９・・・第２端
５０（５１，５２）・・・ソルダーレジストパターン
６０（６１，６２）・・・チップコンデンサ
５９・・・半田不濡れ部
６９・・・半田

Claims (15)

  1. 　表面に２本の導体パターンが設けられ、前記２本の導体パターンが第１の間隔で平行に配置され、かつ、前記２本の導体パターンの幅が略同じである第１の領域、を有する立体回路デバイスと、
    　前記第１の領域において、第２の間隔で略平行で、前記２本の導体パターンに略直交して配置された、半田が付着していない複数の半田不濡れ部と、
    　前記複数の半田不濡れ部の間の前記２本の導体パターンのそれぞれに、それぞれが半田接合された２つの外部電極を有する電子部品と、を具備することを特徴とする電子デバイス。
  2. 　前記複数の半田不濡れ部の幅が、略同じであることを特徴とする請求項１に記載の電子デバイス。
  3. 　前記複数の半田不濡れ部の幅が、異なることを特徴とする請求項１に記載の電子デバイス。
  4. 　前記２本の導体パターンと前記複数の半田不濡れ部とは略直交していることを特徴とする請求項１に記載の電子デバイス。
  5. 　前記第１の間隔に対して、前記２本の導体パターンの幅が、７０％超１３０％未満であり、
    　前記第２の間隔に対して、前記第１の間隔が１００％超１８０％未満であることを特徴とする請求項１に記載の電子デバイス。
  6. 　前記第１の間隔が、０．１６ｍｍ超０．３０ｍｍ未満であり、
    　前記２本の導体パターンの幅が、０．１２ｍｍ超０．３５ｍｍ未満であり、
    　前記第２の間隔が、０．２０ｍｍ超０．４０ｍｍ未満であることを特徴とする請求項１に記載の電子デバイス。
  7. 　前記電子部品がコンデンサであることを特徴とする請求項１に記載の電子デバイス。
  8. 　前記立体回路デバイスが、成形回路デバイスであることを特徴とする請求項１に記載の電子デバイス。
  9. 　前記複数の半田不濡れ部は、２本の細長いレジストパターンであることを特徴とする請求項１に記載の電子デバイス。
  10. 　前記レジストパターンが、ディスペンサを用いて配設されていることを特徴とする請求項９に記載の電子デバイス。
  11. 　前記２本の導体パターンは、最表面に金めっき膜が配設されており、
    　前記複数の半田不濡れ部は、前記２本の導体パターンの金めっき膜が剥離された領域であることを特徴とする請求項１に記載の電子デバイス。
  12. 　前記立体回路デバイスに実装されたカメラユニットを更に具備することを特徴とする請求項１に記載の電子デバイス。
  13. 　サイズの異なる複数の電子部品を具備することを特徴とする請求項１に記載の電子デバイス。
  14. 　被検体に挿入する挿入部と、前記挿入部に設けられカメラユニットを有する電子デバイスと、を有する内視鏡であって、前記電子デバイスは、表面に２本の導体パターンが設けられ、前記２本の導体パターンが第１の間隔で平行に配置され、かつ、前記２本の導体パターンの幅が略同じである第１の領域、を有する立体回路デバイスと、前記第１の領域において、第２の間隔で略平行で、前記２本の導体パターンに略直交して配置された、半田が付着していない複数の半田不濡れ部と、前記複数の半田不濡れ部の間の前記２本の導体パターンのそれぞれに、それぞれが半田接合された２つの外部電極を有する電子部品と、を具備することを特徴とする内視鏡。
  15. 　２本の導体パターンが表面に設けられ、前記２本の導体パターンが第１の間隔で平行に配置され、前記２本の導体パターンの幅が略同じである第１の領域を有する立体回路デバイスを作製する立体回路デバイス作製工程と、
    　前記第１の領域に、第２の間隔で平行に配置され、前記２本の導体パターンに略直交配置された複数の半田不濡れ部を配設する半田不濡れ部配設工程と、
    　前記複数の半田不濡れ部の間の前記２本の導体パターンのそれぞれに、チップ電子部品の２つの電極をそれぞれ半田接合する接合工程と、を具備することを特徴とする電子デバイスの製造方法。
PCT/JP2022/033914 2022-09-09 2022-09-09 電子デバイス、内視鏡、および、電子デバイスの製造方法 WO2024053096A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/033914 WO2024053096A1 (ja) 2022-09-09 2022-09-09 電子デバイス、内視鏡、および、電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/033914 WO2024053096A1 (ja) 2022-09-09 2022-09-09 電子デバイス、内視鏡、および、電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2024053096A1 true WO2024053096A1 (ja) 2024-03-14

Family

ID=90192180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/033914 WO2024053096A1 (ja) 2022-09-09 2022-09-09 電子デバイス、内視鏡、および、電子デバイスの製造方法

Country Status (1)

Country Link
WO (1) WO2024053096A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
WO2015194460A1 (ja) * 2014-06-20 2015-12-23 オリンパス株式会社 ケーブル接続構造および内視鏡装置
JP2018088442A (ja) * 2016-11-28 2018-06-07 三菱電機株式会社 プリント配線板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
WO2015194460A1 (ja) * 2014-06-20 2015-12-23 オリンパス株式会社 ケーブル接続構造および内視鏡装置
JP2018088442A (ja) * 2016-11-28 2018-06-07 三菱電機株式会社 プリント配線板およびその製造方法

Similar Documents

Publication Publication Date Title
JP3898891B2 (ja) バイアプラグアダプター
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
JP5001731B2 (ja) 配線回路基板と電子部品との接続構造
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
WO2016189609A1 (ja) 立体配線板および立体配線板の製造方法
JP2006073684A (ja) 多層配線板及び多層配線板の製造方法
WO2024053096A1 (ja) 電子デバイス、内視鏡、および、電子デバイスの製造方法
JP2006253569A (ja) フレキシブル配線基板およびこれを用いた半導体装置
US7671477B2 (en) Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP6674284B2 (ja) 実装構造及びモジュール
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
US20220020807A1 (en) Intermediate connection member, method for manufacturing intermediate connection member, electronic module, method for manufacturing electronic module, and electronic equipment
WO2024053097A1 (ja) 立体回路デバイス、撮像装置、内視鏡、および、撮像装置の製造方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP4463139B2 (ja) 立体的電子回路装置
JP3275413B2 (ja) リードフレームおよびその製造方法
JPH07263849A (ja) 印刷回路基板
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
US20240260167A1 (en) Electronic module, imaging unit and equipment
US20240147624A1 (en) Electronic module, electronic apparatus, and method of manufacturing the electronic module
US20220319737A1 (en) Wiring component, module, apparatus, and method for manufacturing module
KR101174912B1 (ko) 범프를 갖는 기판의 제조 방법
JP2917537B2 (ja) 表面実装用ｉｃパッケージの実装方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22958174

Country of ref document: EP

Kind code of ref document: A1