JP2009540441A - 低消費電力及びロー・ピンカウントの双方向デュアル・データ・レート・デバイス相互接続インターフェース - Google Patents

Abstract

簡素なクロック・ソース・シンクロナスのＤＤＲデータ転送構造は、複雑なバス（例えばＵＳＢ）を実装が簡単なデジタルシリアル相互接続バスで置き換えるために、信号を伝達する静的バス状態と組み合わせることができる。これは、ＵＳＢに必要な様々のプルアップ／プルダウン抵抗を排除し、バスがアイドル状態、又はデータ送信状態にある際に、ほとんど、又は全く漏洩電流を伴わずに相互接続バスが作動することを可能にする。すべての必要とされる機能は、２つの信号ピンのみを使用し、実装することができる。また、相互接続バスは、クロックが送信ソースにより提供され、従ってシリアル・データ・ストリームから回復する必要が無いため、ＰＬＬを必要としない高速ＵＳＢのためのシリコン・ソリューションを可能にすることができる。デジタル・シリアル相互接続バスは、ＩＰのＵＳＢタイマー、及び他のプロトコル固有の特性を維持しつつ、設計者がアナログＰＨＹを取り除き、それをシリアル・デジタルＩ／Ｏ転送構造と置き換えることを可能にすることで、ＵＳＢシリコンのための容易な再使用構造を提供することができる。

Description

本発明は、デジタル・デバイス・インターフェースに関し、特に、基板上のＵＳＢデバイスと相互接続するロー・ピン・カウント・インターフェースに関する。

ユニバーサル・シリアルバス（ＵＳＢ）は、周辺機器をコンピュータ・システムと連結することを可能にする。ＵＳＢは、ホスト・コンピュータと、幅広い範囲の同時アクセス可能な機器との間のデータ交換のためのシリアル・ケーブル・バスである。当該バスは、ホストが作動状態にある間に、周辺機器の取り付け、構成、使用、及び取り外しを可能にする。例えば、ＵＳＢプリンター、スキャナ、デジタル・カメラ、記憶装置、カード・リーダーなどは、ＵＳＢ上でホスト・コンピュータ・システムと通信できる。ＵＳＢベースのシステムは、ＵＳＢホスト・コントローラーが、ホスト・システムに存在すること、およびホスト・システムのオペレーティング・システム（ＯＳ）がＵＳＢ及びＵＳＢ大容量記憶デバイスをサポートすることを、必要とする場合がある。

ＵＳＢデバイスは、低速（ＬＳ）、標準速（ＦＳ）、又は高速（ＨＳ）でＵＳＢバス上において通信できる。ＵＳＢデバイスとホストとの間の接続は、インターチップＵＳＢ、ＵＬＰＩ、ＵＴＭＩなどのデジタル相互接続を介して、又はパワー・ライン、アース・ライン、及びデータ・ライン“Ｄ＋及びＤ−”の一対を含む、４線式インターフェースを介して設定できる。ＵＳＢデバイスがホストに接続する際、ＵＳＢデバイスは、Ｄ＋ライン上のプルアップ抵抗を使用し、最初にＤ＋ライン（デバイスが低速デバイスの場合、Ｄ−ライン）を「ハイ」へとプルアップしてもよい。ホストは、ＵＳＢデバイスをリセットすることにより応答してもよい。ＵＳＢデバイスが、高速ＵＳＢデバイスである場合、ＵＳＢデバイスは、リセットの間にＤ−ラインを高めることにより「チャープ」できる。ホストは、Ｄ＋及びＤ−ラインを交互に高めることにより「チャープ」に応答できる。その後、ＵＳＢデバイスは、電子的にプルアップ抵抗を除去し、高速で通信を継続できる。切断する際、標準速デバイスは、Ｄ＋ラインからプルアップ抵抗を除去する（すなわち、ラインをトライステート(tri-state) にする）のに対して、高速ＵＳＢデバイスではＤ＋及びＤ−ラインの両方をトライステートにできる。

組み込まれた、ポータブル製品には、ＵＳＢデバイスの人気、ドライバのサポート、相互運用性、及び比較的低コストの理由で、ＵＳＢインターフェースが屡々実装される。しかしながら、標準的なＵＳＢデバイスは、（サスペンド、又はスタンバイにあっても）常に電力を消費するプルアップ及びプルダウン抵抗に加えて、アナログ物理層（ＰＨＹ）コンポーネントを含む。ＵＳＢのこれらの側面により、消費電力を意識した組込み型デバイス、特に、電池を使って作動するものにはあまり魅力的ではない。従って、アナログＰＨＹの付加的な電力、並びにプルアップ及びプルダウン抵抗を伴わず、ＵＳＢ接続性を提供することが望まれてきた。

ＵＳＢ−ＩＦ（ＵＳＢインプリメンターズ・フォーラム）は、幾つかのＵＳＢのアナログＰＨＹ問題に取り組むためのインターチップ１．０規格を作成及び公開しており、従ってポータブルデバイスにとってさらに魅力的ではあるが、インターフェースはＨＳ（高速）ＵＳＢ転送速度の能力が無く、ＵＳＢの差動データ（Ｄ＋／Ｄ−）の側面を残しており、一般にアイ・ダイアグラム、クロック修復、及び同期を必要とする。これは、単純なデジタル・クロック及びデータ・インターフェースに加えて、実装の複雑性を増し、伝達長さを１０ｃｍ以下に制限する。また、このスキームを４８０Ｍｂ／ｓの処理能力に到達させることを非常に困難にする。

様々なインターフェース・ソリューションが過去に実装及び提案されてきた。例えば、米国特許番号第４，７８５，３９６号（特許文献１）は、差動データ・ラインに渡り、Ｍａｎｃｈｅｓｔｅｒ記号化の使用を定義する。これは、クロック修復を必要とし、その限界に関して、インターチップＵＳＢと非常に類似する。また、これはＵＳＢ特有の点間構造に換えて、複数のデバイスを共に接続するように構成される。これは、アイドル状態を示すためにプルアップを使用し、衝突検出及び有効データを示すために他の「静的」状態を使用する。これは、実装に過度の負担となる、中間プロトコルを用いずに、ＵＳＢリセット、又はＵＳＢレジュームを通信する能力を有しない。また、定義されたアービトレーション機能は、ＵＳＢ上位レベル・プロトコルに既に定義されているため、不必要と見なすことが可能である。

米国特許番号第５，７９０３，９９３号（特許文献２）は、シングルマスタを有するバス上で「スレーブ」デバイスを作動させることを可能にする個別のインタラプト・ラインを定義する。これは、また、すべてのＵＳＢトラフィックのヘッダーとしての役割を果たすか、又はＵＳＢリセットなどの制御情報を送信するために使用されることが必要な、パケット・プロトコルであるコマンド・シーケンスを定義する。これは、ＵＳＢデバイス自体へかなりの修正を行わなければ、ＵＳＢ環境でうまく機能しないであろう。

米国特許番号第４，８４７，８６７号（特許文献３）は、双方向データ・ラインの使用を定義するが、マスタは常にクロックを供給する。プロトコルは、データを送信するためにクロックの立ち上がりエッジを、そしてデータを受信するために立ち下がりエッジを、使用する。

米国特許番号第６，０７３，１８６号（特許文献４）は、双方向データ・ラインの使用を定義するが、マスタは常にクロックを供給する。これは、さらに長い回路トレースの長さに渡るデュアル・データ・レート・スキームを有するロバストな解決法を提供しないであろう。従って、これは一部の用途には有効ではないであろう。また、ＵＳＢリセット及びレジュームなどの静的シグナル送信のための方法は提供されない。

米国特許番号第７，００３，５８５号Ｂ２（特許文献５）は、クロック抽出のためのトランシーバ・スキームの使用を定義し、ＵＳＢ環境では重複であるインターフェースのためのトランスポート・プロトコルを定義する。これは、ＵＳＢに対するデジタル代替シリアルバスではなく、従ってポータブル・デバイスに対する必要条件を満たさない。これは、主に長い電路用として設計されている（７５'の例は背景技術の項に記載）。

米国特許番号第５，９７０，０９６号（特許文献６）は、１つのマスタと１つ以上のスレーブデバイスとの間のバス構造を記載する。これは、インターフェースの静的状態を使用するアイドル状態を記載するが、バス上の静的状態を通じたＵＳＢリセット又はレジュームの方法は提供されない。

米国特許出願番号第２００２／００９５５４１号Ａ１（特許文献７）は、アナログ・シリアル・データ転送スキームを記載し、デジタル・シリアル転送には適用されない。

米国特許出願番号第２００４／０２６３３２１号Ａ１（特許文献８）は、送信源から受信機へ電源供給をもできる、シリアル・データ送信システムを記載する。これは、電源供給に焦点を置き、ＵＳＢリセット、又はＵＳＢレジュームのための静的状態を提供しない。また、標準的なＵＳＢの代替となるような単純な２線式スキームを首尾よく描いていない。

米国特許番号第４，７８５，３９６号 米国特許番号第５，７９０３，９９３号 米国特許番号第４，８４７，８６７号 米国特許番号第６，０７３，１８６号 米国特許番号第７，００３，５８５号Ｂ２ 米国特許番号第５，９７０，０９６号 米国特許出願番号第２００２／００９５５４１号Ａ１ 米国特許出願番号第２００４／０２６３３２１号Ａ１

当該の従来技術と本明細書に記載の本発明とを比較した後に、従来の技術に関連する他の類似の問題は当業者に明らかとなるであろう。

本発明の様々な実施形態は、アナログＰＨＹの付加的な電力消費、並びにプルアップ及びプルダウン抵抗を伴わないＵＳＢ接続性を提供する。幾つかの実施形態は、基板上でＵＳＢデバイスを相互に接続するために、簡素なロー・ピン・カウント・インターフェースを含む。一組の実施形態では、２線式デジタル・バスを、ＵＳＢ ＰＨＹ又はＵＳＢケーブルを使用せずにＵＳＢデバイス及び／又はコントローラーを相互に接続するように構成することができる。相互に接続されたデバイス及び／又はコントローラーは、一般的に取り外し不可能であるが、ある実施形態においては、スマート・カード、又は拡張「ドーター」ボードなどの取り外し可能なモジュールであってもよい。ある実施形態において、当該の簡素なロー・ピン・カウント・インターフェースは、周辺機器がいつも取り付け及び／又は取り外しされる、標準のＵＳＢ、又はＩＥＥＥ１３９４のためのプラグ・アンド・プレイ代替インターフェースとして使用されない。

一実施形態は、同一のインターフェースに渡って同時ホスト及びデバイスの接続性を可能にする２線式双方向バイモーダル・バスを含み、例えば、携帯電話などのＵＳＢデバイスが、外部ＰＣに対してＵＳＢデバイスとして示される一方、カード・リーダーなどの接続された周辺機器へもＵＳＢホストとして示されることを可能にする。一組の実施形態において、２線式双方向バイモーダル・バスは、１つのクロック・ライン、及び１つのデータ・ラインと相互に接続する２線式シリアル２４０ＭｈｚＤＤＲであってもよい。クロック及びデータは、アクティブな転送の間のみに移行することができる。データは、クロックの立ち上がり及び立ち下がりエッジでクロックされてもよく、従って、４８０ＭｂｉｔのＵＳＢ高速データ・レートが維持できる。クロックは、データと同期のソースであってもよい。これは、２線式双方向バイモーダル・バスで構成されるシステムに含まれるＩＣ及びプリント基板の両方の設計を簡略化することができる。

静的な状態、又はアクティブ・データ送信状態なしで、以下のＵＳＢ機能を可能にするように構成することができる。

１つ以上のクロック周期のＵＳＢアイドル（クロック・ラインがハイ、データ・ラインがロー）、

現在のＵＳＢの仕様要件と一致するように、１ｍｓのＵＳＢアタッチ、又はレジューム（クロック・ラインはロー、データ・ラインはハイ）、

アイドル状態と同一であるが、現在のＵＳＢの仕様要件と一致するように時間周期が３ｍｓであってもよい、ＵＳＢサスペンド、

現在のＵＳＢの仕様要件と一致するように、２．５μｓ又は、１０ｍｓのＵＳＢリセット（クロック・ラインは低く、データラインは低い）。

概して、本発明の様々な実施形態は、信号を伝達する、簡素なクロック・ソース同期ＤＤＲデータ転送構造と、静的バス状態を組み合せて、ＵＳＢのような複雑なバスを実装が簡単なデジタル・シリアル相互接続バスで置き換えることができる。これは、ＵＳＢに必要な様々のプルアップ／プルダウン抵抗を排除し、バスがアイドル状態、又はデータ送信状態にある際に、ほとんど、又は全く漏洩電流を伴わずに相互接続バスを作動させることを可能にする。すべての必要とされる機能は、２つの信号ピンのみを使用し、実装することができる。相互接続バスは、また、クロックが送信ソースにより提供され、従ってシリアル・データ・ストリームから回復する必要が無いため、ＰＬＬを必要としないＨＳ ＵＳＢのためのシリコン・ソリューションを可能にすることができる。本発明の様々な実施形態は、ＩＰのＵＳＢタイマー、及び他のプロトコル固有の特性を維持しつつ、設計者がアナログＰＨＹを取り除き、それをシリアル・デジタルＩ／Ｏ転送構造と置き換えることを可能にすることで、ＵＳＢシリコンのための容易な再使用構造を提供することができる。

以下の詳細な説明を以下の図面とあわせて検討する際、本発明のさらなる理解が得られるであろう。

図１は、２線式双方向バイモーダル・バスがチップ（ＳＯＣ）及びカード・リーダー（ＣＲ）上のシステムをＵＳＢハブへ連結するために使用される一実施形態のブロック図である。

図２は２線式双方向バイモーダル・バスのデータ転送操作を図示する例示的タイミング図を示す。

図３は２線式双方向バイモーダル・バスのデータ転送、ＵＳＢサスペンド、及びＵＳＢレジューム動作を図示する例示的タイミング図を示す。

本発明は、様々な改変及び代替形態を受け入れる余地があるが、本明細書の特定の実施形態は、図面の実施例によって示され、本明細書に詳しく説明される。しかしながら、図面及び詳細な説明は本発明の開示された特定の形式を制限することを目的としたものではなく、むしろ反対に、添付の請求項により定義される本発明の趣旨及び範囲内に含まれる、すべての修正、同等のもの、及び代替を網羅することを意図とする。表題は、構成の目的のみであって、説明、又は請求項を制限、又は解釈するために使用されるものではないことに留意されたい。さらに、「してもよい(することができる)」という用語は、寛容を表す意味（例えば、ある実施形態において、可能性を有する、又は可能である）で本出願を通じて使用され、義務的な意義（すなわち、「しなければならない」）ではない。「含む」という用語及び、その派生語は、「〜を含むがこれらに限定されない」という意味である。「連結した」という用語は、「直接的、又は間接的に接続した」ことを意味する。

一組の実施形態では、２線式（又は少なくとも２線）デジタルバスが、ＵＳＢ物理層（ＰＨＹ）又はＵＳＢケーブルを使用せずに、ＵＳＢデバイス及び／又はコントローラーを相互に接続するように構成することができる。１線は、双方向クロック（ＣＬＫ）ライン／信号であって、もう一方の線は、双方向データライン／信号であってもよい。ある特定の実施形態において、クロック信号は、データ転送の間のみにアクティブであってもよく、データは、クロックの立ち上がり、及び立ち下がりエッジ上でクロックされてもよく、これにより、ダブル・データ・レート（ＤＤＲ）転送プロトコルを実現することができる。送信デバイスは、ＣＬＫ信号を、データと同時及び同期して併送するソースとなり、受信デバイスは、クロックラインの移行の間にデータをクロックしてもよい。一実施形態において、バスは、１つ以上のダブル・データ・レート（ＤＤＲ）データ・ラインを含んでもよく、それらは、すべてＣＬＫラインと、ソース・シンクロナスであってよい。電圧レベルは、プロセス／デバイス固有であってもよい。図１は、２線式双方向バイモーダル・バス１１０が、チップ（ＳＯＣ）１０２及びカード・リーダー（ＣＲ）１０８上のシステムをＵＳＢハブ１０４へ連結するために使用される、例示的なシステムのブロック図を図示する。パーソナル・コンピュータ（ＰＣ）システム１０６も、標準的なＵＳＢ接続１１２を通じて、ＵＳＢハブ１０４へ連結されてもよい。

一組の実施形態において、（携帯電話に備えられることがある）ＳＯＣ１０２は、周辺ＵＳＢデバイスとして、ＨＵＢ１０４を通じてＰＣ１０６へ接続されてよく、同時に、別の接続された周辺ＵＳＢデバイス（この場合、ＣＲ１０８）に対するＵＳＢホストとしても動作してよい。２線式双方向バイモーダルバス１１０を介してＵＳＢハブ１０４へＣＲ１０８を連結することによって、また２線式双方向バイモーダル・バス１１０を介してＵＳＢハブ１０４へＳＯＣ１０２を連結することによって、ＣＲ１０８はＰＣ１０６及びＳＯＣ１０２の両方により、周辺ＵＳＢとして認識されることができ、ＳＯＣ１０２は、ＰＣ１０６により周辺ＵＳＢデバイスとして、またＣＲ１０８によりＵＳＢホストとして認識されることができる。

上記に記載のように、２線式双方向バイモーダル・バス（又はインターフェース）１１０は、ＣＬＫライン及びデータ・ラインを含み、ＣＬＫラインとデータ・ラインの状態の組み合せは、２線式バスを介してＵＳＢ接続性を可能にするために選択された一部のＵＳＢの機能性を実現するように構成されてもよい。例えば、ＵＳＢアイドル状態は、データ・ラインを低い状態に維持すると同時に、ＣＬＫラインを高い状態に維持することにより実現されてもよい。同様に、ＵＳＢリセット状態は、ＣＬＫライン及びデータ・ラインの両方を低い状態に維持することにより実現されてもよく、ＵＳＢレジューム／接続状態は、データラインを高い状態に維持すると同時に、ＣＬＫラインを低い状態に維持することにより実現されてもよい。ＵＳＢデータ送信／受信動作は、データ・ラインに渡って送信されたデータをクロックするように、ＣＬＫ信号を使用することによって達成されてもよい。

ＵＳＢ２．０の要件への順守を確実にするために、４８０Ｍｂ／秒の要求される有効データ転送レートは、２４０ＭＨｚで起動されるＣＬＫ信号を備えるＤＤＲバスとして、２線式バス１１０を実装することにより達成されてもよい。ビットスタッフィングは必要ではなく、ＵＳＢリセット／レジューム・タイミングを維持することにより、既存の内部タイマーは、通常、標準的なＰＨＹへ接続する、ＵＳＢ機能上で再使用されてもよい。ＣＬＫ信号及びデータ信号は、ソース・シンクロナス信号として作成されてもよく、必要に応じてあらゆるデータ・レートを可能にする。例えば、一組の実施形態において、ＣＬＫ信号は、５３３ＭＨｚで起動されてもよく、ＤＤＲ転送設定の場合、１０６６Ｍｂ／秒の有効データレートを達成できる。２線式バス１１０用のインターフェースは、電磁妨害波（ＥＭＩ）によるスパイクを減少するために、拡散スペクトル・クロック／データラインを使用して、標準的なＤＤＲ能力のある出入力（Ｉ／Ｏ）パッドと共に実装されてもよい。ソース・シンクロナスのデータ及びクロック信号は、両方とも同期して拡散するであろう。

幾つかの実施形態において、幅広い周波数許容範囲は、例えば、代わりにリング発振器等のような、フェーズ・ロック・ループ（ＰＰＬ）よりも簡素及び／又は簡単な構造を使用してＣＬＫ信号を実現することを可能にさせ得る。例えば、ＵＳＢ２．０について、４００〜４８０Ｍｂ／秒レートは、ＤＤＲ転送構造のための２００ＭＨｚ〜２４０ＭＨｚのクロック許容範囲で達成されてもよい。２線式バス１１０のための前記規定のプロトコルは、ＵＳＢアイドル、ＵＳＢリセット、ＵＳＢレジューム／接続、及びＵＳＢデータ転送の、４つの基本的状態のみが定義されてもよいため、エラー訂正コード（ＥＣＣ）、データ破損及びデータ・アービトレーションが（とりわけ）対処される、上位のＵＳＢプロトコルにとりわけ適切であってもよい。好ましい実施形態において、２線式バス１１０は、点間の相互連結（例えば、ホストからデバイスへなど）のために概して使用されてもよく、データの送信がない場合、アイドルにとどまることができる。

図２は、アイドル状態からデータ転送状態へ、そして転送の最後にまたアイドル状態へ戻るように変わっていく、ＣＬＫライン２０２とデータ・ライン２０４を備える、２線式バスのデータ転送動作を図示する実例のタイミング図を示す。図に示すように、データは、クロックの立ち上がり及び立ち下がりエッジ上の両方でクロックされ、ＤＤＲ転送プロトコルを実行する。データ送信が完了すると、バスはアイドル状態へ戻ることができる。一般的なＵＳＢシステム接続状態において、デバイスへ連結しているホストは、一般的にマスタ・デバイスとして動作し、デバイスはスレーブ・デバイスとして動作するが、ホスト及びデバイスの両方は、バス上の信号状態又はデータを起動する能力がある。ホストデバイスは、バスがアイドル状態にある場合、バス上でウイーク（弱い）キーパー（クロック・ライン上のウイーク（弱い）プルアップ、及びデータ・ライン上のウイーク・プルダウン）を設置してもよく、データ転送が生じる際、キーパーを取り除いてもよい。データがバス上で起動される際、送信デバイスも、データと同調してクロック信号を起動してよい。

前述のように、アイドル状態及びデータ送信状態に加えて、２線式バス１１０は、ＵＳＢリセット、ＵＳＢレジューム、及びＵＳＢサスペンドをサポートするように構成されてもよい。これらの状態は、起動状態として実装され、ウイーク・キーパーをオーバードライブし、ＵＳＢデバイスがサスペンド状態のＵＳＢホストへとウェイク・アップ信号を送ることを許可し、これによりウェイク・イベントを引き起こしてもよい。ＵＳＢホストは、サスペンド状態のＵＳＢデバイスにレジューム信号を同様に送信し、同様の方法でバスをウェイクアップし得ることに留意されたい。従って、レジューム信号とウェイク・アップ信号は、機能的には同一であると見なされ、レジューム信号は、ホスト起動型のイベントを、ウェイクアップ信号はデバイス起動型イベントを示している。図３は、アイドル及びデータ送信状態に加え、２線式バスのＵＳＢリセット、ＵＳＢサスペンド、及びＵＳＢレジューム動作を図示する、実例のタイミング図を示す。図１と同様に、１つ以上のクロック周期の間、ＣＬＫライン２０２はハイに、データ・ライン２０４はローに保たれている間、２線式バス１１０は、アイドル状態にあってもよい。アイドル状態の終了に達すると、データは、ＣＬＫ信号２０２の立ち上がりエッジ及び立ち下がりエッジの両方でサンプリングされてもよい。最後にサンプリングされたデータを受けて、ＣＬＫライン２０２をハイに、データ・ライン２０４をローに、保つことにより、再度アイドル状態に入ることができる。現在のＵＳＢの仕様要件と一致するように、ＣＬＫライン２０２がハイに、データライン２０４がローに保たれる時間周期を３ｍｓまで延長することにより、ＵＳＢサスペンドモードに入ることができる。ＣＬＫライン２０２を高から低へ送信し、データライン２０４を低から高へ送信することにより、ＵＳＢアタッチ、又はレジューム・モードに入って、新しい状態を少なくとも１ｍｓの間維持して、現在のＵＳＢの仕様要件と一致するようにすることができる。また、図３に示すタイミング図に図示するように、ＵＳＢリセットは、２．５μｓ又は１０ｍｓの間、ＣＬＫライン２０２及びデータ・ライン２０４の両方を低く保つことによって、現在のＵＳＢの仕様要件と一致するように、作動させることができる。ＣＬＫライン２０２の状態と、データ・ライン２０４の状態がＵＳＢアタッチ／レジューム状態、ＵＳＢサスペンド状態、及び／又はＵＳＢリセット状態をそれぞれ伝達するために一定に保たれる、それぞれのタイミングの時間周期は、性能向上のために短くなってもよいことに留意されたい。

概して、２線式（最小構成）相互接続バスは、信号起動なしで（すなわち、静的状態を使用して）コマンド待ち／制御状態の情報を、データが送信されるのと同じラインに渡って送信させるように構成されてもよい。相互接続バスが要求／許可構造を有しない場合、相互接続バスは、プロトコルが、２つのソースから同時にバスへ書き込むことを防止するように設計されるか、あるいは、内在／内蔵のハンドシェイク構造を通じてバスの接続を防止するように設計されている限りは、ＵＳＢ以外のプロトコルのために使用されてもよい。状態情報は、ある特定の時間周期の間、保たれるライン状態により、相互接続バス上で伝達されてもよい。言い換えれば、ある時間周期の間、保たれる静的状態は、クロック及び／又は他のエッジ情報がない場合、情報を伝達することができる。

幾つかの実施形態において、相互接続バス・インターフェースは、起動されない場合、動作の間に３状態であってもよい、標準的なＩ／Ｏドライバを使用し、実装されてもよい。クロック・ライン及びデータ・ラインは、両方とも双方向性であってもよい。データ転送は、（低クロック速度での効率を増加するために）ＤＤＲスキームに従い構成されてもよく、クロック周波数は、特定の転送条件のための望ましい有効データレートを維持するために要求されるあらゆる値に対し、設定されてもよい。（すなわち、ＦＳ ＵＳＢに対して６ＭＨｚ、今日のＰＣマザーボードで一般的なＤＤＲメモリ速度と一致するための５３３ＭＨｚ等）。従って、相互接続バスの仕様は、クロック周波数を単に増加することにより、ＵＳＢ３．０以上に拡張されてもよい。同じクロック・ソース周波数を有する、より高いデータ・レートについて、データ・ラインの数も増加されてもよく、いかなる、又はすべてのデータ・ラインも、双方向データ・ラインとして構成されてもよい。一組の実施形態において、使用された信号を伝達する電圧レベルは、実装形態に左右され、送信デバイス及び受信デバイスが互換性のある電圧レベルで動作する限り、あらゆるレベルに設定されてもよい。例えば、１．８Ｖの信号伝達が実装されてもよいが、１．２Ｖなどの代替の電圧クラスも特定されてもよい。

相互接続バスに連結された場合にホストとして動作するデバイスは、アクティブな転送が進行中でない場合、バス・アイドル状態を維持するためにウイーク・バス・キーパー（すなわち、ウイーク・プルアップ／プルダウンの適用）を実装してもよい。ホスト・デバイスは、データを送信及び／又は受信する間に、ウイーク・キーパーを一時的に取り除いてもよい。一組の実施形態において、例えば、図２及び３に示すように、クロック・ラインをハイに、データ・ラインをローに起動することにより最終データ送信後のクロック周期の特定の数（例えば、２）のためのアイドル状態を確立するデバイス（すなわち、ホストとして動作していないデバイス）によって、これを達成してもよく、その時間周期の間、ホストとして動作しているデバイスが、効果的にクロック・ラインをプルアップし、データ・ラインをプルダウンする、アイドル状態のウイーク・キーパーを適用する。一組の実施形態において、簡素な拡散スペクトル・クリック・スキームは、データ及びクロック・エッジが常に互いに同期であり、容易に周波数ドメインにおいて変化させることが可能であるため、ＥＭＩの効果を減少するのに使用されてもよい。幾つかの実施形態は、ＥＭＩの効果をさらに減少及び／又は排除するために、スルー・レート制御のＩ／Ｏポートを使用して実現されてもよい。

本発明の様々な側面のさらなる改変及び代替の実施形態は、本説明を考慮すると当業者には明らかであろう。従って、本説明は図示としてのみ解釈され、本発明を実行する基本的な方法を当業者へ教示する目的として解釈されたい。本願に示され、記載される本発明の形式は、実施形態として解釈されることを理解されたい。要素及び材料は、本願に図示及び記載されたものと置き換えられてもよく、部品及び過程は、その逆を行ってもよく、本発明の一部の特性は、独立して使用されてもよく、すべては本発明の該説明の利点を有する後に当業者に明らかとなるであろう。以下の請求項に記載される本発明の趣旨及び範囲から逸脱することなく、ここに説明される要素において変更がなされてもよい。

Claims (20)

1. 相互接続バスであって、
   双方向クロック・ラインと、
   ＵＳＢデータを伝送するように動作可能な双方向データ・ラインと、を備え、
   前記クロックラインを通して送信するクロック信号は、前記データ・ラインを通して送信されるデータと、ソース・シンクロナスであり、
   前記データは、前記クロック信号の少なくとも立ち上がりエッジでサンプリングされ、 前記相互接続バスは、前記クロック・ライン及び前記データ・ラインを通してＵＳＢコマンド待ち状態／制御状態の情報を伝達するように動作可能であり、前記クロック・ライン及び前記データ・ラインの静的状態のそれぞれの組み合せが、ＵＳＢコマンド待ち状態／制御状態の情報のそれぞれに対応している、
   相互接続バス。
2. 前記ＵＳＢコマンド待ち状態／制御状態の情報は、
   ＵＳＢアイドル状態と、
   ＵＳＢアタッチ／レジューム状態と、
   ＵＳＢサスペンド状態と、
   ＵＳＢリセット状態と、
   を含む、請求項１に記載の相互接続バス。
3. 前記ＵＳＢアイドル状態は、指定された数のクロック周期について、前記クロック・ラインをハイに、前記データ・ラインをローに保つことにより伝達され、及び／又は、
   前記ＵＳＢアタッチ／レジューム状態は、指定された第１の時間周期について、前記クロックラインをローに、前記データラインをハイに保つことにより伝達され、及び／又は、
   前記ＵＳＢサスペンド状態は、指定された第２の時間周期について、前記クロックラインをハイに、前記データラインをローに保つことにより伝達され、及び／又は、
   前記ＵＳＢリセット状態は、指定された第３の時間周期について、前記クロック・ラインをローに、前記データ・ラインをローに保つことにより伝達される、請求項２に記載の相互接続バス。
4. 前記指定された数のクロック周期、前記指定された第１の時間周期、前記指定された第２の時間周期、及び前記指定された第３の時間周期は、ＵＳＢの仕様要件を満たす、請求項３に記載の相互接続バス。
5. 前記インターフェースは、物理層（ＰＨＹ）及び／又はＵＳＢケーブルを使用することなく、ＵＳＢデバイスを連結するように動作可能である、請求項１に記載の相互接続バス。
6. 前記データは、前記クロック信号の立ち上がりエッジ及び／又は立ち下がりエッジでサンプリングされる、請求項１に記載の相互接続バス。
7. 前記クロック信号は、前記データ・ライン上でデータ転送の間のみにアクティブとなる、請求項１に記載の相互接続バス。
8. 相互接続バスを通して第１のＵＳＢデバイスと、第２のＵＳＢデバイスとの間でＵＳＢデータを送信するステップであって、前記相互接続バスは、物理層（ＰＨＹ）及び／又はＵＳＢケーブルを使用することなく、前記第１のＵＳＢデバイス及び前記第２のＵＳＢデバイスを共に連結する２つ以上の信号ラインを含む、ステップと、
   クロックされた信号により起動される２つ以上の信号ラインのいずれをも伴わずに、前記相互接続バスを通して、前記第１のＵＳＢデバイス及び前記第２のＵＳＢデバイスにより認識される、ＵＳＢコマンド待ち状態／制御状態を伝達するステップと、
   を含む方法。
9. 前記２つ以上の信号ラインの１つは、双方向クロック・ラインであり、前記２つ以上の信号ラインの残りのラインの少なくとも１つは双方向データ・ラインである、請求項８に記載の方法。
10. 前記第１のＵＳＢデバイスはＵＳＢホスト・デバイスであり、前記方法は、前記データ・ライン上でアクティブ・データの転送が起こらない場合、前記相互接続バス上でＵＳＢアイドル状態を維持するように、ウイーク・プルアップ／プルダウンを適用する前記第１のＵＳＢデバイスをさらに含む、請求項９に記載の方法。
11. 前記データ・ライン上でデータを受信及び／又は送信する際、前記ウイーク・プルアップ／プルダウンを一時的に取り除くことが操作可能である前記ＵＳＢホスト・デバイスをさらに含む、請求項１０に記載の方法。
12. 前記クロックラインを通してクロック信号を送信するステップと、
    前記クロック信号の立ち上がりエッジ及び立ち下がりエッジで前記データ・ラインを通して送信されたデータをサンプリングするステップと、
    をさらに含む、請求項９に記載の方法。
13. 前記第１のＵＳＢデバイス及び前記第２のＵＳＢデバイスは、前記データラインを通してデータをそれぞれ送信及び／又は受信するステップと、
    前記第１のＵＳＢデバイス及び前記第２のＵＳＢデバイスは、前記データとソース・シンクロナスであるクロック信号を作成するために、前記データの送信を実行する際、前記クロックラインを通してそれぞれクロック信号を送信するステップ、とをさらに含む、請求項９に記載の方法。
14. 前記２つ以上の信号ラインの残りのラインは、複数の双方向データ・ラインを含む、請求項９に記載の方法。
15. 前記相互接続バスを介し、前記第１のＵＳＢデバイスと、前記第２のＵＳＢデバイスとの間でＵＳＢハブを連結するステップと、
    ＵＳＢホスト・デバイスを前記ＵＳＢハブに連結するステップであって、前記第１のＵＳＢデバイスは、前記ＵＳＢホスト・デバイスに対してはデバイスとして示され、前記第２のＵＳＢデバイスに対してはＵＳＢホスト・デバイスとして示されるステップ、とをさらに含む、請求項８に記載の方法。
16. 前記第２のＵＳＢデバイスは、前記第１のＵＳＢデバイス及び前記ＵＳＢホスト・デバイスに対してデバイスとして示される、請求項１５に記載の方法。
17. 前記ＵＳＢハブに前記ＵＳＢホスト・デバイスを連結する前記ステップは、標準のＵＳＢ接続を介して前記ＵＳＢホスト・デバイスを前記ＵＳＢハブに連結するステップを含む、請求項１５に記載の方法。
18. システムであって、
    双方向クロッ・クラインと、
    双方向データ・ラインと、を含む相互接続バス、を含み、
    前記クロック・ラインを通して送信されるクロック信号は、前記データラインを通して送信されるデータとソース・シンクロナスであり、
    前記データは、前記クロック信号の少なくとも立ち上がりエッジでサンプリングされ、
    前記相互接続バスは、バス競合を本質的に防止するように、ハンドシェイク構造で構成されるバスプロトコルに従い、前記データラインを通してデータを送信するように動作可能であり、
    前記相互接続バスは、前記クロック・ライン及び前記データ・ラインを通して前記バスプロトコルのコマンド待ち状態／制御状態の情報を伝達するように動作可能であり、指定された時間周期に保たれた前記クロックライン及び前記データ・ラインの静的状態のそれぞれの組み合せは、ぞれぞれのコマンド待ち状態／制御状態の情報に対応している、
    システム。
19. 前記相互接続バスは、１つ以上の付加的なデータ・ラインをさらに含む、請求項１８に記載のシステム。
20. 前記データは、前記クロック信号の前記立ち上がりエッジ及び／又は立ち下がりエッジでサンプリングされる、請求項１８に記載のシステム。

Images