HINTERGRUND DER ERFINDUNG
-
Die Erfindung betrifft ein serielles Datenkommunikations-
System mit Verwendung einer zweidrahtleitung und
insbesondere ein derartiges System, bei dem eine Anzahl von
Stationen über eine Zweidrahtieltung verbunden sind, mit einem
Datendraht zum Übertragen von Daten und einem Taktdraht zum
Übertragen eines Taktsignals zur Steuerung der
Datenübertragung.
-
Ein derartiges Datenkommunikationssystem ist aus dem
europäischen Patent Nr. 0051332, veröffentlicht am 11. April
1984, bekannt. Bei diesem System sind sowohl der Takt- als
auch der Datendraht über einen zugeordneten
Hochziehwiderstand mit einer Speisequelle verbunden. Eine Masterstation
umfaßt einen MOS-Transistor mit offenem Drain (oder einen
Bipolartransistor mit offenem Kollektor), dessen Drain
(oder Kollektor) mit dem Taktdraht verbunden ist, dessen
Source (oder Emitter) mit Bezugsanschluß verbunden ist und
dessen Gate (oder Basis) mit einem Taktsteuersignal
versorgt wird, während eine Übertragungsstation einen
Transistor mit offenem Drain (Kollektor) aufweist, dessen Drain
(Kollektor) mit dem Datendraht verbunden ist, dessen Source
(Emitter) mit dem Bezugsanschluß verbunden ist, und dessen
Gate (Basis) mit einem Datensignal versorgt wird. Dieses
Kommunikationssystem hat jedoch einen schwerwiegenden
Nachteil, daß die Datenübertragungsgeschwindigkeit gering ist,
da das Taktsignal durch Entladen des Taktdrahtes durch den
Transistor und Laden des Taktdrahtes durch den
Hochziehwiderstand übertragen wird. Die Ladungszeitkonstante ist
lang. Da jedes Bit des Datensignals synchron zu dem
zugeordneten Taktpuls des Taktsignals übertragen wird, kann das
Datensignal nicht mit hoher Geschwindigkeit übertragen
werden.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Aufgrunddessen liegt eine Aufgabe der Erfindung in der
Schaffung eines seriellen
Zweidrahtleitungs-Kommunikationssystems, bei dem Datensignale mit hoher Geschwindigkeit
übertragen werden können.
-
Eine weitere Aufgabe der Erfindung liegt in der Schaffung
eines seriellen Datenschnittstellensystems zum Übertragen
eines Datensignals mit hoher Geschwindigkeit.
-
Das erfindungsgemäße System umfaßt eine Anzahl von
Stationen, die durch einen einzelnen Taktdraht und einen
einzelnen Datendraht verbunden sind, und zeichnen sich dadurch
aus, daß der Taktdraht durch eine
Hochzieh-Transistorschaltung in einer Masterstation betrieben wird und der
Datendraht mit einer verdrahteten Hochzieh-Logikeinrichtung
verbunden ist und daß eine Übertragungsstation jedes Bit eines
Datensignals auf dem Datendraht synchron zu der führenden
oder der folgenden Kante des zugeordneten Taktpulses eines
Taktsignals auf dem Taktdraht überträgt und eine
Empfangsstation jedes Datenbit auf dem Datendraht synchron zu der
anderen, der fallenden oder der führenden Kante des
zugeordneten Taktpulses empfängt.
-
Da der Taktdraht durch die Transistorhochziehschaltung in
der Masterstation betrieben wird, werden sowohl die
Ladungs- als auch die Entladungszeitkonstante des Taktdrahtes
sehr klein, so daß jeder Taktpuls des Taktsignals, der auf
dem Taktdraht erscheint, eine schnell ansteigende Flanke
und ein schnell abfallende Flanke aufweist. Aufgrunddessen
kann die Übertragungsstation jedes Bit des Datensignals auf
dem Datendraht synchron zu der führenden oder der fallenden
Flanke des zugeordneten Taktpulses übertragen, und die
Empfangsstation kann jedes Datenbit auf dem Datendraht
synchron zu der anderen, der fallenden oder der führenden,
Flanke des zugeordneten Taktpulses empfangen.
Aufgrunddessen wird die Datenübertragung mit einer hohen
Geschwindigkeit durchgeführt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die obigen und andere Aufgaben, Vorteile und Merkmale der
Erfindung werden aus der folgenden Beschreibung in
Verbindung mit den beigefügten Zeichnungen deutlich. Es zeigen:
-
Fig. 1 ein Systemdiagramm gemäß einer Ausführungsform der
Erfindung,
-
Fig. 2 ein Zeitablaufdiagramm zur Erläuterung des Betriebs
des in Fig. 1 gezeigten Systems,
-
Fig. 3 ein Systemdiagramm gemäß einem weiteren
Ausführungsbeispiel der Erfindung,
-
Fig. 4 ein Blockdiagramm jeweils der Stationen der Fig. 3,
-
Fig. 5 ein Zeitablaufdiagramm zur Erläuterung des Betriebs
des in den Fig. 3 und 4 erläuterten Systems und
-
Fig. 6 ein Zeitablaufdiagramm zur Erläuterung eines
weiteren Beispiels der Datenkommunikation des in den
-
Fig. 3 und 4 dargestellten Systems.
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
-
Bezugnehmend auf Fig. 1 umfaßt ein Kommunikationssystem
gemäß einem Ausführungsbeispiel der Erfindung zwei Stationen
100 und 150, die durch einen einzelnen Taktdraht 180 und
einen einzelnen Datendraht 181 verbunden sind. Nur der
Datendraht 181 ist über einen Hochziehwiderstand 182 mit
einem Speiseanschluß Vcc verbunden.
-
Die erste Station 100 ist als monolithische integrierte
Schaltungsvorrichtung gefertigt und umfaßt einen Kontroller
130, ein Modusregister 101, eine serielle
Taktsteuerschaltung 102, ein Schieberegister 103, ein
Übertragungs/Empfangssteuerflag 106, eine
Bestätigungssignal-Ausgangsschaltung 117, eine serielle Taktausgabeschaltung 120,
einen seriellen Takteingangspuffer 113, eine serielle
Datenausgabeschaltung 121 und einen seriellen
Dateneingangspuffer 118. Die Station 100 umfaßt ferner einen seriellen
Takteingangs-/Ausgangsanschluß 104, der mit einem Ende der
Taktleitung 180 verbunden ist, und einen seriellen
Dateneingangs-/Ausgangsanschluß 105, der mit einem Ende des
Datendrahtes 181 verbunden ist.
-
Die serielle Taktausgangsschaltung 120 umfaßt eine C-MOS-
Transistor-Hochziehschaltung aus einem
P-Kanal-MOS-Transistor 107 und einen N-Kanal-MOS-Transistor 108, ein NAND-
Tor, ein NOR-Tor 111 und einen Inverter 112. Die
Transistoren 107 und 108 sind zwischen dem Speiseanschluß Vcc und
einem Masseanschluß in Reihe geschaltet, und der
Verbindungspunkt der Transistoren 107 und 108 ist mit dem
seriellen Takteingangs-/Ausgangsanschluß 104 verbunden.
-
Das Modusregister 101 wird verwendet, um die Station 100
als Masterstation oder als Slavestation auszuweisen. Wenn
der Inhalt des Modusregisters 101 auf "1" ist, liefern das
NAND-Tor 110 und das NOR-Tor 111 einen invertierten Pegel
des Ausgangs der seriellen Taktsteuerschaltung 102 an die
Transistoren 107 bzw. 108. Wenn die Ausgabe der Schaltung
102 einen hohen Pegel einnimmt, wird der Transistor 107
eingeschaltet und lädt den Taktdraht 180, der dadurch einen
hohen Pegel einnimmt. Der Taktdraht 180 wird durch den
Transistor 108 entladen, wenn der Ausgang der Schaltung 102
einen niedrigen Pegel einnimmt, so daß der niedrige Pegel
auf der Taktleitung 180 erscheint. Auf diese Weise arbeitet
die Station 100 als Masterstation und gibt ein Taktsignal
auf den Taktdraht 180. Zu diesem Zeitpunkt wird der
Taktdraht 180 durch die Transistoren 107 bzw. 108 be- und
entladen, und aufgrunddessen hat das Taktsignal auf dem
Taktdraht 180 scharfe Anstiegs- und Abfaliflanken, selbst wenn
der Taktdraht 180 eine relativ große Streukapazität
aufweist. Wenn der Inhalt des Modusregisters 101 auf "0" ist,
liefert das NAND-Tor den hohen Pegel an den Transistor 107,
und das NOR-Tor 111 liefert den niedrigen Pegel an den
Transistor 108, unabhängig von der Ausgabe der seriellen
Taktsteuerschaltung 102. Beide Transistoren 107 und 108
werden somit ausgeschaltet und bringen die Ausgabe der
seriellen Taktausgabeschaltung 120 in einen hochimpedanten
Zustand, wodurch die Schaltung 120 vom Taktanschluß 104
getrennt wird. Auf diese Weise arbeitet die Station 100 als
Slavestation und empfängt ein Taktsignal über den Taktdraht
180 von der zweiten Station 150. Das an die Station 100
gelieferte Taktsignal wird über den Eingangspuffer 113 in die
serielle Taktsteuerschaltung 102 eingegeben.
-
Die serielle Datenausgangsschaltung 121 umfaßt einen Puffer
mit offenem Drain aus einem N-Kanal-NQS-Transistor 109,
einem Inverter 114, einem AND-Tor und einem OR-Tor 116. Im
Fall, daß das Flag 106 auf "1" ist, nimmt das AND-Tor 115
einen offenen Zustand ein, und die Ausgabe des
Verschieberegisters 103 passiert den Inverter 114 und das AND-Tor
115. Da das Flag 106 auf "1" ist, arbeitet die
Bestätigungssignal-Ausgabeschaltung 117 nicht und erzeugt eine
Ausgabe mit niedrigem Pegel. Aufgrunddessen wird der
invertierte Pegel der Ausgabe des Verschieberegisters 103 an den
Transistor 109 ausgegeben. Wenn die Ausgabe des
Schieberegisters 103 den niedrigen Pegel einnimmt, wird der
Transistor 109 eingeschaltet und entlädt den Datendraht 181, der
dadurch den niedrigen Pegel einnimmt. Der Transistor 109
wird durch die Hochpegelausgabe des Schieberegisters 103
ausgeschaltet. Der Datendraht 181 wird somit durch den
Widerstand 182 auf den hohen Pegel aufgeladen. Das
Schieberegister 103 verschiebt darin gespeicherte Daten und gibt
jedes Datenbit in Abhängigkeit von der Änderung vom hohen
Pegel zum niedrigen Pegel eines Verschiebetaktes aus, der von
der seriellen Taktsteuerschaltung 102 zugeführt wird. Auf
diese Weise arbeitet die Station 100 als
Datenübermittlungsstation und übermittelt ein Datensignal auf dem
Datendraht 181. Wenn das Flag 106 auf "0" ist, ist das AND-Tor
115 geschlossen und verhindert die Ausgabe des
Schieberegisters 103 an den Transistor 109. Auf diese Weise arbeitet
die Station 100 als Datenempfangsstation zum Empfang eines
Datensignals auf dem Datendraht 181, das von der Station
150 ausgegeben wurde. In einem Datenempfangsmodus empfängt
das Schieberegister 103 jedes Bit des Datensignals, das
durch den Eingangspuffer 118 übermittelt wurde, in
Abhängigkeit von der Änderung des Schiebetaktes vom niedrigen
Pegel zum hohen Pegel. Falls das Schieberegister in der
Datenübermittlungsstation jedes Datenbit in Abhängigkeit von
der Änderung des Schiebetaktes vom niedrigen Pegel zum
hohen Pegel ausgibt, nimmt das Schieberegister in einer
Empfangsstation jedes Datenbit in Abhängigkeit von der
Änderung vom hohen Pegel zum niedrigen Pegel des
Verschiebetaktes auf.
-
Die serielle Taktsteuerschaltung 102 umfaßt einen
Oszillator (nicht dargestellt), und im Modus als Masterstation
liefert sie ein Oszillationssignal an die serielle
Taktausgangsschaltung 120 und des weiteren an das Schieberegister
103 als Schiebetaktsignal. In einem Slavestationsmodus
liefert die Steuerschaltung 102 das Taktsignal, das am Ausgang
des Eingangspuffers 113 erscheint, an das Schieberegister
103.
Der Kontroller 130 führt die Steuerung des Inhaltes des
Modusregisters 101 und des Flags 106 und die Datenlese-
/Schreiboperation des Schieberegisters 103 durch.
-
Die zweite Station 150 ist ebenfalls als integrierte
monolithische Schaltungsvorrichtung ausgeführt und hat
denselben Aufbau wie die erste Station 100. Obwohl sie mit
unterschiedlichen Bezugsziffern versehen sind, umfaßt die zweite
Station 150 einen Kontroller 190, ein Modusregister 151,
eine serielle Takteingangsschaltung 152, ein
Schieberegister 153, eine serielle Taktausgabeschaltung 170, einen
seriellen Takteingangspuffer 163, eine serielle
Datenausgabeschaltung 171, einen seriellen Dateneingangspuffer 166, ein
Übermittlungs-/Empfangssteuerflag 156, eine
Bestätiungssignal-Ausgangsschaltung 167, einen seriellen
Takteingabe/Ausgabeanschluß 154, der mit dem anderen Ende des
Taktdrahtes 180 verbunden ist, und einen seriellen
Dateneingangs-/Ausgangsanschluß 155, der mit dem anderen Ende des
Datendrahtes 181 verbunden ist. Die serielle
Taktausgabeschaltung 170 umfaßt einen P-Kanal-MOS-Transistor 157,
einen N-Kanal-MOS-Transistor 158, ein NAND-Tor 160, ein
NOR-Tor 161 und einen Inverter 161, und die serielle
Datenausgabeschaltung 171 umfaßt einen N-Kanal-MOS-Transistor
159, einen Inverter 164, ein AND-Tor 165 und ein OR-Tor
166.
-
Der Datendraht 181 nimmt den niedrigen Pegel ein, wenn
einer der Transistoren 109 und 159 eingeschaltet ist, und den
hohen Pegel aufgrund des Widerstandes 182, wenn beide
ausgeschaltet sind. Aufgrunddessen ist der Datendraht 181 mit
einer Logikeinrichtung versehen zum Bilden einer
verdrahteten Logikfunktion zwischen dem hohen und dem niedrigen
Pegel, die durch die Stationen 100 und 150 übertragen werden.
-
Eine serielle Datenübertragungsoperation zwischen den
Stationen 100 und 150 wird im folgenden mit Bezug auf Fig. 2
erläutert. Angenommen, daß die erste Station 100 als
Masterstation und als Datenübermittlungsstation arbeitet,
stellt der Kontroller 130 das Datum "1" in dem
Modusregister 101 und den Übermittlungs-/Empfangssteuerflag 106 ein
und speichert in dem Schieberegister 108 8-Bit-Daten, die
zu übermitteln sind. Die serielle Taktausgabeschaltung 120
und die serielle Datenausgabeschaltung 121 werden dadurch
aktiviert und mit dem Taktdraht 180 bzw. dem Datendraht 181
verbunden. Andererseits stellt der Kontroller 190 in der
Station 150 das Modusregister 157 und das Flag 156 zurück.
Vor der Datenübertragung werden die Ausgänge der seriellen
Taktsteuerschaltung 102 und des Schieberegisters 103 auf
dem hohen Pegel gehalten. Der Transistor 107 ist somit
eingeschaltet, so daß der Taktdraht 180 den hohen Pegel
einnimmt. Der Transistor 109 ist ausgeschaltet, und somit wird
der Datendraht 181 durch den Widerstand 182 auf den hohen
Pegel hochgezogen.
-
Damit die Station 100 als Masterstation arbeitet, antwortet
die serielle Taktsteuerschaltung 102 auf das
Oszillationssignal des Oszillators (nicht dargestellt), der darin
enthalten ist, um ihren Ausgang von dem hohen Pegel zum
Zeitpunkt t&sub1; auf den niedrigen Pegel zu ändern, wie in Fig. 2
dargestellt ist. Die Transistoren 107 und 108 werden
dadurch ausgeschaltet bzw. eingeschaltet und entladen den
Taktdraht 180. Die serielle Taktsteuerschaltung 102 ändert
ebenso den Schiebetakt, der dem Schieberegister 103
zugeführt wird, vom hohen Pegel auf den niedrigen Pegel, so daß
das Register 103 das darin gespeicherte Datum um ein Bit
verschiebt und das Datum D&sub8; des achten Bits ausgibt, wie in
Fig. 2 dargestellt ist. Wenn das ausgegebene Datum des
achten Bits D&sub8; auf "0" ist, wird der Transistor 109
eingeschaltet und entlädt den Datendraht 181. Wenn das achte
Datenbit D&sub8; auf "1" ist, wird der Transistor 109 im
nichtleitenden Zustand gehalten, so daß der hohe Pegel des
Datendrahtes 181 nicht geändert wird. Zum Zeitpunkt t&sub2;, der in
Fig. 2 dargestellt ist, ändert die serielle
Taktsteuerschaltung 102 ihre Ausgabe vom niedrigen Pegel zum hohen
Pegel. Dementsprechend werden die Transistoren 107 und 108
ein- bzw. ausgeschaltet, so daß der Taktdraht 180 auf den
hohen Pegel geladen wird. Da das Laden und das Entladen des
Taktdrahtes 180 durch die Transistoren 107 bzw. 108
durchgeführt werden, hat das Taktsignal auf dem Draht 180 eine
scharfe Anstiegsflanke und eine scharfe Abfallflanke, wie
in Fig. 2 dargestellt ist. Diese schafte Anstiegsflanke des
Taktsignals wird über den Eingangspuffer 163 an die
serielle Taktsteuerschaltung 152 in der Schaltung 150
zugeführt. Die Steuerschaltung 152 antwortet auf die scharfe
Anstiegsflanke und ändert das dem Schieberegister 153
zugeführte Schiebetaktsignal vom niedrigen Pegel zum hohen
Pegel. Aufgrunddessen empfängt das Schieberegister 153 den
von dem Datendraht 181 zugeführten Pegel über den
Eingangspuffer 166. Zum Zeitpunkt t&sub3;, der in Fig. 2 dargestellt
ist, ändert die serielle Taktsteuerschaltung 102 ihren
Ausgang vom hohen Pegel und schaltet den Transistor 108 ein,
und das Schieberegister 103 gibt das siebte Datenbit D&sub7;
aus. Angenommen, daß das achte und das siebte Datenbit D&sub8;
und D&sub7; auf "0" bzw. "1" sind, wird der Transistor 109 vom
leitenden Zustand durch die Ausgabe des siebten Datenbits
D&sub7; in den nichtleitenden Zustand versetzt. Dementsprechend
wird die Datenleitung 181 durch den Widerstand 182 auf den
hohen Pegel geladen, mit einer Zeitkonstante, die durch die
Streukapazität der Datenleitung 181 und den Widerstandswert
des Widerstandes 182 bestimmt ist. Wenn die Datenleitung
181 eine Streukapazität von 200 pF aufweist und der
Widerstand 182 einen Widerstandswert von 1 kΩ hat, beträgt die
Zeitkonstante 200 nsec. Auf diese Weise gibt die Station
100, die als eine Master- und Übertragungsstation arbeitet,
auf den Taktdraht 180 ein serielles Taktsignal, das eine
scharfe, abfallende und Anstiegsflanke aufweist und
überträgt jedes Bit eines Datensignals auf den Datendraht 181
synchron zu der fallenden Flanke des zugeordneten
Taktpulses
des Taktsignals, und die Station 150, die als
Slaveund Empfangsstation arbeitet, wird mit dem Taktsignal über
den Taktdraht 180 versorgt und nimmt jedes Bit des
Datensignals über den Datendraht 181 synchron mit der
Anstiegsflanke des zugeordneten Taktpulses des Taktsignals auf. Bei
dem in Fig. 2 dargestellten Zeitpunkt t&sub1;&sub5; wird das erste
Datenbit D&sub1; auf der Datenleitung 181 übertragen, und das
Schieberegister 153 fängt den Pegel der Datenleitung 181
zum Zeitpunkt t&sub1;&sub6; ein. Der Kontroller liest dann die Daten
des Schieberegisters 153 aus und führt mit den ausgelesenen
Daten eine vorgegebene Datenverarbeitung aus.
-
Wenn die Station 100 acht Taktpulse auf dem Taktdraht 180
ausgibt, wird der Ausgang des Scheiberegisters 103 zum
hohen Pegel synchron zu der abfallenden Flanke zum Zeitpunkt
t&sub1;&sub7; zurückgebracht, so daß der Transistor 109 den
nichtleitenden Zustand einnimmt. Die serielle Taktsteuerschaltung
152 (102) umfaßt einen Zähler (nicht dargestellt) zur
Erfassung der Anzahl von Taktpulsen an die Taktleitung 180
und gibt dann ein Freigabesignal an die Bestätigungssignal-
Ausgangsschaltung 167. Dementsprechend erzeugt die
Schaltung 167 eine Hochpegelausgabe synchron zu der abfallenden
Flanke des Taktsignals zum Zeitpunkt t&sub1;&sub7;. Der Transistor
159 wird somit eingeschaltet und erzeugt den niedrigen
Pegel auf der Datenleitung 181, wie in Fig. 2 dargestellt
ist. Das heißt, die Station 150 sendet ein
Bestätigungssignal zurück zur Station 100 als Ergebnis des Empfangs des
8-Bit-Datensignals. Die Ausgabe des Dateneingangspuffers
118 wird ferner der seriellen Taktsteuerschaltung 102
zugeführt, die den zugeführten Pegel synchron zu der
Anstiegsflanke des Taktsignals zum Zeitpunkt t&sub1;&sub8; erfaßt. Da zu
diesem Zeitpunkt der Ausgang des Puffers 118 auf niedrigem
Pegel ist, erkennt die Station 100, daß das Datensignal zu
der Station 150 übertragen wurde. Die Station 100 gibt
anschließend die abfallende Flanke auf dem Taktdraht 180 zu
einem Zeitpunkt t&sub1;&sub9;, so daß die serielle
Taktsteuerschaltung
152 in der Station 150 bewirkt, daß die
Bestätigungssignal-Ausgabeschaltung 127 die Niedrigpegelausgabe
erzeugt. Der Transistor 159 wird dabei ausgeschaltet, und der
Datendraht 181 wird durch den Widerstand 182 auf den hohen
Pegel geändert. Zum Zeitpunkt t&sub2;&sub0; ändert die serielle
Taktsteuerschaltung 102 ihren Ausgang auf den hohen Pegel und
hält den Hochpegelausgang zur Beendigung der Ausgabe des
Taktsignals. Auf diese Weise ist die Datenübertragung von
der Station an die Station 150 beendet.
-
Da jedes Bit des Datensignals synchron zu der scharf
abfallenden Flanke des zugeordneten Taktpulses des
Taktsignals übertragen wird und synchron zu der scharf
ansteigenden Flanke empfangen wird, wird die Datenkommunikation mit
hoher Geschwindigkeit durchgeführt.
-
Wenn die Station 100 als Master- und Empfangsstation und
die Station 150 als Slave- und Übertragungsstation
arbeiten, werden das Modusregister 101 und das Flag 156
eingestellt, und das Register 151 und das Flag 106 werden
gelöscht. Das Schieberegister 153 gibt jedes Bit der darin
gespeicherten Daten synchron zu jeder abfallenden Flanke
des Taktsignals aus, das von der Station 100 erzeugt wird,
und das Schieberegister 103 empfängt jedes Datenbit
synchron zu der ansteigenden Flanke des Taktsignals. Falls die
Station 150 nicht als Masterstation arbeitet, werden das
Modusregister 151 und die serielle Taktausgabeschaltung 170
weggelassen.
-
Bezugnehmend auf Fig. 3 umfaßt ein weiteres
Ausführungsbeispiel der Erfindung eine Anzahl von Stationen (drei
Stationen 200, 200-1 und 200-N sind in den Zeichnungen
dargestellt) , die durch einen einzelnen Taktdraht 300 und einen
einzelnen Datendraht 400 verbunden sind. Nur der Datendraht
400 ist über einen Hochziehwiderstand 450 mit einem
Versorgungsanschluß Vcc verbunden. Jede der Stationen 200 bis
200-N
hat einen Schaltungsaufbau, der in Fig. 4 dargestellt
ist, um Daten zwischen ihnen auszutauschen.
-
Insbesondere ist ein serieller
Takteingangs/Ausgangsanschluß 226 mit dem Taktdraht 300 verbunden, und
ein serieller Dateneingangs-/Ausgangsanschluß 227 ist mit
dem Datendraht 400 verbunden. Ein Modusregister 202
bezeichnet die Station als Masterstation oder als
Slavestation. In einem Masterstation-Betriebsmodus erzeugt eine
serielle Taktsteuerschaltung 203 operativ ein serielles
Taktsignal, das seinerseits auf den Taktdraht 300 über eine
serielle Taktausgangsschaltung 201 und den Anschluß 226
ausgegeben wird. In einem Slavestation-Betriebsmodus wird ein
serielles Taktsignal auf dem Taktdraht 300 über einen
Eingangspuffer 203 in die Steuerschaltung 203 eingegeben. Die
Ausgangsschaltung 201 umfaßt einen P-Kanal-MOS-Transistor
211, einen N-Kanal-MOS-Transistor 212, ein NAND-Tor 213,
ein NCR-Tor 214 und einen Inverter 215. Der Taktdraht 300
wird somit durch eine C-MOS-Push-Pull-Schaltung betrieben.
Ein Übertragungs-/Empfangssteuerflag 205 bezeichnet die
Station als Übertragungsstation oder als Empfangsstation.
In dem Übertragungsstation-Operationsmodus erzeugt eine
serielle Datensteuerschaltung 207 ein zu übermittelndes
Signal, das seinerseits über eine serielle
Datenausgangsschaltung 206 und den Anschluß 227 auf den Datendraht 400
ausgegeben wird. Bei einem Empfangsstation-Betriebsmodus
wird ein Signal auf dem Draht 400 über einen Eingangspuffer
208 der Steuerschaltung 207 eingegeben. Die serielle
Datenausgangsschaltung 206 umfaßt einen N-Kanal-MOS-Transistor
229, ein OR-Tor 216, ein AND-Tor 217 und einen Inverter
218. Der Datendraht 400 wird somit durch eine
Pufferschaltung mit offenem Drain getrieben. Die serielle
Datensteuerschaltung 207 umfaßt ein Schieberegister 220, eine
voreinstellbare Halteschaltung 219 und eine Datenpufferschaltung
221. Eine Bestätigungssignal-Ausgabeschaltung 204 steuert
die Ausgabe eines Bestätigungssignals an eine
Übermittlungsstation.
Die Ausgaben der Eingangspuffer 203 und 208
werden des weiteren einem Anstiegsflankendetektor 210 und
einem Abfaliflankendetektor 209 zugeführt. Der
Anstiegsflankendetektor 210 erfaßt die ansteigende Flanke, d.h. den
Wechsel vom unteren Pegel zum oberen Pegel des Datendrahtes
400, während der Taktdraht 300 auf hohem Pegel ist und
stellt darin ein Flag 223 ein. Der Detektor 210 stellt das
Übermittlungs-/Empfangssteuerflag 205 in Abhängigkeit von
dem Einstellzustand des Flags 223 zurück. Der
Abstiegsflankendetektor 209 erfaßt eine Abstiegsflanke, d.h. eine
Änderung vom hohen Pegel auf den niedrigen Pegel des
Datendrahtes 400, während der Taktdraht 300 auf hohem Pegel ist,
und stellt darin ein Flag 222 ein. Der Detektor 210 stellt
des weiteren das Flag 222 in Abhängigkeit von dem
Einstellzustand des Flags 223 zurück. Jede Station umfaßt des
weiteren einen internen Bus 225, um eine
Zentralverarbeitungseinheit (im folgenden als "CPU" bezeichnet) 224 und jeweils
die serielle Datensteuerschaltung 207, die Modusregister
222, die Bestätigungs-Signalausgabeschaltung 205 und die
Flags 205, 222 und 223 miteinander zu verbinden.
-
Angenommen, daß die Station 200 als Masterstation arbeitet
und die verbleibenden Stationen 200-1 bis 200-N als
Slavestation arbeiten, wird das Modusregister 202 in der Station
200 durch die CPU 224 eingestellt, und die Modusregister in
den verbliebenden Station 200-1 bis 200-N werden
rückgestellt. Der Transistor 211 in der Masterstation 200 wird
dadurch eingeschaltet und hält den Taktdraht 300 auf hohem
Pegel, wie in Fig. 5 dargestellt ist. Da eine Anzahl von
Slavestationen 200-1 bis 200-N, die größer als 2 ist,
verbunden sind, sollte die Masterstation 200 eine der
Slavestationen 200-1 bis 200-N für den Datenaustausch auswählen.
Mit anderen Worten muß die Masterstation 200 ein
Adreßsignal auf dem Datendraht 400 ausgeben. Zu diesem Zweck
setzt die CPU 224 in der Masterstation 200 das
Übermittlungs-/Empfangssteuerflag 205 und speichert
8-Bit-Adreßdaten
in dem Schieberegister 220 über den Datenpuffer 221.
Des weiteren speichert die CPU 224 das Datum "0" in der
voreinstellbaren Halteschaltung 219, so daß der Transistor
229 eingeschalten wird, um auf dem Datendraht 400 eine
Änderung vom hohen Pegel zum niedrigen Pegel auszugeben, wie
in Fig. 5 dargestellt ist. Diese Pegeländerung auf dem
Datendraht 400 wird gemeinsam allen Slavestationen 200-1 bis
200-N zugeführt. Der Abstiegsflankendetektor 209 in jeder
Slavestation setzt somit das Flag 222. In der Masterstation
200 sind die Detektoren 209 und 210 wegen der
Hochpegelausgabe des Modusregisters 202 in einem inaktiven Zustand. Die
CPU 224 in der Masterstation 200 speichert anschließend das
Datum "1" in der Speicherschaltung 219, um den Transistor
229 auszuschalten. Der Datendraht 400 wird dadurch auf den
hohen Pegel durch den Widerstand 450 geändert, mit einer
Zeitkonstante, die durch die Streukapazität des Drahtes 400
und den Widerstandswert des Widerstands 450 bestimmt ist.
Es soll festgestellt werden, daß diese Zeitkonstante in
Fig. 5 vernachläßigt ist. Die Änderung auf den hohen Pegel
am Datendraht 400 wird gemeinsam allen Siavestationen 200-1
bis 200-N zugeführt, so daß der Anstiegsflankendetektor 210
in jeder Slavestation das Flag 223 einstellt und die Flags
205 und 209 rückstellt. Alle Slavestationen 200-1 bis 200-N
arbeiten somit als Empfangsstation. Die CPU 224 in der
Masterstation 200 speichert das Datum "0" erneut in der
Halteschaltung 219. Das Flag 222 in jeder der Slave- und
Empfangsstationen 200-1 bis 200-N wird somit erneut
eingestellt, wie in Fig. 5 dargestellt ist. Auf diese Weise gibt
die Masterstation 200 auf dem Datendraht 400 ein erstes
Signal mit einer Anstiegsflanke und ein zweites Signal mit
einer Abstiegsflanke aus, bevor das Adreßsignal ausgegeben
wird, um die Flags 222 und 223 in allen Slavestationen 200-
1 bis 200-N einzustellen.
-
Die serielle Taktsteuerschaltung 203 in der Masterstation
200 wird anschließend aktiviert, um ein Taktsignal auf dem
Taktdraht 300 auszugeben. Da das Laden und das Entladen des
Drahtes 300 durch die Transistoren 211 bzw. 212
durchgeführt wird, hat das Taktsignal scharfe Anstiegs- und
Abstiegsflanken. Die Steuerschaltung 203 liefert des weiteren
einen Schiebetakt an das Schieberegister 220, das jedes Bit
des Adreßdatums in Abhängigkeit von einer Änderung vom
hohen Pegel zum niedrigen Pegel des Schiebetaktes ausgibt.
Somit gibt die Masterstation 200 das Taktsignal auf dem
Taktdraht 300 aus und überträgt jedes Bit des Adreßsignals
auf dem Datendraht 400 synchron zu der Abstiegsflanke des
zugeordneten Taktpulses des Taktsignals, wie in Fig. 5
dargestellt ist. Das Taktsignal und das Adreßsignal werden
gemeinsam allen Slavestationen 200-1 bis 200-N zugeführt.
Jede Siavestation nimmt jedes Bit des Adreßsignals in ihrem
Schieberegister 220 synchron zu der steigenden Flanke des
zugeordneten Taktpulses des Taktsignals auf.
-
Wenn jede der Slavestationen 200-1 bis 200-N das letzte Bit
des Adreßdatums synchron zu der ansteigenden Flanke des
achten Taktpulses empfängt, erzeugt die serielle
Datensteuerschaltung 207 ein Unterbrechungssignal 228 für die CPU
224. Als Ergebnis liest die CPU 224 die Inhalte der Flags
222 und 223 und das Datum in dem Schieberegisters 220 aus.
Da beide Flags 222 und 223 auf "1" sind, entscheidet die
CPU 224, daß das Datum im Schieberegisters 220 ein
Adreßdatum ist, und vergleicht es mit dem eigenen Adreßdatum, das
jeder Slavestation zugewiesen ist. Angenommen, daß die
Masterstation 200 das Adreßdatum zur Auswahl der Slavestation
200-1 übermittelt, erhält nur die CPU 224 in der
Slavestation 200-1 eine Adresse, die mit dem Resultat
übereinstimmt, und speichert das Datum "1" in der
Bestätigungssignal-Ausgabeschaltung 204. Auf diese Weise wird die
Slavestation 200-1 ausgewählt. In den verbleibenden
Slavestationen behält die Schaltung 204 das Datum "0". Die Flags
222 und 223 werden gleichzeitig mit der Datensteuerung der
Bestätigungssignal-Ausgabeschaltung 204 rückgestellt, wie
in Fig. 5 dargestellt ist.
-
Die serielle Taktsteuerschaltung 203 in jeder Slavestation
erfaßt die abfallende Flanke des neunten Taktpulses auf dem
Taktdraht 300 und liefert ein Freigabesignal an die
Bestätigungssignal-Ausgabeschaltung 204. Als Ergebnis wird der
Transistor 229 in der ausgewählten Slavestation 200-1
eingeschaltet und erzeugt den niedrigen Pegel auf dem
Datendraht 400. Das heißt, die ausgewählte Slavestation 200-1
gibt ein Bestätigungssignal auf den Datendraht 400 synchron
mit der abfallenden Flanke des neunten Taktpulses. In der
Masterstation 200 nimmt die serielle Taktsteuerschaltung
203 den Ausgangspegel des Eingangspuffers 208 synchron zu
der führenden Flanke des neunten Taktes auf, um das
Bestätigungssignal der Slavestation 200-1 zu erfassen. Die
Bestätigungssignal-Ausgangsschaltung 204 in der ausgewählten
Siavestation 200-1 wird in den inaktivierten Zustand durch
die folgende abfallende Flanke auf dem Taktdraht 300
gebracht, so daß der Datendraht 400 durch den Widerstand 450
auf den hohen Pegel gebracht wird. Die serielle
Taktausgangsschaltung 203 in der Masterstation 200 beendet
anschließend die Ausgabe des Taktsignals, wie in Fig. 5
dargestellt ist.
-
Falls die ausgewählte Slavestation 200-1 eine solche
Station ist, beispielsweise ein Halbleiterspeicher oder eine
Eingangs-/Ausgangs-Schnittstellenvorrichtung, die einen
Befehl erfordert, sollte die Masterstation 200 ein
Befehlsdatensignal ausgeben, das eine Adreßauswahlinformation eines
Speichers oder einer Anschlußauswahlinformation einer
Schnittstellenvorrichtung und
Datenlese-/Schreib-Steuerinformation enthält. Zu diesem Zweck speichert die CPU 224 in
der Masterstation 200 das Befehlsdatum in dem
Schieberegister 220 und das Datum "0" in der voreinstellbaren
Halteschaltung 219. Der Transistor 229 wird dadurch
eingeschaltet
und erzeugt auf dem Datendraht 400 eine Änderung
vom hohen Pegel zum niedrigen Pegel, während der Taktdraht
300 auf hohem Pegel ist, wie in Fig. 5 dargestellt ist. Als
Ergebnis stellt der Abstiegsflankendetektor 209 in der
ausgewählten Slavestation 200 sein Flag 222 ein. Die
Masterstation 200 aktiviert anschließend die serielle
Taktsteuerschaltung 203 und gibt das serielle Taktsignal auf den
Taktdraht 300 und übermittelt das Befehlsdatensignal auf
dem Datendraht 400, wie in Fig. 5 dargestellt ist.
-
Wenn die ausgewählte Slavestation 200-1 das letzte Bit des
Befehlsdatensignals empfängt, wird der CPU 224 das
Unterbrechungssignal 228 zugeführt, und sie liest dann die
Inhalte der Flags 222 und 223 und das Datum in dem
Schieberegister 220 aus. Da nur das Flag 222 auf "1" ist,
entscheidet die CPU 224, daß das Datum in dem Schieberegister ein
Befehlsdatum ist, und kodiert es dann. Auf diese Weise gibt
die Masterstation 200 nur das zweite Signal auf den
Datendraht 400, bevor das Befehlsdatensignal übertragen wird.
Die Siavestation 200-1 sendet ein Bestätigungssignal an die
Masterstation 200 zurück.
-
Wenn die Masterstation 200 das Bestätigungssignal erfaßt,
speichert die CPU 224 in dem Schieberegister 220 Daten, die
durch die Slavestation 200-1 zu verarbeiten sind. Die
serielle Taktsteuerschaltung 203 bleibt in diesem Fall
aktiviert, liefert aber keinen Schiebetakt an das
Schieberegister 220, bis der Datendraht 400 freigestellt ist. Wenn die
serielle Taktsteuerschaltung 203 den Freizustand des
Datendrahtes 400 erfaßt, liefert sie den Schiebetakt an das
Schieberegister 220, so daß die Masterstation 200 das
Datensignal an die ausgewählte Siavestation 201 übermittelt.
Sowohl das erste als auch das zweite Signal werden nicht
auf dem Datendraht 400 im Fall der Übermittlung des
Datensignais ausgegeben. Wenn das letzte Bit des Datensignals
übermittelt ist, liest die CPU 224 in der Siavestation 200-
1 die Inhalte der Flags 222 und 223 und das Datum im
Schieberegister 220 aus. Da beide Flags 222 und 223 auf "0"
sind, entscheidet die CPU 224, daß das aus dem
Schieberegister 220 ausgelesene Datum ein zu verarbeitendes Datum ist.
Die Slavestation 200-1 sendet anschließend ein
Bestätigungssignal zurück an die Masterstation 200.
-
Falls das Befehlsdatensignal Informationen enthält, die
angeben, daß die Masterstation 200 Daten von der Slavestation
200-1 empfangen möchte, speichert die CPU 224 in der
Slavestation das erforderliche Datum im Schieberegister 220 ein
und stellt das Übermittlungs-/Empfangssteuerflag 205 ein.
Gleichzeitig wird in der
Bestätigungssignal-Ausgabeschaltung 204 das Datum "1" gespeichert, und ein
Bestätigungssignal wird dann der Masterstation 200 rückgesendet. Die
Masterstation 200 erfaßt das Bestätigungssignal und stellt
ihr Übermittlungs-/Empfangssteuerflag 205 zurück. Auf diese
Weise wird die Masterstation 200 in eine Empfangsstation
gewandelt, und die Slavestation 200-1 wird in eine
Übermittlungsstation gewandelt. Die serielle
Taktsteuerschaltung 203 in der Slavestation 200-1 liefert den Schiebetakt
an das Schieberegister 220, nachdem der Datendraht 400
freigestellt ist. Auf diese Weise arbeitet die Slavestation
200-1 als Übermittlungsstation und übermittelt jedes Bit
des Datensignals auf dem Datendraht 400 synchron zu der
abfallenden Flanke des von der Masterstation 200 zugeführten
Taktsignals, und die Masterstation 200 arbeitet als
Empfangsstation und empfängt jedes Bit des Datensignals auf
dem Datendraht 400 synchron zu jeder führenden Flanke des
Taktsignals. Die Masterstation 200 sendet anschließend ein
Pestätigungssignal zurück zur Slavestation 200-1.
-
Da die Datenübermittlung und der Datenempfang synchron zu
scharf abfallenden Flanken und scharf ansteigenden Flanken
des Taktsignals durchgeführt werden, kann eine
Datenkommunikation zwischen den Stationen eine hohe Geschwindigkeit
erreichen. Durch Erfassen der Inhalte der Flags 222 und 223
kann des weiteren die Slavestation die Arten des
empfangenen Signals sicher und einfach beurteilen.
-
Des weiteren ist die Übermittlungsfolge der Befehls- und
Datensignale nicht beschränkt, und die Anzahl dieser
Signale ist nicht beschränkt, wie in Fig. 6 dargestellt ist.
Insbesondere gibt die Masterstation 200 auf dem Datendraht
400 sowohl das erste als auch das zweite Signal aus und
übermittelt dann das Adreßsignal, um eine der
Slavestationen 200-1 bis 200-N auszuwählen. Die Masterstation 200
übermittelt anschließend ein erstes und ein zweites
Datensignal D&sub1; und D&sub2; an die ausgewählte Slavestation, gefolgt
von der Ausgabe nur des zweiten Signals, um dorthin ein
Befehlssignal zu übertragen. Anschließend arbeitet die
ausgewählte Slavestation als Übermittlungsstation und
übermittelt ein drittes Datensignal D&sub3; an die Masterstation 200.
Die Masterstation 200 gibt erneut sowohl das erste als auch
das zweite Signal aus und übermittelt ein weiteres
Adreßsignal, um eine andere der Siavestationen 200-1 bis 200-N
auszuwählen. Die Masterstation 200 gibt anschließend nur
das zweite Signal aus, um ein Befehlssignal zu übermitteln,
gefolgt von der Übermittlung eines vierten Datensignals D&sub4;
an eine neu ausgewählte Slave- und Empfangsstation.
-
Falls eine Masterstation die einzige ist, erfordern die
Slavestationen alle kein Modusregister 202 und keine
serielle Taktausgabeschaltung 201.