JP5819678B2 - Ｕｓｂハブ及びｕｓｂハブの制御方法 - Google Patents

Ｕｓｂハブ及びｕｓｂハブの制御方法 Download PDF

Info

Publication number
JP5819678B2
JP5819678B2 JP2011186918A JP2011186918A JP5819678B2 JP 5819678 B2 JP5819678 B2 JP 5819678B2 JP 2011186918 A JP2011186918 A JP 2011186918A JP 2011186918 A JP2011186918 A JP 2011186918A JP 5819678 B2 JP5819678 B2 JP 5819678B2
Authority
JP
Japan
Prior art keywords
usb
clock
downstream
hub
upstream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011186918A
Other languages
English (en)
Other versions
JP2013050760A (ja
Inventor
齊藤　真也
真也 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011186918A priority Critical patent/JP5819678B2/ja
Priority to US13/533,861 priority patent/US9342131B2/en
Priority to CN201210283508.8A priority patent/CN103117490B/zh
Publication of JP2013050760A publication Critical patent/JP2013050760A/ja
Application granted granted Critical
Publication of JP5819678B2 publication Critical patent/JP5819678B2/ja
Priority to US15/154,805 priority patent/US20160253280A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • G06F2213/4002—Universal serial bus hub with a single upstream port
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Description

本発明は、ＵＳＢハブ及びＵＳＢハブの制御方法に関し、特に、上流装置及び下流装置をＵＳＢ接続するＵＳＢハブ及びＵＳＢハブの制御方法に関する。
近年、電子機器間を接続するインタフェースとしてＵＳＢ（Universal Serial Bus）が普及している。ＵＳＢにより、ホスト機器とさまざまな周辺機器（デバイス機器）との接続が可能であり、プラグアンドプレイや、ＵＳＢケーブルを介して電源を供給するバスパワーにも対応し、さらに転送速度の高速化も進んでいることから、多くの機器で使用されている。また、電子機器間に限らず、電子機器内部においても使用されている。例えば、半導体チップ間の接続や、半導体チップ内における機能ブロック間の接続のため、半導体集積回路にもＵＳＢインタフェースが実装されている。
また、ホスト機器と多くの周辺機器とのＵＳＢ接続を可能にするため、ホスト機器と複数の周辺機器間を接続するＵＳＢハブが知られている。ＵＳＢハブは、複数の周辺機器と接続するための複数のＵＳＢポートを備えており、ホスト機器のＵＳＢポートが少ない場合であっても、より多くの周辺機器と接続することができる。ＵＳＢハブでは、ＵＳＢ接続を制御するためのＵＳＢコントローラが内蔵されている。
従来のＵＳＢコントローラとして、例えば、非特許文献１，２が知られている。特に、非特許文献１には、ＵＳＢハブを制御するハブコントローラが記載されている。なお、「Ethernet」は、登録商標である。
ＳＭＳＣ、「USB 2.0 Hub and 10/100 Ethernet Controller (LAN9512/LAN9512i)」、インターネット<URL:http://www.smsc.com/media/Downloads_Public/Data_Sheets/9512.pdf> Ｉｎｔｅｌ、「Intel 5 Series Chipset and Intel 3400 Series Chipset」、インターネット<URL:http://www.intel.com/Assets/PDF/datasheet/322169.pdf>
非特許文献１には、従来のハブコントローラを含むＵＳＢハブにおいて、周辺機器へクロックを供給するクロック出力端子を備えることが記載されている。しかしながら、具体的なクロックの供給方法については記載されていない。
ここで、周辺機器へクロックを供給すると、周辺機器では、供給されたクロックによって電力消費が発生する。例えば、クロックが入力されたアナログ回路等では、信号の反転が繰り返されることによって動的消費電力が生じる。すなわち、ＵＳＢハブにより供給されるクロックと、クロックが供給された周辺機器の消費電力とに強い関連がある。
そこで、本願発明者は、ＵＳＢハブにより供給されるクロックを制御することで、周辺機器を含むＵＳＢシステムの消費電力を低減できることを見出した。例えば、ＵＳＢハブが、ホスト機器や周辺機器の状態を考慮せずに常に周辺機器へクロックを供給すると、クロックが不要な場合でも無駄にクロックを供給することになり、消費電力の低減を図ることはできない。
したがって、従来のＵＳＢハブでは、常に周辺機器にクロックを供給するような場合、周辺機器において無駄に電力が消費されるため、ＵＳＢシステムにおける消費電力を低減することが困難であるという問題があった。
本発明に係るＵＳＢハブは、上流装置と上流ＵＳＢ回線を介して接続する上流ＵＳＢポートと、下流装置と下流ＵＳＢ回線を介して接続する下流ＵＳＢポートと、前記下流装置を動作させるためのクロックを前記下流装置に供給するクロック端子と、前記上流ＵＳＢポートと前記上流装置との接続が切断された場合、または、前記上流装置から前記下流ＵＳＢポートに対し省電力モード要求を受信した場合、前記クロック端子を介した前記下流装置へのクロック供給を停止するハブコントローラと、を備えるものである。
本発明に係るＵＳＢハブの制御方法は、上流装置と下流装置との間に接続されるＵＳＢハブの制御方法であって、前記下流装置を動作させるためのクロックを前記下流装置に供給し、前記ＵＳＢハブと前記上流装置との接続が切断された場合、または、前記上流装置から前記下流ＵＳＢハブの下流ＵＳＢポートに対し省電力モード要求を受信した場合、前記下流装置へのクロック供給を停止するものである。
本発明では、上流装置と下流装置間のデータ通信の停止を検出した場合、下流装置へのクロック供給を停止することから、データ通信を行わない状態の消費電力を抑え、ＵＳＢシステムの消費電力を低減することができる。
本発明によれば、ＵＳＢシステムにおける消費電力を低減することが可能なＵＳＢハブ及びＵＳＢハブの制御方法を提供することができる。
本発明の実施の形態１に係るＵＳＢ接続システムの構成を説明するための構成図である。 本発明の実施の形態１に係るＵＳＢハブの構成を説明するための構成図である。 本発明の実施の形態１に係るＵＳＢハブの動作を説明するためのフローチャートである。 本発明の実施の形態１に係るＵＳＢハブの動作を説明するための図である。 本発明の実施の形態１に係るＵＳＢハブの動作を説明するためのタイミングチャートである。 本発明の実施の形態１に係るＵＳＢハブの動作を説明するためのフローチャートである。 本発明の実施の形態１に係るＵＳＢハブの動作を説明するための図である。 本発明の実施の形態１に係るＵＳＢハブの動作を説明するためのタイミングチャートである。 本発明の実施の形態２に係るＵＳＢハブの動作を説明するためのフローチャートである。 本発明の実施の形態２に係るＵＳＢハブの動作を説明するための図である。 本発明の実施の形態２に係るＵＳＢハブの動作を説明するためのタイミングチャートである。 本発明の実施の形態２に係るＵＳＢハブの動作を説明するためのフローチャートである。 本発明の実施の形態２に係るＵＳＢハブの動作を説明するための図である。 本発明の実施の形態２に係るＵＳＢハブの動作を説明するためのタイミングチャートである。 本発明の実施の形態３に係るＵＳＢハブの構成を説明するための構成図である。
本発明の実施の形態１
以下、図面を参照して本発明の実施の形態１について説明する。
図１は、本発明の実施の形態１に係るＵＳＢ接続システムの構成を示している。図に示されるように、このＵＳＢ接続システム１００は、ＵＳＢホスト２０、ＵＳＢハブ１０、ＵＳＢ周辺機器３０−１，３０−２，・・・３０−Ｎ（いずれかを周辺機器３０とも言う）を備えている。なお、ＵＳＢ接続システム１００において、ＵＳＢハブ１０からＵＳＢホスト２０側を上流といい、ＵＳＢハブ１０からＵＳＢ周辺機器３０側を下流という。
ＵＳＢホスト（上流装置）２０は、ＵＳＢプロトコルに従いＵＳＢ回線を介して任意のＵＳＢ周辺機器３０へアクセスし、周辺機器とデータ通信を行う装置である。ＵＳＢホスト２０は、例えば、パーソナルコンピュータなどの情報処理装置である。ＵＳＢホスト２０は、ＵＳＢ回線を介して周辺機器が接続されると、ＵＳＢプロトコルに従ってエニュメレーション処理を実行することにより、接続された周辺機器を認識し、周辺機器を特定するための周辺機器固有番号を付与する。この周辺機器固有番号を用いて、周辺機器のエンドポイントとのデータ通信が行われる。
本実施形態では、ＵＳＢハブ１０とＵＳＢ周辺機器３０は、回路基板４０に配置されている。すなわち、この例では、ＵＳＢハブ１０とＵＳＢ周辺機器３０とは、常に固定接続されており、着脱不可能である。また、回路基板４０にＵＳＢホスト２０を配置し、ＵＳＢホスト２０、ＵＳＢハブ１０、ＵＳＢ周辺機器３０を着脱不可能にしてもよい。
なお、ＵＳＢハブ１０とＵＳＢ周辺機器３０とをＵＳＢケーブルで接続し、着脱可能としてもよい。この場合、ＵＳＢ周辺機器３０の動作中にクロック回線を切断すると、ＵＳＢ周辺機器３０の動作が保証されないため、クロック供給を停止している間にクロック回線を切断することが好ましい。
ＵＳＢ周辺機器（下流装置）３０は、ＵＳＢプロトコルに従いＵＳＢ回線を介してＵＳＢホスト２０からのアクセスを受け付け、ＵＳＢホストとデータ通信を行う。ＵＳＢ周辺機器３０は、例えば、フラッシュメモリなどのデータ記憶装置である。ＵＳＢ周辺機器３０は、ＵＳＢハブ１０から供給されるクロックにより動作する。例えば、ＵＳＢ周辺機器３０は、回路基板４０上に配置された半導体装置であり、周辺機器用のＵＳＢコントローラ（ＩＣ）にクロックが供給され、ＵＳＢによるデータ通信動作が可能となる。また、ＵＳＢ周辺機器３０は、電源を備えている場合にはセルフパワーにより動作し、電源を備えていない場合にはＵＳＢ回線から供給されるバスパワーにより動作する。
ＵＳＢハブ１０は、ＵＳＢホスト２０とＵＳＢ周辺機器との間のデータ通信をＵＳＢプロトコルに従いＵＳＢ回線を介して中継する中継装置である。ＵＳＢハブ１０は、上流ＵＳＢポート１１、下流ＵＳＢポート１２−１，１２−２・・・１２−Ｎ（いずれかを下流ＵＳＢポート１２とも言う）、クロック端子１３−１，１３−２・・・１３−Ｎ（いずれかをクロック端子１３とも言う）を備えている。
上流ＵＳＢポート１１は、ＵＳＢ回線を接続する端子であり、ＵＳＢホスト２０とＵＳＢプロトコルによるデータ通信を可能にするために、上流ＵＳＢ回線１を介してＵＳＢホスト２０と接続される。この例では、上流ＵＳＢ回線１は、一般的なＵＳＢケーブルであり、ＵＳＢポート１１から抜き差し可能である。
上流ＵＳＢ回線１は、ＵＳＢプロトコルに従った複数の信号線を含むバス回線であり、ＶＢＵＳ電源を供給する信号線とデータを入出力するデータ信号線が含まれている。
下流ＵＳＢポート１２−１、１２−２・・・１２−Ｎは、ＵＳＢ回線を接続する端子であり、ＵＳＢ周辺機器３０−１、３０−２、３０−ＮとＵＳＢプロトコルによるデータ通信を可能にするために、それぞれ下流ＵＳＢ回線２−１，２−２・・・２−Ｎを介してＵＳＢ周辺機器３０−１、３０−２、３０−Ｎと接続される端子である。この例では、下流ＵＳＢ回線３は、回路基板上の配線であり、抜き差し不可能である。なお、下流ＵＳＢ回線２も、上流ＵＳＢ回線１と同様に、ＶＢＵＳ電源の信号線とデータ信号線が含まれている。
クロック端子１３−１、１３−２・・・１３−Ｎは、クロック回線を接続する端子であり、ＵＳＢ周辺機器３０−１、３０−２、３０−Ｎにクロックを供給するために、それぞれクロック回線３−１，３−２・・・３−Ｎを介してＵＳＢ周辺機器３０−１、３０−２、３０−Ｎと接続される。この例では、クロック回線３は、回路基板上の配線であり、抜き差し不可能である。また、クロック端子１３は、下流ＵＳＢポート１２ごと、ＵＳＢ周辺機器３０ごとに設けられている。なお、１つのクロック端子１３から複数のＵＳＢ周辺機器３０にクロックを供給してもよい。
図２は、本発明の実施の形態１に係るＵＳＢハブの構成を示している。ＵＳＢハブ１０は、上記のように、上流ＵＳＢポート１１、下流ＵＳＢポート１２、クロック端子１３を備え、上流ＵＳＢトランシーバ１４、下流ＵＳＢトランシーバ１５−１，１５−２・・・１５−Ｎ（いずれかを下流ＵＳＢトランシーバ１５とも言う）、ハブコントローラ１７、クロック発生回路１８を備えている。
ＵＳＢハブ１０は、回路基板４０上に配置された半導体装置である。例えば、ＵＳＢハブ１０の全ての構成を１チップとしてもよいし、ハブコントローラ１７と上流ＵＳＢトランシーバ１５と下流ＵＳＢトランシーバ１５とを１チップとしてもよいし、ハブコントローラ１７を１チップとしてもよい。
上流ＵＳＢトランシーバ１４は、上流ＵＳＢポート１１を介して上流ＵＳＢ回線１に対しデータを送受信する送受信回路である。下流ＵＳＢトランシーバ１５は、下流ＵＳＢポート１２を介して下流ＵＳＢ回線２に対しデータを送受信する送受信回路である。
ハブコントローラ１７は、ＵＳＢホスト２０、ＵＳＢ周辺機器３０とのデータ通信を制御する制御回路である。例えば、ＵＳＢホスト２０とのエニュメレーション、ＵＳＢ周辺機器３０の認識、ＵＳＢ周辺機器３０へのクロック供給を制御する。
エニュメレーションとは、ＵＳＢ回線接続時に通信路を確立するためのデータのやり取りのことである。エニュメレーションにより、ＵＳＢ回線で接続された周辺機器の情報を認識することが可能である。
クロック発生回路１８は、所望の周波数のクロックを生成する。クロック発生回路１８は、ハブコントローラ１７からの制御に従って、クロック端子１３を介して、ＵＳＢ周辺機器３０へクロックを供給する。ハブコントローラ１７からは、各ポートに対しクロック供給の開始や停止が指示される。クロック発生回路１８のクロックにより、すべてのＵＳＢ周辺機器３０を動作させることができるため、それぞれのＵＳＢ周辺機器３０の内部にクロック発生回路を設ける必要がない。
次に、図３〜図５を用いて、ＵＳＢハブ１０がＵＳＢホスト２０に接続された場合のＵＳＢハブ１０の動作を説明する。図３は、この場合のＵＳＢハブ１０の動作の流れを示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０に接続される（Ｓ１０１）。上流ＵＳＢ回線１を介してＵＳＢホスト２０とＵＳＢハブ１０とが物理的に接続されていない場合、ＵＳＢ回線１を、ＵＳＢホスト２０のＵＳＢポートとＵＳＢハブ１０の上流ＵＳＢポート１１に差し込み物理的に接続する。また、ＵＳＢホスト２０の電源がオフであれば、ＵＳＢホスト２０の電源をオンすることで、ＵＳＢホスト２０とＵＳＢハブ１０とを電気的に接続する。
すなわち、ＵＳＢ装置を接続するとは、ＵＳＢ装置間をＵＳＢ回線により物理的に接続すること、物理的に接続されたＵＳＢ装置間を電気的に接続することを含む。上流ＵＳＢ回線１を接続、あるいは、ＵＳＢホスト２０の電源をオンすると、上流ＵＳＢ回線１のＶＢＵＳ電源がオンとなり、ＵＳＢハブ１０はＵＳＢホスト２０との接続を検出する。
次いで、ＵＳＢホスト２０はＵＳＢハブ１０を認識する（Ｓ１０２）。ＵＳＢホスト２０とＵＳＢハブ１０とが接続されたため、ＵＳＢホスト２０は、ＵＳＢハブ１０との間でエニュメレーションを実行し、ＵＳＢハブ１０の装置情報の取得や、固有情報の付与を行い、ＵＳＢハブ１０を認識する。これにより、ＵＳＢハブ１０もＵＳＢホスト２０を認識する。
次いで、ＵＳＢハブ１０がＵＳＢホスト２０からポート電源有効化要求を受信する（Ｓ１０３）。ＵＳＢホスト２０は、ＵＳＢハブ１０を認識したため、さらにＵＳＢハブ１０の下流ＵＳＢポート１２のポート電源有効化要求を送信する。
次いで、ＵＳＢハブ１０は、下流ＵＳＢポート１２の電源をオンする（Ｓ１０４）。ＵＳＢハブ１０は、ＵＳＢホスト２０からポート電源有効化要求を受信したため、全ての下流ＵＳＢポート１２に対し、ＶＢＵＳ電源をオンに立ち上げる。
次いで、ＵＳＢハブ１０は、ＵＳＢ周辺機器３０へクロックの供給を開始する（Ｓ１０５）。後述のように、本実施形態では、ＵＳＢホスト２０とＵＳＢハブ１０の接続前は、ＵＳＢ周辺機器３０へのクロックの供給を停止している。このため、ＵＳＢハブ１０は、下流ＵＳＢ回線２のＶＢＵＳ電源をオンにするとともに、ＵＳＢ周辺機器３０を動作させるために、全てのクロック端子１３からクロックの供給を開始する。
次いで、ＵＳＢホスト２０は、ＵＳＢハブ１０を介してＵＳＢ周辺機器３０を認識する（Ｓ１０６）。ＵＳＢ周辺機器３０は、ＵＳＢ回線３のＶＢＵＳ電源がオンになり、さらに、クロックが供給されたため、動作を開始し、ＵＳＢハブ１０を介してＵＳＢホスト２０との通信が可能になる。ＵＳＢホスト２０と周辺機器３０とが接続されたため、ＵＳＢホスト２０は、ＵＳＢ周辺機器３０との間でエニュメレーションを実行し、ＵＳＢ周辺機器３０の装置情報の取得や、固有情報の付与を行い、ＵＳＢ周辺機器３０を認識する。
図４は、ＵＳＢハブ１０がＵＳＢホスト２０に接続された場合のＵＳＢハブ１０の詳細な動作を示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０に接続される（図４（１））。ＵＳＢホスト２０とＵＳＢハブ１０間の上流ＵＳＢ回線１が接続されると、上流ＵＳＢトランシーバ１４は、上流ＵＳＢ回線１のＶＢＵＳ電源がオンになったことを検出し、この検出結果をハブコントローラ１７に通知する。このとき、ハブコントローラ１７は、ＵＳＢホスト２０とのエニュメレーション待ちの状態となる。
そして、ＵＳＢホスト２０とハブコントローラ１７とでエニュメレーションが実行され、ＵＳＢホスト２０はＵＳＢハブ１０を認識する。このとき、ハブコントローラ１７は、ＵＳＢホスト２０とのエニュメレーション完了の状態となる。
次いで、ＵＳＢハブ１０は、ＵＳＢホスト２０からポート電源有効化要求を受信する（図４（２））。ＵＳＢホスト２０は、ＵＳＢハブ１０を宛先とするポート電源有効化要求を送信し、ハブコントローラ１７は、上流ＵＳＢトランシーバ１４を介して受信した要求の宛先と内容を解析し、自宛のポート電源有効化要求に対応する処理を行う。
次いで、ＵＳＢハブ１０は、ＵＳＢハブ１０の下流ＵＳＢポート１２の電源をオンする（図４（３））。ハブコントローラ１７は、受信したポート電源有効化要求に従って、下流ＵＳＢポート１２の電源オンを指示し、下流ＵＳＢポート１２のＶＢＵＳ電源をオンにする。
次いで、ＵＳＢハブ１０は、ＵＳＢ周辺機器３０へクロックの供給を開始する（図４（４））。ハブコントローラ１７は、下流ＵＳＢポート１２の電源オンに続いて、クロック発生回路１８に対しクロック供給を指示し、クロック発生回路１８は、全てのクロック端子１３からＵＳＢ周辺機器３０へクロックの供給を開始する。
これにより、ＵＳＢ周辺機器３０の動作が開始し、ＵＳＢホスト２０とＵＳＢ周辺機器３０との間でエニュメレーションが実行されると、ＵＳＢホスト２０が接続されているＵＳＢ周辺機器３０を認識する。
図５は、ＵＳＢハブ１０がＵＳＢホスト２０に接続された場合の各信号線の動作タイミングを示している。
上流ＵＳＢ回線１がＵＳＢハブ１０に接続されると、ｔ１において、上流ＵＳＢ回線１のＶＢＵＳ電源がハイに立ち上がる。
上流ＵＳＢ回線１のＶＢＵＳ電源がハイになったため、ｔ２において、ＵＳＢホスト２０がエニュメレーションによりＵＳＢハブ１０を認識し、データ信号線上で、ポート電源有効化要求がＵＳＢホスト２０からＵＳＢハブ１０へ出力される。
上流ＵＳＢ回線１のデータ信号線でポート電源有効化要求を受信すると、ｔ３において、ＵＳＢハブ１０は、下流ＵＳＢ回線２のＶＢＵＳ電源をハイに立ち上げる。
下流ＵＳＢ回線２のＶＢＵＳ電源を立ち上げた後、ｔ４において、ＵＳＢハブ１０は、クロック回線３に対しクロックの供給を開始する。
ここで、ＶＢＵＳ電源の立ち上げとクロック供給開始のタイミングは同じでもよいが、ＶＢＵＳ電源立ち上げた後にクロック供給を開始することが好ましい。例えば、ＶＢＵＳ電源の立ち上げ前にクロックを供給すると、周辺機器の仕様によっては、クロックが入力されるクロックバッファ回路を破壊する恐れもあるため、ＶＢＵＳ電源立ち上げ後に、クロックを供給するようにしてもよい。
クロックの供給が開始されると、ｔ５において、ＵＳＢ周辺機器３０が動作を開始し、ＵＳＢホスト２０がエニュメレーションによりＵＳＢ周辺機器３０を認識する。
次に、図６〜図８を用いて、ＵＳＢハブ１０がＵＳＢホスト２０から切断された場合のＵＳＢハブ１０の動作を説明する。図６は、この場合のＵＳＢハブ１０の動作の流れを示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０から切断される（Ｓ１１１）。例えば、上流ＵＳＢ回線１を、ＵＳＢホスト２０のＵＳＢポートもしくはＵＳＢハブ１０の上流ＵＳＢポート１１から抜いて物理的に切断する。また、ＵＳＢホスト２０の電源をオフすることで、ＵＳＢホスト２０とＵＳＢハブ１０とを電気的に切断する。
すなわち、ＵＳＢ装置を切断するとは、ＵＳＢ装置間をＵＳＢ回線により物理的に切断すること、物理的に接続されたＵＳＢ装置間を電気的に切断することを含む。上流ＵＳＢ回線１を切断、あるいは、ＵＳＢホスト２０の電源をオフすると、上流ＵＳＢ回線１のＶＢＵＳ電源がオフとなり、ＵＳＢハブ１０はＵＳＢホスト２０との切断を検出する。これにより、ＵＳＢホスト２０とＵＳＢハブ１０間の通信が不可能となり、ＵＳＢホスト２０及びＵＳＢハブ１０とＵＳＢ周辺機器３０との通信も不可能になる。すなわち、ＵＳＢホスト２０とＵＳＢ周辺機器３０間のデータ通信が停止した状態となる。
次いで、ＵＳＢハブ１０は、下流ＵＳＢポート１２の電源をオフする（Ｓ１１２）。ＵＳＢハブ１０は、ＵＳＢホスト２０とＵＳＢハブ１０の上流ＵＳＢ回線１が切断され、ＵＳＢホスト２０とＵＳＢ周辺機器３０間のデータ通信が停止したため、全ての下流ＵＳＢポート１２に対し、ＶＢＵＳ電源をオフに立ち下げる。
次いで、ＵＳＢハブ１０は、ＵＳＢ周辺機器３０へクロックの供給を停止する（Ｓ１１３）。ＵＳＢハブ１０は、下流ＵＳＢ回線２のＶＢＵＳ電源をオフにするとともに、ＵＳＢ周辺機器３０の動作を停止させるために、全てのクロック端子１３からのクロック供給を停止する。
図７は、ＵＳＢハブ１０がＵＳＢホスト２０から切断された場合のＵＳＢハブ１０の詳細な動作を示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０から切断される（図７（１））。ＵＳＢホスト２０とＵＳＢハブ１０間の上流ＵＳＢ回線１が切断されると、上流ＵＳＢトランシーバ１４は、上流ＵＳＢ回線１のＶＢＵＳ電源がオフになったことを検出し、この検出結果をハブコントローラ１７に通知する。このとき、ハブコントローラ１７は、ＵＳＢホスト２０とハブ１０間のデータ通信が停止し、さらに、ＵＳＢホスト２０とＵＳＢ周辺機器３０間のデータ通信も停止したと判断する。
次いで、ＵＳＢハブ１０は、下流ＵＳＢポート１２の電源をオフする（図７（２））。ハブコントローラ１７は、ＵＳＢホスト２０とＵＳＢ周辺機器３０間のデータ通信が停止したため、下流ＵＳＢポート１２の電源オフを指示し、下流ＵＳＢポート１２のＶＢＵＳ電源をオフにする。なお、ＵＳＢ周辺機器３０は、ＶＢＵＳ電源オフにより下流ＵＳＢ回線２の切断を検出する。
次いで、ＵＳＢハブ１０は、ＵＳＢ周辺機器３０へクロックの供給を停止する（図７（３））。ハブコントローラ１７は、ＵＳＢホスト２０とＵＳＢ周辺機器３０間のデータ通信が停止したため、下流ＵＳＢポート１２の電源オフに続いて、クロック発生回路１８に対しクロック供給の停止を指示し、クロック発生回路１８は、全てのクロック端子１３からＵＳＢ周辺機器３０へのクロック供給を停止する。
図８は、ＵＳＢハブ１０がＵＳＢホスト２０から切断された場合の各信号線の動作タイミングを示している。
上流ＵＳＢ回線１が切断されると、ｔ１１において、上流ＵＳＢ回線１のＶＢＵＳ電源がローに立ち下がる。
上流ＵＳＢ回線１のＶＢＵＳ電源がローになったため、ｔ１２において、ＵＳＢハブ１０は、下流ＵＳＢ回線２のＶＢＵＳ電源をローに立ち下げる。
下流ＵＳＢ回線２のＶＢＵＳ電源を立ち下げた後、ｔ１３において、ＵＳＢハブ１０は、クロック回線３に対しクロック供給を停止する。
ここで、ＶＢＵＳ電源の立ち下げとクロック供給停止のタイミングは同じでもよい。クロックの供給が停止すると、ＵＳＢ周辺機器３０の動作が停止するため、停止している間の消費電力が抑えられる。
このように、本実施形態では、ＵＳＢハブが、ＵＳＢホストとの接続状態に応じて、ＵＳＢ周辺機器へのクロック供給を制御する。ＵＳＢでは、ＵＳＢ周辺機器間で通信することはなく、ＵＳＢホストとＵＳＢ周辺機器とを接続し通信するため、ＵＳＢホストの接続状態により、ＵＳＢ周辺機器の通信の有無を判断できる。
すなわち、ＵＳＢハブは、ＵＳＢホストに接続されると、ＵＳＢ周辺機器の通信動作を開始するため、ＵＳＢ周辺機器へのクロック供給を開始し、また、ＵＳＢホストとの接続が切断されると、ＵＳＢ周辺機器の通信動作を停止するため、ＵＳＢ周辺機器へのクロック供給を停止する。これにより、ＵＳＢ回線切断によりＵＳＢ周辺機器の通信が停止した状態において、クロック供給を停止することで、ＵＳＢ周辺機器の消費電力を低減し、ＵＳＢシステム全体の省電力化が可能となる。
本発明の実施の形態２
以下、図面を参照して本発明の実施の形態２について説明する。実施の形態１では、ＵＳＢホストとＵＳＢハブ間の接続状態により、周辺機器へのクロック供給を制御したが、本実施形態では、ＵＳＢホストからのポートサスペンド（ポートスリープ）要求により、下流ＵＳＢポートをサスペンド状態（スリープ状態）にしたときも、周辺機器へのクロック供給を制御する。なお、ＵＳＢ接続システムの構成、ＵＳＢハブの構成は、図１、図２と同様である。
図９〜図１１を用いて、下流ＵＳＢポート１２をサスペンドする場合のＵＳＢハブ１０の動作を説明する。図９は、この場合のＵＳＢハブ１０の動作の流れを示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０からポートサスペンド要求を受信する（Ｓ２０１）。ＵＳＢホスト２０は、ＵＳＢハブ１０の下流ＵＳＢポート１２をサスペンドするため、サスペンドする下流ＵＳＢポート１２を指定したポートサスペンド要求を送信する。
次いで、ＵＳＢハブ１０は、要求された下流ＵＳＢポート１２をサスペンドする（Ｓ２０２）。ＵＳＢハブ１０は、ＵＳＢホスト２０からポートサスペンド要求を受信したため、ポートサスペンド要求で指定されている下流ＵＳＢポート１２に対し、サスペンド処理を実行する。下流ＵＳＢポート１２に接続されているＵＳＢ周辺機器３０との間で所定のサスペンド処理を実行し、下流ＵＳＢポート１２をサスペンド状態とする。
ＵＳＢポートをサスペンドするとは、ＵＳＢポートを通常の動作モードである通常状態からサスペンドモード（スリープモード）にすることである。ＵＳＢ周辺機器とサスペンドに必要なやり取りをすることで、ＵＳＢポートとＵＳＢ周辺機器とがサスペンド状態となる。サスペンド状態は、省電力状態であり、一時的に通信動作を休止し、所定回路の電源供給を停止することで消費電力を低減する。
下流ＵＳＢポート１２をサスペンドすることにより、ＵＳＢハブ１０とＵＳＢ周辺機器３０間の通信が一時的に休止し、ＵＳＢホスト２０とＵＳＢ周辺機器３０間の通信も休止したことになる。すなわち、ＵＳＢホスト２０とＵＳＢ周辺機器３０間のデータ通信が停止した状態となる。
次いで、ＵＳＢハブ１０は、ＵＳＢ周辺機器３０へクロックの供給を停止する（Ｓ２０３）。ＵＳＢハブ１０は、ＵＳＢ周辺機器３０の動作を停止させるために、サスペンドした下流ＵＳＢポート１２に対応するクロック端子１３からクロック供給を停止する。
図１０は、下流ＵＳＢポート１２をサスペンドする場合のＵＳＢハブ１０の詳細な動作を示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０からポートサスペンド要求を受信する（図１０（１））。ＵＳＢホスト２０は、ＵＳＢハブ１０を宛先とし下流ＵＳＢポート１２を指定したポートサスペンド要求を送信し、ハブコントローラ１７は、上流ＵＳＢトランシーバ１４を介して受信した要求の宛先と内容を解析し、自宛のポートサスペンド要求に対応する処理を行う。
次いで、ＵＳＢハブ１０は、要求された下流ＵＳＢポート１２をサスペンドする（図１０（２））。ハブコントローラ１７は、受信したポートサスペンド要求に従って、指定された下流ＵＳＢポート１２に対応するＵＳＢトランシーバ１５に対しサスペンドを指示し、ＵＳＢトランシーバ１５は、ＵＳＢ周辺機器３０との間でサスペンド処理を実行し、下流ＵＳＢポート１２をサスペンド状態にする。
次いで、ＵＳＢハブ１０は、ＵＳＢ周辺機器３０へクロックの供給を停止する（図１０（３））。ハブコントローラ１７は、クロック発生回路１８に対しクロック供給の停止を指示し、クロック発生回路１８は、サスペンドした下流ＵＳＢポート１２に対応するクロック端子１３からＵＳＢ周辺機器３０へのクロック供給を停止する。
図１１は、下流ＵＳＢポート１２をサスペンドする場合の各信号線の動作タイミングを示している。
ｔ２１において、ＵＳＢハブ１０は、上流ＵＳＢ回線１のデータ信号線上で、下流ＵＳＢポート１２を指定したポートサスペンド要求を受信する。
受信したポートサスペンド要求に従って、ｔ２２において、ＵＳＢハブ１０は、下流ＵＳＢ回線２のデータ信号線上でサスペンド処理を実行し、下流ＵＳＢポート１２がサスペンド状態となる。
ポートがサスペンドになると、ｔ２３において、ＵＳＢハブ１０は、サスペンドした下流ＵＳＢポート１２に対応したクロック回線３に対しクロック供給を停止する。
クロック供給が停止すると、ＵＳＢ周辺機器３０の動作が停止するため、停止している間の消費電力が抑えられる。
次に、図１２〜図１４を用いて、下流ＵＳＢポート１２のサスペンドを解除する場合のＵＳＢハブ１０の動作を説明する。図１２は、この場合のＵＳＢハブ１０の動作の流れを示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０からポートサスペンド解除要求を受信する（Ｓ２１１）。ＵＳＢホスト２０は、ＵＳＢハブ１０の下流ＵＳＢポート１２のサスペンドを解除するため、サスペンド解除する下流ＵＳＢポート１２を指定したポートサスペンド解除要求を送信する。
次いで、ＵＳＢハブ１０は、要求された下流ＵＳＢポート１２に接続されたＵＳＢ周辺機器３０へクロックの供給を再開する（Ｓ２１２）。ＵＳＢハブ１０は、ＵＳＢ周辺機器３０を動作させるために、サスペンド解除する下流ＵＳＢポート１２に対応するクロック端子１３からクロックの供給を開始する。
次いで、ＵＳＢハブ１０は、要求された下流ＵＳＢポート１２のサスペンドを解除する（Ｓ２１３）。ＵＳＢハブ１０は、ＵＳＢホスト２０からポートサスペンド解除要求を受信し、クロック供給が開始されたため、ポートサスペンド要求で指定されている下流ＵＳＢポート１２に対し、サスペンド解除処理を実行する。下流ＵＳＢポート１２に接続されているＵＳＢ周辺機器３０との間で所定のサスペンド解除処理を実行し通常の通信状態にする。
ＵＳＢポートをサスペンド解除するとは、ＵＳＢポートをサスペンドモードから通常の動作モードである通常状態にすることである。ＵＳＢ周辺機器とサスペンド解除に必要なやり取りをすることで、ＵＳＢポートとＵＳＢ周辺機器とが通常状態となる。サスペンド解除すると、通信動作の休止が解除されて、データ通信が可能となる。
下流ＵＳＢポート１２をサスペンド解除することにより、ＵＳＢハブ１０とＵＳＢ周辺機器３０間のデータ通信が再開し、ＵＳＢホスト２０とＵＳＢ周辺機器３０間の通信も再開する。すなわち、ＵＳＢホスト２０とＵＳＢ周辺機器間のデータ通信の停止が終了した状態となる。
図１３は、下流ＵＳＢポート１２のサスペンドを解除する場合のＵＳＢハブ１０の詳細な動作を示している。
まず、ＵＳＢハブ１０がＵＳＢホスト２０からポートサスペンド解除要求を受信する（図１０（１））。ＵＳＢホスト２０は、ＵＳＢハブ１０を宛先とし下流ＵＳＢポート１２を指定したポートサスペンド解除要求を送信し、ハブコントローラ１７は、上流ＵＳＢトランシーバ１４を介して受信した要求の宛先と内容を解析し、自宛のポートサスペンド解除要求に対応する処理を行う。
次いで、ＵＳＢハブ１０は、要求された下流ＵＳＢポート１２に接続されたＵＳＢ周辺機器３０へクロックの供給を再開する（図１０（２））。ハブコントローラ１７は、クロック発生回路１８に対しクロック供給の開始を指示し、クロック発生回路１８は、サスペンド解除する下流ＵＳＢポート１２に対応するクロック端子１３からＵＳＢ周辺機器３０へのクロック供給を開始する。
次いで、ＵＳＢハブ１０は、要求された下流のＵＳＢポートのサスペンドを解除する（図１０（３））。ハブコントローラ１７は、受信したポートサスペンド要求に従って、指定された下流ＵＳＢポート１２に対応するＵＳＢトランシーバ１５に対しサスペンド解除を指示し、ＵＳＢトランシーバ１５は、ＵＳＢ周辺機器３０との間でサスペンド解除処理を実行し、下流ＵＳＢポート１２を通常状態にする。
図１４は、下流ＵＳＢポート１２のサスペンドを解除する場合の各信号線の動作タイミングを示している。
ｔ３１において、ＵＳＢハブ１０は、上流ＵＳＢ回線１のデータ信号線上で、下流ＵＳＢポート１２を指定したポートサスペンド解除要求を受信する。
受信したポートサスペンド解除要求に従って、ｔ３２において、ＵＳＢハブ１０は、サスペンド解除する下流ＵＳＢポート１２に対応したクロック回線３に対しクロックの供給を開始する。
ｔ３３において、下流ＵＳＢ回線２のデータ信号線上でサスペンド解除処理を実行し、下流ＵＳＢポート１２のサスペンドが解除され通常のデータ通信状態となる。
このように、本実施形態では、ＵＳＢハブが、ＵＳＢポートのサスペンド状態に応じて、ＵＳＢ周辺機器へのクロック供給を制御する。すなわち、ＵＳＢハブは、ＵＳＢホストからＵＳＢポートに対するサスペンド要求を受信するとＵＳＢ周辺機器へのクロック供給を停止し、ＵＳＢホストからＵＳＢポートに対するサスペンド解除を受信するとＵＳＢ周辺機器へのクロック供給を開始する。これにより、ＵＳＢポートのサスペンドによりＵＳＢ周辺機器の通信が停止した状態において、クロック供給を停止することで、ＵＳＢ周辺機器の消費電力を低減し、ＵＳＢシステム全体の省電力化が可能となる。
本発明の実施の形態３
以下、図面を参照して本発明の実施の形態３について説明する。実施の形態３では、実施の形態１、実施の形態２に加えて、ＵＳＢハブが周辺機器へ供給するクロックの周波数を設定可能とするものである。
図１５は、本発明の実施の形態３に係るＵＳＢハブの構成を示している。このＵＳＢハブ１０は、図２の構成に加えて、クロック周波数を設定するための設定端子Ｃ１，Ｃ２，Ｃ３を備えている。
ハブコントローラ１７は、設定端子Ｃ１〜Ｃ３の入力値（入力電圧）に応じて、クロックの周波数を決定する。ハブコントローラ１７は、決定した周波数をクロック発生回路１８に指示し、クロック発生回路１８は、指示された周波数のクロックをＵＳＢ周辺機器３０へ供給する。クロック端子１３−１〜１３〜Ｎから、クロックＣＬＫ１〜Ｎを出力する。
クロックの周波数は、クロック端子毎（ＵＳＢポート毎）に異なっていてもよい。例えば、設定端子を下流ＵＳＢポートと同じ数だけ設け、クロックＣＬＫ１の周波数は設定端子Ｃ１により決定し、クロックＣＬＫ２の周波数は設定端子Ｃ２により決定し、クロックＣＬＫ（Ｎ）の周波数は端子Ｃ（Ｎ）により決定する。この場合、設定端子Ｃ１の入力がハイのときは１２ＭＨｚ、ローのときは２４ＭＨｚ、設定端子Ｃ２の入力がハイときは１２ＭＨｚ、ローのときは３０ＭＨｚなどのようにしてもよい。ＵＳＢポート毎にクロック周波数を設定することで、接続するＵＳＢ周辺機器に応じてより細かく設定することができる。
また、クロックの周波数は、全てのクロック端子１３で同じであってもよい。例えば、設定端子Ｃ１と設定端子Ｃ２を使い全クロック端子のクロック周波数を一括で決定する。複数の設定端子の組み合わせにより、周波数を決定するため、少ない端子で、周波数を設定することができる。設定端子Ｃ１、設定端子Ｃ２の入力レベルの組み合わせと、周波数の関係の一例を以下に示す。
（設定端子Ｃ２、設定端子Ｃ１）＝（ロー、ロー）のとき、１２ＭＨｚ
（設定端子Ｃ２、設定端子Ｃ１）＝（ロー、ハイ）のとき、２４ＭＨｚ
（設定端子Ｃ２、設定端子Ｃ１）＝（ハイ、ロー）のとき、３０ＭＨｚ
（設定端子Ｃ２、設定端子Ｃ１）＝（ハイ、ハイ）のとき、４８ＭＨｚ
その他、クロックの周波数を設定する方法として、レジスタ等の記憶装置により設定してもよいし、ＵＳＢホストからのポート電源有効化要求などの命令により設定してもよい。
このように、本実施形態では、実施の形態１，２と同様に、ＵＳＢハブが、ＵＳＢ周辺機器へ供給するクロックを制御することで、消費電力の低減を図ることができるとともに、さらに、供給するクロックの周波数を設定可能とした。これにより、周辺機器の仕様に合わせて柔軟にクロックを選択することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記の例では、ＵＳＢホストとＵＳＢ周辺機器の間を、１つのＵＳＢハブにより接続したが、複数のＵＳＢハブを階層接続してもよい。この場合、ＵＳＢハブの上流装置や下流装置が、ＵＳＢハブとなりうる。
また、ＵＳＢ周辺機器に応じてクロック供給を停止してもよい。例えば、クロック供給を停止すると誤動作や再開が困難な機器の場合にはクロック供給を停止せず、クロック供給を停止しても正常に動作可能な機器のみクロック供給を停止してもよい。
１ 上流ＵＳＢ回線
２ 下流ＵＳＢ回線
３ クロック回線
１０ ＵＳＢハブ
１１ 上流ＵＳＢポート
１２ 下流ＵＳＢポート
１３ クロック端子
１４ 上流ＵＳＢトランシーバ
１５ 下流ＵＳＢトランシーバ
１７ ハブコントローラ
１８ クロック発生回路
２０ ＵＳＢホスト
３０ ＵＳＢ周辺機器
４０ 回路基板
１００ 接続システム
Ｃ１〜Ｃ３ 設定端子
ＣＬＫ１〜ＣＬＫ（Ｎ） クロック

Claims (20)

  1. 上流装置と上流ＵＳＢ回線を介して接続する上流ＵＳＢポートと、
    下流装置と下流ＵＳＢ回線を介して接続する下流ＵＳＢポートと、
    前記下流装置を動作させるためのクロックを生成するクロック発生回路と、
    前記生成されたクロックを前記下流装置に供給するクロック端子と、
    前記上流ＵＳＢポートと前記上流装置との接続が切断されたことを検出した場合、または、前記上流装置から前記下流ＵＳＢポートに対して省電力モード要求を受信した場合、前記クロック端子を介した前記下流装置へのクロック供給を停止するように前記クロック発生回路を制御するハブコントローラと、を備えるＵＳＢハブ。
  2. 前記上流ＵＳＢ回線に含まれる電源線がオフであることを検出した場合、前記ハブコントローラは、前記下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、請求項１記載のＵＳＢハブ。
  3. 前記ハブコントローラは、前記上流装置から前記下流装置への省電力モード要求を受信し、受信した要求に基づき前記下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、請求項１に記載のＵＳＢハブ。
  4. 前記上流ＵＳＢポートと前記上流装置との接続が切断されたことを検出した場合、前記ハブコントローラは、前記下流ＵＳＢ回線に含まれる電源線をオフにするとともに、前記下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、請求項１乃至３のいずれかに記載のＵＳＢハブ。
  5. 前記ハブコントローラは、前記下流ＵＳＢ回線に含まれる電源線をオフにした後、前記下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、請求項４に記載のＵＳＢハブ。
  6. 複数の前記下流装置とそれぞれ接続する複数の前記下流ＵＳＢポートを備え、
    前記ハブコントローラは、前記複数の下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、請求項１乃至５のいずれか一項に記載のＵＳＢハブ。
  7. 複数の前記下流装置とそれぞれ接続する複数の前記下流ＵＳＢポートを備え、
    前記ハブコントローラは、前記複数の下流装置のうち一部の下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、請求項１乃至５のいずれか一項に記載のＵＳＢハブ。
  8. 前記上流ＵＳＢポートと前記上流装置との接続を検出した場合、前記ハブコントローラは、前記下流装置へのクロック供給を開始する、請求項１乃至７のいずれか一項に記載のＵＳＢハブ。
  9. 前記ハブコントローラは、前記上流装置から、前記下流ＵＳＢポートに対し電源有効化要求を受信した場合、前記下流装置へのクロック供給を開始するように前記クロック発生回路を制御する、請求項１乃至７のいずれか一項に記載のＵＳＢハブ。
  10. 前記ハブコントローラは、前記上流装置から、前記下流ＵＳＢポートに対し省電力モード解除要求を受信した場合、前記下流装置へのクロック供給を開始するように前記クロック発生回路を制御する、請求項１乃至７のいずれか一項に記載のＵＳＢハブ。
  11. 前記ハブコントローラは、前記下流ＵＳＢ回線に含まれる電源線をオンにするとともに、前記下流装置へのクロック供給を開始するように前記クロック発生回路を制御する、請求項８または９に記載のＵＳＢハブ。
  12. 前記ハブコントローラは、前記下流ＵＳＢ回線に含まれる電源線をオンにした後、前記下流装置へのクロック供給を開始するように前記クロック発生回路を制御する、請求項１１に記載のＵＳＢハブ。
  13. 複数の前記下流装置とそれぞれ接続する複数の前記下流ＵＳＢポートを備え、
    前記ハブコントローラは、前記複数の下流装置へのクロック供給を開始するように前記クロック発生回路を制御する、請求項８乃至１２のいずれか一項に記載のＵＳＢハブ。
  14. 複数の前記下流装置とそれぞれ接続する複数の前記下流ＵＳＢポートを備え、
    前記ハブコントローラは、前記複数の下流装置のうち一部の下流装置へのクロック供給を開始するように前記クロック発生回路を制御する、請求項８乃至１２のいずれか一項に記載のＵＳＢハブ。
  15. 前記ハブコントローラは、前記下流装置へ供給するクロックのクロック周波数を設定可能である、請求項１乃至１４のいずれか一項に記載のＵＳＢハブ。
  16. 前記クロック周波数を設定するクロック周波数設定端子を備え、
    前記ハブコントローラは、前記クロック周波数設定端子の電圧レベルに応じて前記クロック周波数を設定する、請求項１５に記載のＵＳＢハブ。
  17. 複数の前記クロック周波数設定端子を備え、
    前記ハブコントローラは、前記複数のクロック周波数設定端子の電圧レベルの組み合わせに応じて前記クロック周波数を設定する、請求項１６に記載のＵＳＢハブ。
  18. 複数の前記下流装置にそれぞれにクロックを供給する複数の前記クロック端子を備え、
    前記ハブコントローラは、前記複数の下流装置へ供給する複数のクロックを同じ周波数に設定する、請求項１５乃至１７のいずれか一項に記載のＵＳＢハブ。
  19. 複数の前記下流装置にそれぞれにクロックを供給する複数の前記クロック端子を備え、
    前記ハブコントローラは、前記複数の下流装置へ供給する複数のクロックの周波数をそれぞれ独立に設定する、請求項１５乃至１７のいずれか一項に記載のＵＳＢハブ。
  20. 上流装置と下流装置との間に接続され、前記下流装置を動作させるためのクロックを生成するクロック発生回路を備えるＵＳＢハブの制御方法であって、
    前記生成されたクロックを前記下流装置に供給し、
    前記ＵＳＢハブと前記上流装置との接続が切断されたことを検出した場合、または、前記上流装置から前記ＵＳＢハブの下流ＵＳＢポートに対し省電力モード要求を受信した場合、前記下流装置へのクロック供給を停止するように前記クロック発生回路を制御する、ＵＳＢハブの制御方法。
JP2011186918A 2011-08-30 2011-08-30 Ｕｓｂハブ及びｕｓｂハブの制御方法 Expired - Fee Related JP5819678B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011186918A JP5819678B2 (ja) 2011-08-30 2011-08-30 Ｕｓｂハブ及びｕｓｂハブの制御方法
US13/533,861 US9342131B2 (en) 2011-08-30 2012-06-26 USB hub and control method of USB hub
CN201210283508.8A CN103117490B (zh) 2011-08-30 2012-08-10 Usb集线器及usb集线器的控制方法
US15/154,805 US20160253280A1 (en) 2011-08-30 2016-05-13 Usb hub and control method of usb hub

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011186918A JP5819678B2 (ja) 2011-08-30 2011-08-30 Ｕｓｂハブ及びｕｓｂハブの制御方法

Publications (2)

Publication Number Publication Date
JP2013050760A JP2013050760A (ja) 2013-03-14
JP5819678B2 true JP5819678B2 (ja) 2015-11-24

Family

ID=47745337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011186918A Expired - Fee Related JP5819678B2 (ja) 2011-08-30 2011-08-30 Ｕｓｂハブ及びｕｓｂハブの制御方法

Country Status (3)

Country Link
US (2) US9342131B2 (ja)
JP (1) JP5819678B2 (ja)
CN (1) CN103117490B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
JP2014115687A (ja) * 2012-12-06 2014-06-26 Canon Inc データ処理装置、データ処理装置の制御方法、及びプログラム
US20140343949A1 (en) * 2013-05-17 2014-11-20 Fortemedia, Inc. Smart microphone device
KR20150027463A (ko) * 2013-09-04 2015-03-12 삼성전자주식회사 전자 기기, 전자 기기의 제어 방법 및 화상 형성 장치
CN105094271B (zh) * 2014-05-06 2018-02-09 瑞昱半导体股份有限公司 集线器控制方法以及集线器控制电路
US9625980B2 (en) * 2014-12-16 2017-04-18 Nxp Usa, Inc. Low power configuration for USB (Universal Serial Bus) devices
TWI534627B (zh) * 2015-02-26 2016-05-21 威盛電子股份有限公司 集線器、操作系統與控制方法
US10261569B2 (en) * 2015-05-01 2019-04-16 Qualcomm Incorporated Universal serial bus (USB) host and client devices for supporting scheduled low-power operations
CN106339339B (zh) 2015-07-07 2019-05-07 瑞昱半导体股份有限公司 内建信号中继电路的usb控制电路
CN106339340B (zh) * 2015-07-07 2019-06-25 瑞昱半导体股份有限公司 内建旁路架构的usb控制电路
US20170024344A1 (en) * 2015-07-22 2017-01-26 Microchip Technology Incorporated Method and System for USB 2.0 Bandwidth Reservation
US9996138B2 (en) * 2015-09-04 2018-06-12 Mediatek Inc. Electronic system and related clock managing method
US9990326B2 (en) * 2015-10-14 2018-06-05 Qualcomm Incorporated Universal serial bus (USB) split cable
KR102628011B1 (ko) * 2016-01-29 2024-01-22 삼성전자주식회사 Usb 전력 전송 장치와 이를 포함하는 시스템
CN106354677A (zh) * 2016-08-25 2017-01-25 广州御银自动柜员机科技有限公司 一种usb hub
US10725939B2 (en) * 2017-02-13 2020-07-28 Microchip Technology Incorporated Host-detecting USB hub
US10951055B2 (en) * 2018-02-05 2021-03-16 Simpower Technology Inc. Energy-saving hub
CN108549612B (zh) * 2018-03-20 2021-03-19 青岛海信移动通信技术股份有限公司 一种调整工作模式的方法及usb控制器
TWI712893B (zh) * 2018-09-04 2020-12-11 瑞昱半導體股份有限公司 資料傳輸格式轉換電路及控制其操作的方法
US11175836B2 (en) * 2019-03-01 2021-11-16 Qualcomm Incorporated Enhanced data clock operations in memory
US11481015B2 (en) * 2019-06-25 2022-10-25 Nxp B.V. Power consumption management in protocol-based redrivers
US11216061B2 (en) * 2019-07-25 2022-01-04 Arm Limited Methods and apparatus for interfacing between power domains
US11460907B2 (en) * 2019-10-08 2022-10-04 Eaton Intelligent Power Limited Receptacle with an integrated power meter

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085325A (en) 1996-12-16 2000-07-04 Intel Corporation Method and apparatus for supporting power conservation operation modes
JPH11305880A (ja) 1998-04-23 1999-11-05 Sony Corp Ｕｓｂ機器およびｕｓｂハブ装置
US6178514B1 (en) * 1998-07-31 2001-01-23 Bradley C. Wood Method and apparatus for connecting a device to a bus carrying power and a signal
JP2000183894A (ja) 1998-12-11 2000-06-30 Toshiba Corp 伝送制御装置
JP2000293504A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置
US6978335B2 (en) 2000-06-30 2005-12-20 02Micro International Limited Smart card virtual hub
CA2492811C (en) * 2002-07-17 2012-05-08 Fiberbyte Pty Ltd Synchronized multichannel universal serial bus
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
KR100505697B1 (ko) * 2003-07-23 2005-08-02 삼성전자주식회사 메모리 카드 및 ｕｓｂ 연결을 위한 커넥터 및 연결 시스템
US20050278469A1 (en) * 2004-06-11 2005-12-15 Samsung Electronics Co., Ltd. Computer system and control method of the same
US20060149977A1 (en) * 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
JP2006344159A (ja) * 2005-06-10 2006-12-21 Toshiba Information Systems (Japan) Corp 共通バス接続デバイス用通信制御装置
US7346880B2 (en) * 2005-06-30 2008-03-18 Intel Corporation Differential clock ganging
EP1742143B1 (en) * 2005-07-06 2018-11-21 STMicroelectronics Srl Method and system for power consumption management, and corresponding computer program product
CN101401055B (zh) 2006-02-15 2012-04-18 克罗诺洛吉克有限公司 分布式同步和定时***
US7702832B2 (en) * 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
JP4835323B2 (ja) * 2006-08-23 2011-12-14 セイコーエプソン株式会社 情報処理装置、印刷装置、情報処理方法及びプログラム
US7953994B2 (en) * 2007-03-26 2011-05-31 Stmicroelectronics Pvt. Ltd. Architecture incorporating configurable controller for reducing on chip power leakage
JP2009048548A (ja) 2007-08-22 2009-03-05 Ricoh Co Ltd 画像処理装置
JP2009187258A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 入出力端子共用クロック周波数選択発振回路
US20100005218A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhanced cascade interconnected memory system
JP5309932B2 (ja) * 2008-12-02 2013-10-09 日本電気株式会社 ホットプラグ形式のデバイス機器を接続するための中継機器
US20100162037A1 (en) * 2008-12-22 2010-06-24 International Business Machines Corporation Memory System having Spare Memory Devices Attached to a Local Interface Bus

Also Published As

Publication number Publication date
US20130054866A1 (en) 2013-02-28
JP2013050760A (ja) 2013-03-14
US9342131B2 (en) 2016-05-17
CN103117490B (zh) 2018-04-10
CN103117490A (zh) 2013-05-22
US20160253280A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
JP5819678B2 (ja) Ｕｓｂハブ及びｕｓｂハブの制御方法
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
KR101924836B1 (ko) 고속 인터칩 통신 장치 및 방법
CN109857243B (zh) ***级芯片、通用串行总线主设备、***及唤醒方法
EP2778937B1 (en) Method, apparatus, and system for improving inter-chip and single-wire communication for a serial interface
JP5397739B2 (ja) 画像処理装置、画像処理方法および画像処理プログラム
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
KR102149679B1 (ko) 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
CN102478800A (zh) 电力顺序信号的监控***与其方法
CN107577628B (zh) 一种支持ocpa标准接口的转接卡及转接方法
WO2013189292A1 (zh) 基于芯片间高速接口hsic的唤醒、热插拔方法和设备
JP2006319316A (ja) 複数の機能を制御するための単一ピン
EP2894541A1 (en) Power supply device and micro server having the same
JP5245561B2 (ja) 画像処理装置および省エネ復帰方法
JP2016514316A (ja) 双方向バス上の信号をバス速度に基づいて選択的に終端するための方法および装置
JP2009020861A (ja) 処理装置およびクロック制御方法
KR20030069851A (ko) 정보 처리 장치
US8924614B2 (en) Host controller apparatus, information processing apparatus, and event information output method
US20040083400A1 (en) Clock control circuit, data transfer control device, and electronic equipment
CN107436856B (zh) 具有直接控制的通信装置及相关方法
JP2010146062A (ja) 電源装置および電源装置の制御方法
CN111338460B (zh) 电子装置以及供电方法
JP2006236241A (ja) 周辺装置
CN102594575A (zh) 控制服务器休眠与唤醒的***及方法
US20230111096A1 (en) Usb suspend mode in isolated usb repeater

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151001

R150 Certificate of patent or registration of utility model

Ref document number: 5819678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees