JP2009537921A - リモート・プリフェッチ・バッファを提供するためのシステム及び方法 - Google Patents
リモート・プリフェッチ・バッファを提供するためのシステム及び方法 Download PDFInfo
- Publication number
- JP2009537921A JP2009537921A JP2009511506A JP2009511506A JP2009537921A JP 2009537921 A JP2009537921 A JP 2009537921A JP 2009511506 A JP2009511506 A JP 2009511506A JP 2009511506 A JP2009511506 A JP 2009511506A JP 2009537921 A JP2009537921 A JP 2009537921A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- unsolicited
- data transfer
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
【解決手段】リモート・プリフェッチ・バッファを提供するためのシステム及び方法である。本システムは、メモリ・コントローラと、メモリ・コントローラに接続された1つ又は複数のメモリ・バスと、メモリ・バスを介してメモリ・コンロトーラと通信する少なくとも1つのメモリ・サブシステムとを有するコンピュータ・メモリ・システムを含む。メモリ・コントローラは、非送信請求データ転送を含むメモリ・アクセス要求を生成し、受信し、これに応答する。メモリ・サブシステムは、メモリ・サブシステムにおいて実施される、メモリ・サブシステムによって受信された先行メモリ・アクセス要求の分析に基づいて、メモリ・コントローラへの非送信請求データ転送を開始する、1つ又は複数のメモリ・デバイス及び論理を含む。
【選択図】 図8
Description
Claims (34)
- 非送信請求データ転送を含むメモリ・アクセス要求を生成し、受信し、これに応答するためのメモリ・コントローラと、
前記メモリ・コントローラに接続された1つ又は複数のメモリ・バスと、
前記1つ又は複数のメモリ・バスを介して前記メモリ・コントローラと通信する少なくとも1つのメモリ・サブシステムであって、前記メモリ・サブシステムにおいて実施される、前記メモリ・サブシステムによって受信された先行メモリ・アクセス要求の分析に基づいて、前記メモリ・コントローラへの非送信請求データ転送を開始する1つ又は複数のメモリ・デバイス及び論理を含む、メモリ・サブシステムと、
を備えるコンピュータ・メモリ・システム。 - 前記メモリ・サブシステムにおける前記論理は、自立的に前記分析を実施し、前記非送信請求データ転送を開始する、請求項1に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、該データ転送と関連するアドレス情報を含む、請求項1に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、前記非送信請求データ転送を非送信請求データ転送として特定するタグを含む、請求項1に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、送信請求データ転送より低い優先順位で開始される、請求項1に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、非送信請求データ転送を含むものとしてパケットを特定するタグを含む前記パケットとしてフォーマットされる、請求項1に記載のコンピュータ・メモリ・システム。
- 前記メモリ・コントローラは、前記非送信請求データ転送を特定する論理を含む、請求項1に記載のコンピュータ・メモリ・システム。
- 将来のデータ参照に備えてプリフェッチ・データを格納し、それにより、前記要求されたデータがデータ・キャッシュにおいて利用可能であるときに前記メモリ・サブシステムにアクセスしないようにするための前記データ・キャッシュをさらに備える、請求項1に記載のコンピュータ・メモリ・システム。
- 前記データ・キャッシュは、前記メモリ・コントローラと1つ又は複数の要求デバイスとの間における階層構造の1つ又は複数のキャッシュの論理パーティションであり、コンピュータ環境について確立されたポリシーに従って一貫して管理される、請求項8に記載のコンピュータ・メモリ・システム。
- 前記データ・キャッシュは、前記メモリ・コントローラへのアクセス要求を開始することなく前記データ・キャッシュからメモリ・アクセス要求にサービスする命令を含む、請求項9に記載のコンピュータ・メモリ・システム。
- 前記データ・キャッシュは、前記メモリ・コントローラ内に組み込まれており、要求トラフィックに関する置換及び一貫性について前記メモリ・コントローラによって独立して管理される、請求項8に記載のコンピュータ・メモリ・システム。
- 前記メモリ・コントローラは、前記メモリ・サブシステムにアクセスする代わりに、前記データ・キャッシュからのデータを用いてメモリ・アクセス要求にサービスする命令を含む、請求項11に記載のコンピュータ・メモリ・システム。
- 前記メモリ・サブシステムと通信する前記1つ又は複数のメモリ・デバイスへの先行メモリ・アクセス要求の分析を実施し、前記分析の結果に基づいて前記メモリ・デバイスのうちの1つ又は複数への非送信請求データ読取りを開始する、プリフェッチ論理と、
前記非送信請求データ読取りによって戻されたデータを含む前記メモリ・コントローラへの非送信請求データ転送を開始するためにメモリ・バスと通信するハブ・デバイスと、
を含むコンピュータ・メモリ・サブシステムをさらに備える、請求項1に記載のコンピュータ・メモリ・システム。 - 前記非送信請求データ転送は、前記非送信請求データ読取りと関連するアドレス情報を含む、請求項13に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、該データ転送を非送信請求データ転送として特定するタグを含む、請求項13に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、送信請求データ転送より低い優先順位で開始される、請求項13に記載のコンピュータ・メモリ・システム。
- 前記非送信請求データ転送は、非送信請求データ転送を含むものとしてパケットを特定するタグを含む前記パケットとしてフォーマットされる、請求項13に記載のコンピュータ・メモリ・システム。
- メモリ・アクセス要求を生成し、受信し、これに応答するためのメモリ・コントローラであって、
ローカル・プリフェッチ・データ・キャッシュと、
前記メモリ・サブシステムからの非送信請求データ転送の処理を容易にするための非送信請求データ転送論理であって、前記処理は、
データ・パケットを受信することと、
アドレス範囲からのデータを含む前記データ・パケットを非送信請求データ・パケットとして特定することと、
前記アドレス範囲における前記データが次の書込みコマンドによって上書きされていないことを検証することと、
前記アドレス範囲における前記データが該アドレス範囲において次の書込みコマンドによって上書きされていないことを検証したことに応答して、前記非送信請求データ・パケットの内容を前記ローカル・プリフェッチ・データ・キャッシュに格納することと、
を含む、非送信請求データ転送論理と、
を含むメモリ・コントローラをさらに備える、請求項1に記載のコンピュータ・メモリ・システム。 - コンピュータ・メモリ・サブシステムであって、
前記メモリ・サブシステムと通信する1つ又は複数のメモリ・デバイスへの先行メモリ・アクセス要求の分析を実施し、前記分析の結果に基づいて前記メモリ・デバイスのうちの1つ又は複数への非送信請求データ読取りを開始する、プリフェッチ論理と、
前記非送信請求データ読取りによって戻されたデータを含むメモリ・コントローラへの非送信請求データ転送を開始するためにメモリ・バスと通信するハブ・デバイスと、
を備えるコンピュータ・メモリ・サブシステム。 - 前記非送信請求データ転送は、前記非送信請求データ読取りと関連するアドレス情報を含む、請求項19に記載のコンピュータ・メモリ・サブシステム。
- 前記非送信請求データ転送は、該データ転送を非送信請求データ転送として特定するタグを含む、請求項19に記載のコンピュータ・メモリ・サブシステム。
- 前記非送信請求データ転送は、送信請求データ転送より低い優先順位で開始される、請求項19に記載のコンピュータ・メモリ・サブシステム。
- 前記非送信請求データ転送は、非送信請求データ転送を含むものとしてパケットを特定するタグを含む前記パケットとしてフォーマットされる、請求項19に記載のコンピュータ・メモリ・サブシステム。
- メモリ・アクセス要求を生成し、受信し、これに応答するためのメモリ・コントローラであって、
ローカル・プリフェッチ・データ・キャッシュと、
メモリ・サブシステムからの非送信請求データ転送の処理を容易にするための非送信請求データ転送論理であって、前記処理は、
データ・パケットを受信することと、
アドレス範囲からのデータを含む前記データ・パケットを非送信請求データ・パケットとして特定することと、
前記アドレス範囲における前記データが次の書込みコマンドによって上書きされていないことを検証することと、
前記アドレス範囲における前記データが該アドレス範囲において次の書込みコマンドによって上書きされていないことを検証したことに応答して、前記非送信請求データ・パケットの内容を前記ローカル・プリフェッチ・データ・キャッシュに格納することと、
を含む、非送信請求データ転送論理と、
を含むメモリ・コントローラ。 - メモリ・アクセス要求を受信し、これに応答するための方法であって、
メモリ・コントローラにおいてデータ・パケットを受信することと、
アドレス範囲からのデータを含む前記データ・パケットを非送信請求データ・パケットとして特定することと、
前記アドレス範囲における前記データが次の書込みコマンドによって上書きされていないことを検証することと、
前記アドレス範囲における前記データが該アドレス範囲において次の書込みコマンドによって上書きされていないことを検証することに応答して、前記非送信請求データ・パケットの内容をローカル・プリフェッチ・データ・キャッシュに格納することと、を含む方法。 - 前記データ・パケットは、パケット・タイプを示すタグを含み、前記特定することは、前記タグが非送信請求データ・パケットを示すかどうかを判定することを含む、請求項25に記載の方法。
- 前記特定することは、前記メモリ・アクセス要求が未処理のメモリ・アクセス要求と関連しないことを検証することを含む、請求項25に記載の方法。
- 入ってくるデータ・パケットについて上流データ・チャネルを監視することをさらに含む、請求項25に記載の方法。
- メモリ・システムにおいて非送信請求データ・パケットを駆動する方法であって、
1つ又は複数のメモリ・デバイスへの先行メモリ・アクセス要求を分析することであって、前記分析はメモリ・モジュールにおいて実施されることと、
前記メモリ・デバイスのうちの1つ又は複数に対応するアドレス範囲においてデータ読取りコマンドを開始することであって、前記開始は前記分析の結果に応答して行われることと、
上流バスがアイドル状態の時に、前記データ読取りコマンドによって戻されたデータを含む非送信請求データ・パケットをメモリ・コントローラに伝送することと、
を含む方法。 - 保留中の読取り要求が前記アドレス範囲を指定する場合に、保留中の読取り要求データを前記非送信請求データ・パケットと統合することをさらに含む、請求項29に記載の方法。
- 保留中の書込み要求が前記アドレス範囲を指定する場合に、前記非送信請求データ・パケットを破棄することをさらに含む、請求項29に記載の方法。
- 前記非送信請求データ・パケットが限界を超えて古くなり、前記上流バスがアイドル状態ではない場合に、前記非送信請求データ・パケットを破棄することをさらに含む、請求項29に記載の方法。
- 前記上流バス上のアクティビティを監視することをさらに含む、請求項29に記載の方法。
- コンピュータ上で実行されたときに請求項25から請求項33に記載の発明を実現するように実施するためのソフトウェア・コード部分を含む、デジタル・コンピュータの内部メモリに読み込み可能なコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/419,586 US7636813B2 (en) | 2006-05-22 | 2006-05-22 | Systems and methods for providing remote pre-fetch buffers |
US11/419,586 | 2006-05-22 | ||
PCT/EP2007/054929 WO2007135144A1 (en) | 2006-05-22 | 2007-05-22 | Systems and methods for providing remote pre-fetch buffers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009537921A true JP2009537921A (ja) | 2009-10-29 |
JP5116760B2 JP5116760B2 (ja) | 2013-01-09 |
Family
ID=38426544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009511506A Active JP5116760B2 (ja) | 2006-05-22 | 2007-05-22 | リモート・プリフェッチ・バッファを提供するためのシステム及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7636813B2 (ja) |
EP (1) | EP2027538B1 (ja) |
JP (1) | JP5116760B2 (ja) |
CN (1) | CN101410811B (ja) |
WO (1) | WO2007135144A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101752964B1 (ko) | 2014-09-02 | 2017-07-03 | 인텔 코포레이션 | Am을 통한 rma api의 지원 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US11244727B2 (en) * | 2006-11-29 | 2022-02-08 | Rambus Inc. | Dynamic memory rank configuration |
US7937641B2 (en) * | 2006-12-21 | 2011-05-03 | Smart Modular Technologies, Inc. | Memory modules with error detection and correction |
US7979616B2 (en) * | 2007-06-22 | 2011-07-12 | International Business Machines Corporation | System and method for providing a configurable command sequence for a memory interface device |
CN102576338B (zh) * | 2010-01-28 | 2015-06-10 | 惠普发展公司,有限责任合伙企业 | 用于存储器设备的接口方法和装置 |
US8938589B2 (en) | 2010-01-28 | 2015-01-20 | Hewlett-Packard Development Company, L. P. | Interface methods and apparatus for memory devices using arbitration |
US20160246711A9 (en) * | 2010-01-28 | 2016-08-25 | Hewlett-Packard Development Company, L. P. | Interface methods and apparatus for memory devices |
US8755221B2 (en) * | 2010-10-18 | 2014-06-17 | Avalanche Technology, Inc. | Emulation of static random access memory (SRAM) by magnetic random access memory (MRAM) |
US8539163B1 (en) * | 2010-12-17 | 2013-09-17 | Amazon Technologies, Inc. | Speculative reads |
CN102509556A (zh) * | 2011-11-23 | 2012-06-20 | 常州金土木自动化研究所有限公司 | 无源远距离单线传输可读写存储器及其工作方法 |
US9632777B2 (en) | 2012-08-03 | 2017-04-25 | International Business Machines Corporation | Gather/scatter of multiple data elements with packed loading/storing into/from a register file entry |
US9569211B2 (en) | 2012-08-03 | 2017-02-14 | International Business Machines Corporation | Predication in a vector processor |
US9575755B2 (en) | 2012-08-03 | 2017-02-21 | International Business Machines Corporation | Vector processing in an active memory device |
US9003160B2 (en) | 2012-08-03 | 2015-04-07 | International Business Machines Corporation | Active buffered memory |
US9594724B2 (en) | 2012-08-09 | 2017-03-14 | International Business Machines Corporation | Vector register file |
US9559889B1 (en) * | 2012-10-31 | 2017-01-31 | Amazon Technologies, Inc. | Cache population optimization for storage gateways |
US8972782B2 (en) | 2012-11-09 | 2015-03-03 | International Business Machines Corporation | Exposed-pipeline processing element with rollback |
MY180992A (en) | 2013-03-13 | 2020-12-15 | Intel Corp | Memory latency management |
US10055350B2 (en) * | 2014-05-06 | 2018-08-21 | Google Llc | Controlled cache injection of incoming data |
US9740621B2 (en) | 2014-05-21 | 2017-08-22 | Qualcomm Incorporated | Memory controllers employing memory capacity and/or bandwidth compression with next read address prefetching, and related processor-based systems and methods |
US10503661B2 (en) | 2014-05-21 | 2019-12-10 | Qualcomm Incorporated | Providing memory bandwidth compression using compressed memory controllers (CMCs) in a central processing unit (CPU)-based system |
US10838862B2 (en) | 2014-05-21 | 2020-11-17 | Qualcomm Incorporated | Memory controllers employing memory capacity compression, and related processor-based systems and methods |
US9658963B2 (en) * | 2014-12-23 | 2017-05-23 | Intel Corporation | Speculative reads in buffered memory |
US20160246715A1 (en) * | 2015-02-23 | 2016-08-25 | Advanced Micro Devices, Inc. | Memory module with volatile and non-volatile storage arrays |
US10191850B2 (en) | 2016-03-31 | 2019-01-29 | Qualcomm Incorporated | Providing memory bandwidth compression using multiple last-level cache (LLC) lines in a central processing unit (CPU)-based system |
US10176090B2 (en) * | 2016-09-15 | 2019-01-08 | Qualcomm Incorporated | Providing memory bandwidth compression using adaptive compression in central processing unit (CPU)-based systems |
US10140222B1 (en) * | 2017-07-06 | 2018-11-27 | Micron Technology, Inc. | Interface components |
US10419265B2 (en) | 2017-11-29 | 2019-09-17 | Bank Of America Corporation | Request processing system using a combining engine |
US10425456B2 (en) | 2017-11-29 | 2019-09-24 | Bank Of America Corporation | Request processing system using a splitting engine |
US10740264B1 (en) * | 2019-04-29 | 2020-08-11 | Hewlett Packard Enterprise Development Lp | Differential serial memory interconnect |
KR20210108466A (ko) * | 2019-05-05 | 2021-09-02 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템 |
US11561895B2 (en) * | 2019-09-05 | 2023-01-24 | Advanced Micro Devices, Inc. | Oldest operation wait time indication input into set-dueling |
CN114328301A (zh) * | 2021-12-22 | 2022-04-12 | 山东航天电子技术研究所 | 基于三模冗余的外设控制方法及*** |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233641A (ja) * | 1990-08-06 | 1992-08-21 | Ncr Corp | データプレフェッチの方法およびその装置 |
JPH11232171A (ja) * | 1997-10-29 | 1999-08-27 | Hitachi Ltd | 情報処理システム |
JP2004520643A (ja) * | 2000-11-30 | 2004-07-08 | モーセッド・テクノロジーズ・インコーポレイテッド | メモリシステムでの待ち時間を減じるための方法および装置 |
JP2005301591A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 不揮発性メモリを備えた装置及びメモリコントロ−ラ |
JP2007241612A (ja) * | 2006-03-08 | 2007-09-20 | Matsushita Electric Ind Co Ltd | マルチマスタシステム |
JP2008510258A (ja) * | 2004-08-17 | 2008-04-03 | エヌヴィディア コーポレイション | メモリへの様々なタイプのアクセスを予測するため、およびキャッシュメモリに関連付けられた予測を管理するための、システム、装置、および方法 |
Family Cites Families (144)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL220449A (ja) * | 1956-09-04 | |||
US3333253A (en) * | 1965-02-01 | 1967-07-25 | Ibm | Serial-to-parallel and parallel-toserial buffer-converter using a core matrix |
US3395400A (en) * | 1966-04-26 | 1968-07-30 | Bell Telephone Labor Inc | Serial to parallel data converter |
US4028675A (en) * | 1973-05-14 | 1977-06-07 | Hewlett-Packard Company | Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system |
US3825904A (en) | 1973-06-08 | 1974-07-23 | Ibm | Virtual memory system |
US4135240A (en) * | 1973-07-09 | 1979-01-16 | Bell Telephone Laboratories, Incorporated | Protection of data file contents |
US4150428A (en) * | 1974-11-18 | 1979-04-17 | Northern Electric Company Limited | Method for providing a substitute memory in a data processing system |
US4472780A (en) * | 1981-09-28 | 1984-09-18 | The Boeing Company | Fly-by-wire lateral control system |
US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
US4475194A (en) | 1982-03-30 | 1984-10-02 | International Business Machines Corporation | Dynamic replacement of defective memory words |
US4641263A (en) * | 1982-05-17 | 1987-02-03 | Digital Associates Corporation | Controller system or emulating local parallel minicomputer/printer interface and transferring serial data to remote line printer |
US4486739A (en) | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
US4833605A (en) | 1984-08-16 | 1989-05-23 | Mitsubishi Denki Kabushiki Kaisha | Cascaded information processing module having operation unit, parallel port, and serial port for concurrent data transfer and data processing |
US4683555A (en) * | 1985-01-22 | 1987-07-28 | Texas Instruments Incorporated | Serial accessed semiconductor memory with reconfigureable shift registers |
US4740916A (en) | 1985-12-19 | 1988-04-26 | International Business Machines Corporation | Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus |
US4723120A (en) | 1986-01-14 | 1988-02-02 | International Business Machines Corporation | Method and apparatus for constructing and operating multipoint communication networks utilizing point-to point hardware and interfaces |
DE3767984D1 (de) | 1986-10-16 | 1991-03-14 | Siemens Ag | Verfahren und anordnung zur versorgung einer taktleitung mit einem von zwei taktsignalen in abhaengigkeit vom pegel eines der beiden taktsignale. |
JPS63231550A (ja) | 1987-03-19 | 1988-09-27 | Hitachi Ltd | 多重仮想空間制御方式 |
US4803485A (en) * | 1987-03-23 | 1989-02-07 | Amp Incorporated | Lan communication system and medium adapter for use therewith |
US4943984A (en) | 1988-06-24 | 1990-07-24 | International Business Machines Corporation | Data processing system parallel data bus having a single oscillator clocking apparatus |
JP3038781B2 (ja) * | 1989-04-21 | 2000-05-08 | 日本電気株式会社 | メモリアクセス制御回路 |
US5053947A (en) | 1989-09-29 | 1991-10-01 | Allegro Microsystems, Inc. | Extended multistation bus system and method |
US5206946A (en) * | 1989-10-27 | 1993-04-27 | Sand Technology Systems Development, Inc. | Apparatus using converters, multiplexer and two latches to convert SCSI data into serial data and vice versa |
JP2724893B2 (ja) * | 1989-12-28 | 1998-03-09 | 三菱電機株式会社 | 半導体集積回路装置 |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US5517626A (en) | 1990-05-07 | 1996-05-14 | S3, Incorporated | Open high speed bus for microcomputer system |
GB2246494B (en) * | 1990-05-25 | 1994-08-31 | Silicon Systems Inc | Method and apparatus for serial communications |
CA2045789A1 (en) | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Granularity hint for translation buffer in high performance processor |
CA2045790A1 (en) | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Branch prediction in high-performance processor |
US5357621A (en) | 1990-09-04 | 1994-10-18 | Hewlett-Packard Company | Serial architecture for memory module control |
US5522064A (en) * | 1990-10-01 | 1996-05-28 | International Business Machines Corporation | Data processing apparatus for dynamically setting timings in a dynamic memory system |
US5287531A (en) | 1990-10-31 | 1994-02-15 | Compaq Computer Corp. | Daisy-chained serial shift register for determining configuration of removable circuit boards in a computer system |
US5214747A (en) | 1990-12-24 | 1993-05-25 | Eastman Kodak Company | Segmented neural network with daisy chain control |
JP2999845B2 (ja) * | 1991-04-25 | 2000-01-17 | 沖電気工業株式会社 | シリアルアクセスメモリの倍速コントロール方式 |
FR2683924B1 (fr) * | 1991-11-18 | 1997-01-03 | Bull Sa | Memoire integree, son procede de gestion et systeme informatique en resultant. |
US5347270A (en) * | 1991-12-27 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Method of testing switches and switching circuit |
US5387911A (en) | 1992-02-21 | 1995-02-07 | Gleichert; Marc C. | Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver |
US5715407A (en) | 1992-03-06 | 1998-02-03 | Rambus, Inc. | Process and apparatus for collision detection on a parallel bus by monitoring a first line of the bus during even bus cycles for indications of overlapping packets |
US5375127A (en) * | 1992-03-25 | 1994-12-20 | Ncr Corporation | Method and apparatus for generating Reed-Soloman error correcting code across multiple word boundaries |
US5265212A (en) * | 1992-04-01 | 1993-11-23 | Digital Equipment Corporation | Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types |
EP0567707A1 (en) * | 1992-04-30 | 1993-11-03 | International Business Machines Corporation | Implementation of column redundancy in a cache memory architecture |
US5270964A (en) * | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
JPH08500687A (ja) | 1992-08-10 | 1996-01-23 | モノリシック・システム・テクノロジー・インコーポレイテッド | ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース |
US5594925A (en) | 1993-01-05 | 1997-01-14 | Texas Instruments Incorporated | Method and apparatus determining order and identity of subunits by inputting bit signals during first clock period and reading configuration signals during second clock period |
US5544309A (en) * | 1993-04-22 | 1996-08-06 | International Business Machines Corporation | Data processing system with modified planar for boundary scan diagnostics |
EP0648055B1 (en) | 1993-10-12 | 2000-01-19 | Matsushita Electric Industrial Co., Ltd. | Scrambling system, scrambling apparatus and descrambling apparatus |
US5845310A (en) * | 1993-12-15 | 1998-12-01 | Hewlett-Packard Co. | System and methods for performing cache latency diagnostics in scalable parallel processing architectures including calculating CPU idle time and counting number of cache misses |
US5822749A (en) | 1994-07-12 | 1998-10-13 | Sybase, Inc. | Database system with methods for improving query performance with cache optimization strategies |
JPH0887451A (ja) * | 1994-09-09 | 1996-04-02 | Internatl Business Mach Corp <Ibm> | アドレス変換を管理する方法およびアドレス変換マネージャ |
US5611055A (en) | 1994-09-27 | 1997-03-11 | Novalink Technologies | Method and apparatus for implementing a PCMCIA auxiliary port connector for selectively communicating with peripheral devices |
US5475690A (en) | 1994-11-10 | 1995-12-12 | Digital Equipment Corporation | Delay compensated signal propagation |
US6170047B1 (en) | 1994-11-16 | 2001-01-02 | Interactive Silicon, Inc. | System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities |
US6002411A (en) | 1994-11-16 | 1999-12-14 | Interactive Silicon, Inc. | Integrated video and memory controller with data processing and graphical processing capabilities |
US5513135A (en) * | 1994-12-02 | 1996-04-30 | International Business Machines Corporation | Synchronous memory packaged in single/dual in-line memory module and method of fabrication |
JP3467880B2 (ja) * | 1994-12-26 | 2003-11-17 | ソニー株式会社 | クロック信号発生装置 |
US5629685A (en) | 1995-02-23 | 1997-05-13 | International Business Machines Corporation | Segmentable addressable modular communication network hubs |
IN188196B (ja) | 1995-05-15 | 2002-08-31 | Silicon Graphics Inc | |
US5546023A (en) * | 1995-06-26 | 1996-08-13 | Intel Corporation | Daisy chained clock distribution scheme |
US5852617A (en) * | 1995-12-08 | 1998-12-22 | Samsung Electronics Co., Ltd. | Jtag testing of buses using plug-in cards with Jtag logic mounted thereon |
WO2002029600A2 (de) * | 2000-10-06 | 2002-04-11 | Pact Informationstechnologie Gmbh | Zellenarordnung mit segmentierterwischenzellstruktur |
US5754804A (en) * | 1996-01-30 | 1998-05-19 | International Business Machines Corporation | Method and system for managing system bus communications in a data processing system |
JPH09231130A (ja) * | 1996-02-26 | 1997-09-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
US5764155A (en) | 1996-04-03 | 1998-06-09 | General Electric Company | Dynamic data exchange server |
JP3710198B2 (ja) * | 1996-04-18 | 2005-10-26 | 沖電気工業株式会社 | Stm−n信号の誤り訂正符号化・復号化方法、stm−n信号の誤り訂正符号化回路及びstm−n信号の誤り訂正復号化回路 |
US5661677A (en) | 1996-05-15 | 1997-08-26 | Micron Electronics, Inc. | Circuit and method for on-board programming of PRD Serial EEPROMS |
US5917760A (en) | 1996-09-20 | 1999-06-29 | Sldram, Inc. | De-skewing data signals in a memory system |
JPH10173122A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
US5926838A (en) | 1997-03-19 | 1999-07-20 | Micron Electronics | Interface for high speed memory |
US6138213A (en) * | 1997-06-27 | 2000-10-24 | Advanced Micro Devices, Inc. | Cache including a prefetch way for storing prefetch cache lines and configured to move a prefetched cache line to a non-prefetch way upon access to the prefetched cache line |
US6292903B1 (en) | 1997-07-09 | 2001-09-18 | International Business Machines Corporation | Smart memory interface |
US6011732A (en) | 1997-08-20 | 2000-01-04 | Micron Technology, Inc. | Synchronous clock generator including a compound delay-locked loop |
US6128746A (en) | 1997-08-26 | 2000-10-03 | International Business Machines Corporation | Continuously powered mainstore for large memory subsystems |
US6230236B1 (en) | 1997-08-28 | 2001-05-08 | Nortel Networks Corporation | Content addressable memory system with cascaded memories and self timed signals |
JP3445476B2 (ja) | 1997-10-02 | 2003-09-08 | 株式会社東芝 | 半導体メモリシステム |
US6378018B1 (en) | 1997-10-10 | 2002-04-23 | Intel Corporation | Memory device and system including a low power interface |
US6085276A (en) * | 1997-10-24 | 2000-07-04 | Compaq Computers Corporation | Multi-processor computer system having a data switch with simultaneous insertion buffers for eliminating arbitration interdependencies |
US5917780A (en) * | 1997-12-03 | 1999-06-29 | Daniel Robbins | Watch having a multiplicity of band attachment positions and wristband for use therewith |
WO1999030240A1 (en) * | 1997-12-05 | 1999-06-17 | Intel Corporation | Memory system including a memory module having a memory module controller |
US6145028A (en) * | 1997-12-11 | 2000-11-07 | Ncr Corporation | Enhanced multi-pathing to an array of storage devices |
US6198304B1 (en) * | 1998-02-23 | 2001-03-06 | Xilinx, Inc. | Programmable logic device |
US6096091A (en) | 1998-02-24 | 2000-08-01 | Advanced Micro Devices, Inc. | Dynamically reconfigurable logic networks interconnected by fall-through FIFOs for flexible pipeline processing in a system-on-a-chip |
US6185718B1 (en) * | 1998-02-27 | 2001-02-06 | International Business Machines Corporation | Memory card design with parity and ECC for non-parity and non-ECC systems |
US5959914A (en) | 1998-03-27 | 1999-09-28 | Lsi Logic Corporation | Memory controller with error correction memory test application |
US5870325A (en) * | 1998-04-14 | 1999-02-09 | Silicon Graphics, Inc. | Memory system with multiple addressing and control busses |
US6173382B1 (en) | 1998-04-28 | 2001-01-09 | International Business Machines Corporation | Dynamic configuration of memory module using modified presence detect data |
US6003121A (en) * | 1998-05-18 | 1999-12-14 | Intel Corporation | Single and multiple channel memory detection and sizing |
JPH11353228A (ja) | 1998-06-10 | 1999-12-24 | Mitsubishi Electric Corp | メモリモジュールシステム |
US6170059B1 (en) | 1998-07-10 | 2001-01-02 | International Business Machines Corporation | Tracking memory modules within a computer system |
US6260127B1 (en) * | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
JP4083302B2 (ja) * | 1998-08-12 | 2008-04-30 | 株式会社東芝 | 動画像スクランブル/デスクランブル装置 |
US5995405A (en) | 1998-10-27 | 1999-11-30 | Micron Technology, Inc. | Memory module with flexible serial presence detect configuration |
US6233639B1 (en) * | 1999-01-04 | 2001-05-15 | International Business Machines Corporation | Memory card utilizing two wire bus |
US6349390B1 (en) * | 1999-01-04 | 2002-02-19 | International Business Machines Corporation | On-board scrubbing of soft errors memory module |
US6357018B1 (en) | 1999-01-26 | 2002-03-12 | Dell Usa, L.P. | Method and apparatus for determining continuity and integrity of a RAMBUS channel in a computer system |
JP3275867B2 (ja) * | 1999-01-26 | 2002-04-22 | 日本電気株式会社 | スキャンテスト回路及びスキャンテスト回路を含む半導体集積回路及びスキャンテスト回路を搭載した半導体集積回路試験用基板 |
US6115278A (en) * | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
US6460107B1 (en) * | 1999-04-29 | 2002-10-01 | Intel Corporation | Integrated real-time performance monitoring facility |
US6393528B1 (en) | 1999-06-30 | 2002-05-21 | International Business Machines Corporation | Optimized cache allocation algorithm for multiple speculative requests |
US7017020B2 (en) * | 1999-07-16 | 2006-03-21 | Broadcom Corporation | Apparatus and method for optimizing access to memory |
US6393512B1 (en) | 1999-09-27 | 2002-05-21 | Ati International Srl | Circuit and method for detecting bank conflicts in accessing adjacent banks |
US6262493B1 (en) * | 1999-10-08 | 2001-07-17 | Sun Microsystems, Inc. | Providing standby power to field replaceable units for electronic systems |
US6601149B1 (en) * | 1999-12-14 | 2003-07-29 | International Business Machines Corporation | Memory transaction monitoring system and user interface |
US6487627B1 (en) * | 1999-12-22 | 2002-11-26 | Intel Corporation | Method and apparatus to manage digital bus traffic |
US6307789B1 (en) * | 1999-12-28 | 2001-10-23 | Intel Corporation | Scratchpad memory |
US6609171B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
KR100575864B1 (ko) * | 1999-12-30 | 2006-05-03 | 주식회사 하이닉스반도체 | 램버스 디램 |
US6219288B1 (en) * | 2000-03-03 | 2001-04-17 | International Business Machines Corporation | Memory having user programmable AC timings |
JP4569913B2 (ja) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | メモリモジュール |
US6622217B2 (en) * | 2000-06-10 | 2003-09-16 | Hewlett-Packard Development Company, L.P. | Cache coherence protocol engine system and method for processing memory transaction in distinct address subsets during interleaved time periods in a multiprocessor system |
US6625687B1 (en) * | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
US6317352B1 (en) | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6611902B2 (en) * | 2000-11-13 | 2003-08-26 | Matsushita Electric Industrial Co., Ltd. | Information processor and information processing method |
US6285172B1 (en) * | 2000-11-13 | 2001-09-04 | Texas Instruments Incorporated | Digital phase-locked loop circuit with reduced phase jitter frequency |
US6590827B2 (en) * | 2000-11-21 | 2003-07-08 | Via Technologies, Inc. | Clock device for supporting multiplicity of memory module types |
US6754762B1 (en) * | 2001-03-05 | 2004-06-22 | Honeywell International Inc. | Redundant bus switching |
US6882082B2 (en) * | 2001-03-13 | 2005-04-19 | Micron Technology, Inc. | Memory repeater |
US6625702B2 (en) * | 2001-04-07 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Memory controller with support for memory modules comprised of non-homogeneous data width RAM devices |
CN1561618A (zh) * | 2001-06-04 | 2005-01-05 | Nct集团公司 | 用于增加通信网络的有效带宽的***及方法 |
US6760817B2 (en) * | 2001-06-21 | 2004-07-06 | International Business Machines Corporation | Method and system for prefetching utilizing memory initiated prefetch write operations |
US7248585B2 (en) * | 2001-10-22 | 2007-07-24 | Sun Microsystems, Inc. | Method and apparatus for a packet classifier |
US6675280B2 (en) * | 2001-11-30 | 2004-01-06 | Intel Corporation | Method and apparatus for identifying candidate virtual addresses in a content-aware prefetcher |
US6925534B2 (en) * | 2001-12-31 | 2005-08-02 | Intel Corporation | Distributed memory module cache prefetch |
JP2004093462A (ja) * | 2002-09-02 | 2004-03-25 | Oki Electric Ind Co Ltd | 半導体集積回路とその試験方法 |
US7047370B1 (en) * | 2003-01-14 | 2006-05-16 | Cisco Technology, Inc. | Full access to memory interfaces via remote request |
US6922658B2 (en) * | 2003-03-31 | 2005-07-26 | International Business Machines Corporation | Method and system for testing the validity of shared data in a multiprocessing system |
US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US20050166006A1 (en) * | 2003-05-13 | 2005-07-28 | Advanced Micro Devices, Inc. | System including a host connected serially in a chain to one or more memory modules that include a cache |
US7127629B2 (en) * | 2003-06-03 | 2006-10-24 | Intel Corporation | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal |
US7260685B2 (en) * | 2003-06-20 | 2007-08-21 | Micron Technology, Inc. | Memory hub and access method having internal prefetch buffers |
KR100500454B1 (ko) * | 2003-07-28 | 2005-07-12 | 삼성전자주식회사 | 메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템 |
US7844801B2 (en) * | 2003-07-31 | 2010-11-30 | Intel Corporation | Method and apparatus for affinity-guided speculative helper threads in chip multiprocessors |
US7113418B2 (en) * | 2003-11-04 | 2006-09-26 | Hewlett-Packard Development Company, L.P. | Memory systems and methods |
US7216196B2 (en) * | 2003-12-29 | 2007-05-08 | Micron Technology, Inc. | Memory hub and method for memory system performance monitoring |
US7321979B2 (en) * | 2004-01-22 | 2008-01-22 | International Business Machines Corporation | Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth |
US7114109B2 (en) * | 2004-03-11 | 2006-09-26 | International Business Machines Corporation | Method and apparatus for customizing and monitoring multiple interfaces and implementing enhanced fault tolerance and isolation features |
US7162567B2 (en) * | 2004-05-14 | 2007-01-09 | Micron Technology, Inc. | Memory hub and method for memory sequencing |
US8621304B2 (en) * | 2004-10-07 | 2013-12-31 | Hewlett-Packard Development Company, L.P. | Built-in self-test system and method for an integrated circuit |
US7360027B2 (en) * | 2004-10-15 | 2008-04-15 | Intel Corporation | Method and apparatus for initiating CPU data prefetches by an external agent |
US20060095679A1 (en) * | 2004-10-28 | 2006-05-04 | Edirisooriya Samantha J | Method and apparatus for pushing data into a processor cache |
US20060112238A1 (en) * | 2004-11-23 | 2006-05-25 | Sujat Jamil | Techniques for pushing data to a processor cache |
US20060161733A1 (en) * | 2005-01-19 | 2006-07-20 | Emulex Design & Manufacturing Corporation | Host buffer queues |
US20060195631A1 (en) * | 2005-01-31 | 2006-08-31 | Ramasubramanian Rajamani | Memory buffers for merging local data from memory modules |
US20070025304A1 (en) * | 2005-07-26 | 2007-02-01 | Rangsan Leelahakriengkrai | System and method for prioritizing transmission legs for precaching data |
US7865570B2 (en) * | 2005-08-30 | 2011-01-04 | Illinois Institute Of Technology | Memory server |
-
2006
- 2006-05-22 US US11/419,586 patent/US7636813B2/en not_active Expired - Fee Related
-
2007
- 2007-05-22 EP EP07729370A patent/EP2027538B1/en active Active
- 2007-05-22 WO PCT/EP2007/054929 patent/WO2007135144A1/en active Application Filing
- 2007-05-22 JP JP2009511506A patent/JP5116760B2/ja active Active
- 2007-05-22 CN CN200780011247.1A patent/CN101410811B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233641A (ja) * | 1990-08-06 | 1992-08-21 | Ncr Corp | データプレフェッチの方法およびその装置 |
JPH11232171A (ja) * | 1997-10-29 | 1999-08-27 | Hitachi Ltd | 情報処理システム |
JP2004520643A (ja) * | 2000-11-30 | 2004-07-08 | モーセッド・テクノロジーズ・インコーポレイテッド | メモリシステムでの待ち時間を減じるための方法および装置 |
JP2005301591A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 不揮発性メモリを備えた装置及びメモリコントロ−ラ |
JP2008510258A (ja) * | 2004-08-17 | 2008-04-03 | エヌヴィディア コーポレイション | メモリへの様々なタイプのアクセスを予測するため、およびキャッシュメモリに関連付けられた予測を管理するための、システム、装置、および方法 |
JP2007241612A (ja) * | 2006-03-08 | 2007-09-20 | Matsushita Electric Ind Co Ltd | マルチマスタシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101752964B1 (ko) | 2014-09-02 | 2017-07-03 | 인텔 코포레이션 | Am을 통한 rma api의 지원 |
Also Published As
Publication number | Publication date |
---|---|
JP5116760B2 (ja) | 2013-01-09 |
CN101410811B (zh) | 2013-04-10 |
US7636813B2 (en) | 2009-12-22 |
US20080005479A1 (en) | 2008-01-03 |
EP2027538A1 (en) | 2009-02-25 |
CN101410811A (zh) | 2009-04-15 |
EP2027538B1 (en) | 2013-02-27 |
WO2007135144A1 (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116760B2 (ja) | リモート・プリフェッチ・バッファを提供するためのシステム及び方法 | |
US7594055B2 (en) | Systems and methods for providing distributed technology independent memory controllers | |
US7640386B2 (en) | Systems and methods for providing memory modules with multiple hub devices | |
US7952944B2 (en) | System for providing on-die termination of a control signal bus | |
US7584336B2 (en) | Systems and methods for providing data modification operations in memory subsystems | |
US8151042B2 (en) | Method and system for providing identification tags in a memory system having indeterminate data response times | |
US7581073B2 (en) | Systems and methods for providing distributed autonomous power management in a memory system | |
US7603526B2 (en) | Systems and methods for providing dynamic memory pre-fetch | |
US7606988B2 (en) | Systems and methods for providing a dynamic memory bank page policy | |
US7669086B2 (en) | Systems and methods for providing collision detection in a memory system | |
US7529112B2 (en) | 276-Pin buffered memory module with enhanced fault tolerance and a performance-optimized pin assignment | |
US8359521B2 (en) | Providing a memory device having a shared error feedback pin | |
US8015426B2 (en) | System and method for providing voltage power gating | |
US8023358B2 (en) | System and method for providing a non-power-of-two burst length in a memory system | |
WO2008017624A1 (en) | Memory module power management | |
US20100005206A1 (en) | Automatic read data flow control in a cascade interconnect memory system | |
US7624244B2 (en) | System for providing a slow command decode over an untrained high-speed interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5116760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |