JP2009501432A - 非対称性誘電領域を備える半導体装置の形成方法及びその半導体装置の構造 - Google Patents

非対称性誘電領域を備える半導体装置の形成方法及びその半導体装置の構造 Download PDF

Info

Publication number
JP2009501432A
JP2009501432A JP2008504031A JP2008504031A JP2009501432A JP 2009501432 A JP2009501432 A JP 2009501432A JP 2008504031 A JP2008504031 A JP 2008504031A JP 2008504031 A JP2008504031 A JP 2008504031A JP 2009501432 A JP2009501432 A JP 2009501432A
Authority
JP
Japan
Prior art keywords
region
gate electrode
dielectric
oxidation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008504031A
Other languages
English (en)
Other versions
JP2009501432A5 (ja
JP5049955B2 (ja
Inventor
マシュー、レオ
アール． コラグンタ、ベンカト
シー． シン、デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009501432A publication Critical patent/JP2009501432A/ja
Publication of JP2009501432A5 publication Critical patent/JP2009501432A5/ja
Application granted granted Critical
Publication of JP5049955B2 publication Critical patent/JP5049955B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導体基板（１２）を形成するステップ、半導体基板の上方に第一側面及び第二側面を備えるゲート電極（１６）を形成するステップ、及びゲート電極の下方にゲート誘電体を形成するステップを含む半導体装置（１０）の形成方法。ゲート誘電体は、ゲート電極の下方でゲート電極の第一側面に隣接した第一領域（４２）と、ゲート電極の下方でゲート電極の第二側面に隣接した第二領域（４４）と、ゲート電極の下方で第一領域及び第二領域間にある第三領域（１４）とを備えている。第一領域は、第二領域よりも薄く、第三領域は、第一領域よりも薄く、更に第二領域よりも薄い。

Description

本発明は、半導体装置に係り、詳しくは、非対称性誘電領域を備えた半導体装置に関する。
ＭＯＳＦＥＴ(金属酸化膜半導体電解効果トランジスタ)などの半導体装置は、非対称性ドープソース・ドレイン領域を備えることによって、駆動電流を増大させると共にパリティを減少させている。先行技術において、非対称性ソース・ドレインドープ領域は、種々のドーパント又は様々な数の注入領域を備えている。更に、種々のドーパント領域を形成するため、ゲート電極の両側のスペーサは、異なる形状又は寸法を有している。これら先行技術は、駆動電流の増大を可能にするものの、これら非対称性ドープ半導体装置を形成するのに、サイクル時間を増加させてしまう更に別の工程段階が使用される。
従って、サイクル時間を大幅に増加させることなく、非対称性ドープソース・ドレイン領域の利点を得ることが望まれている。
一実施形態において、半導体装置を形成する方法は、半導体基板を形成するステップと、半導体基板の上方に第一側面及び第二側面を備えたゲート電極を形成するステップと、ゲート電極の下方にゲート誘電体を形成するステップを含む。ゲート誘電体は、ゲート電極の下方でゲート電極の第一側面に隣接した第一領域と、ゲート電極の下方でゲート電極の第二側面に隣接した第二領域と、ゲート電極の下方で第一領域及び第二領域の間にある第三領域とを備える。第一領域は、第二領域よりも薄く、第三領域は、第一領域よりも薄く、更に第二領域よりも薄い。一実施形態において、ゲート電極の下方にゲート誘電体を形成するステップは、更に、第一誘電体層を形成するステップと、半導体基板内に酸化促進種を注入して酸化促進領域を形成するステップと、酸化促進領域を酸化するステップとを含む。一実施形態において、酸化促進種を注入するステップは、更に、ゲート電極内に酸化促進種を注入して酸化促進領域を形成するステップを含み、更に一実施形態において、注入は斜めに行われる。一実施形態において、ゲート電極の下方にゲート誘電体を形成するステップは、更に、第一誘電体層を形成するステップと、半導体基板内に酸化低減種を注入して酸化低減領域を形成するステップと、半導体基板を酸化するステップとを含む。一実施形態において、酸化促進種を注入するステップは更に、ゲート電極内に酸化低減種を注入して酸化低減領域を形成するステップを含み、更に一実施形態において、注入は斜めに行われる。一実施形態において、ゲート電極の下方にゲート誘電体を形成するステップは、更に、第一誘電体層を形成するステップと、半導体基板内に酸化促進種を注入して酸化促進領域を形成するステップと、半導体基板内に酸化低減種を注入して酸化低減領域を形成するステップと、半導体基板を酸化するステップとを含む。酸化は、酸化促進領域に誘電体を形成するステップを含む。一実施形態において、方法はまた、ゲート誘電体の形成後、ソース・エクステンション領域とドレイン・エクステンション領域を形成するステップを含む。ソース・エクステンション領域は、ドレイン・エクステンション領域よりも深い。一実施形態において、方法はまた、ゲート誘電体の形成後、ゲート電極の第一側面に隣接した第一スペーサと、ゲート電極の第二側面に隣接した第二スペーサとを形成するステップを含む。
一実施形態において、半導体装置を形成する方法は、半導体基板を提供するステップと、半導体基板の上方に誘電体層を形成するステップと、誘電体層の上方に第一側面と、第一側面に対向する第二側面とを備えるゲート電極を形成するステップと、ゲート電極の第一側面と半導体基板の第一領域内に酸化促進種を注入するステップであって、第一領域はゲート電極の下方でゲート電極の第一側面に隣接するステップ、第一領域を第一誘電体に変換し、かつ半導体基板の第二領域を第二誘電体に変換するステップであって、第二領域はゲート電極の下方でゲート電極の第二側面に隣接し、第一誘電体の厚さは第二誘電体の厚さよりも大きいステップを含む。一実施形態において、変換は、半導体基板のアニーリングを含む。一実施形態において、注入するステップは、ゲルマニウム、酸素、フッ素と塩素からなる群より選択された少なくとも一つの種を注入するステップからなる。一実施形態において、方法はまた、第二領域に酸化低減種を注入するステップ含む。一実施形態において、酸化低減種を注入するステップは、窒素を注入するステップを含む。一実施形態において、方法はまた、第一領域及び第二領域の変換後にソース・エクステンション領域とドレイン・エクステンション領域とを形成するステップを含み、ソース・エクステンション領域は、ドレイン・エクステンション領域よりも深い。一実施形態において、方法はまた、変換後にゲート電極の第一側面に隣接した第一スペーサと、ゲート電極の第二側面に隣接した第二スペーサとを形成するステップを含む。一実施形態において、注入は、斜めに行われる。
一実施形態において、半導体装置は、半導体基板と、半導体基板の上方に第一側面と第二側面を備えるゲート電極と、ゲート電極の下方のゲート誘電体とを備える。ゲート誘電体は、ゲート電極の下方でゲート電極の第一側面に隣接した第一領域と、ゲート電極の下方でゲート電極の第二側面に隣接した第二領域と、ゲート電極の下方で第一領域及び第二領域間にある第三領域とを備え、第一領域は第二領域よりも薄く、第三領域は第一領域よりも薄く、更に第二領域よりも薄い。一実施形態において、ゲート電極の第一側面は、第一誘電体を含み、第二側面は、第二誘電体を含む。第二誘電体は、第一誘電体よりも厚い。一実施形態において、第一領域は、第二領域の厚さの少なくとも約２倍である。一実施形態において、半導体装置はまた、エクステンション領域を含み、第一領域の下方の領域は、第二領域の下方の領域よりも深い。一実施形態において、第一領域はソース領域であり、第二領域はドレイン領域である。一実施形態において、第一領域はドレイン領域であり、第二領域はソース領域である。
例えば半導体装置のドレイン側といったゲート電極の片側にバーズビーク誘電体がより厚く形成される構造が提供されたことは明らかである。また、より厚い誘電体は、ソース側でも可能である。更に、そのような構造を製造する方法は、酸化促進注入、酸化低減注入又は両方を行うことで示唆される。一実施形態において、片側に陰影、他方に酸化促進か低減種を可能にする傾斜注入が用いられる。この方法は、無マスク注入操作又は付加マスクを一つだけ用いる工程が使用されるので、注入の費用効率は高い。得られる構造は、電流を低下させないで、遅延低下と静電容量の減少（Ｃｇｄとミラ静電容量）などの高い性能を提供する。更に、最高磁場点（例えば、ゲート電極に隣接したドレイン領域）に厚い酸化物を備えることは、漏洩を減少させ、また信頼性が向上する。
本発明は、一例として例示され、添付図面に制限されない。図中、同じ部材番号は、類似の要素を示す。
図中の要素は、簡単さ、明確さのために例示されており、必ずしも実寸に従い図示されていないことは、当業者にとって明白である。例えば、図中の幾つかの要素の寸法は、他の要素と比べて誇張されており、それにより、本発明の実施形態の理解を容易にしている。
図１は、注入が行われているときの半導体基板１２、第一誘電体層１４、ゲート電極１６、ソース領域１８、及びドレイン領域２０を備えるワークピース１０の一部を示す断面図である。ワークピース１０は、半導体ウエハの一部であり、種々の処理を受けて、半導体装置に形成される。半導体基板１２は、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）（例えば、完全に空乏化したＳＯＩ（ＦＤＳＯＩ））、シリコン、単結晶シリコン等の任意の半導体材料又は材料の組み合わせ、及びそれらの組み合わせからなる。第一誘電体層１４は、二酸化ケイ素、高誘電率（ｈｉ−ｋ）誘電体（酸化ハフニウム又は酸化ジルコニウム）等、又はそれらの組み合わせからなる。一実施形態において、第一誘電体層１４は、例えば天然二酸化ケイ素などの二酸化ケイ素を下層に備えた酸化ハフニウムからなる。図１に示すように、第一誘電体層１４は、パターニングされていないが、パターニングしてもよい。例えば、ゲート電極１６の下にはない第一誘電体層１４の部分は、ゲート電極層をパターニングしてゲート電極１６を形成する際に除去される。ゲート電極１６は、ポリシリコン（次にドープされる）、金属ゲート等の任意の適切な材料、又はそれらの組み合わせからなる。第一誘電体層１４及びゲート電極１６は、熱酸化、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）等の任意の適切な工程、及びそれらの組み合わせによって形成される。ソース領域１８とドレイン領域２０とを入れ替えて、ソース領域１８をゲート電極１６の右側にし、ドレイン領域２０をゲート電極１６の左側にしてもよいことは、当業者にとって明白である。一実施形態において、処理におけるこの時点で、ソース領域１８又はドレイン領域２０にソース・ドレイン領域を形成するためのドーピングがなされていない。即ち、エクステンションもハロ注入も生じていない。
図１に示すワークピース１０には、酸化促進種２２が注入されている。以降の説明により理解が深められるように、酸化促進種２２は、これらの領域内で酸化成長が増大するように、半導体基板１２及びゲート電極１６の部分内に注入されている。図示しないが、フォトレジストなどのマスクをワークピース１０上（及び半導体基板１２上）に形成し、ワークピース１０内に酸化促進種２２が存在すべき領域を露出させるようにパターニングしてもよい。マスクを使用する場合、注入は、ワークピース１０に対し垂直に行われるか、又は半導体基板１２と注入との間の角度が９０°未満になるよう斜めに行われる。マスクを使用しない場合か、又はソース領域１８及びドレイン領域２０を露出するようにマスクがパターニングされる場合、一つの領域、すなわち、好適な実施形態ではソース領域１８に陰影領域２４を形成するのに斜めの方が好まれる。陰影領域２４は、酸化促進種２２が移動できない領域であるため、陰影領域２４の周りの領域に酸化促進種２２が注入されることはない。図１に示す実施形態において、陰影領域２４は、図２の討議後により理解が深められるように、酸化促進種２２が第一誘電体層１４、ゲート電極１６及び半導体基板１２の部分内に注入されないようにしている。一実施形態において、傾斜は約５〜３０°である。しかし、最も望ましい傾斜は、ゲート電極１６の高さ及び密度に依存している。ゲート電極１６がより高く、より高密度になるほど、より低い傾斜角を用いることが望まれる。
酸化促進種２２は、酸素、ゲルマニウム、フッ素、塩素等、又はそれらの組み合わせからなる。使用されるエネルギは、酸化促進種２２が半導体基板１２及びゲート電極１６にて所望の深度にまで到達するのに十分に低いことが望ましい。一実施形態において、所望の深度は、約５〜１０ｎｍである。一実施形態において、エネルギは、約２〜８ｋｅＶである。選択される実際のエネルギは、所望の深度に依存しており、それは、形状の寸法、行われる他の処理、及び使用される種に基づいて変更される。しかも、任意の用量を使用できる。一実施形態において、１Ｅ１５／ｃｍ２の用量が使用される。好適な実施形態において、酸化促進種２２としてゲルマニウムが５ｋｅＶ及び１Ｅ１５／ｃｍ２の用量で用いられる。一実施形態において、Ｎ型半導体装置にはフッ素を用い、Ｐ型半導体装置にはゲルマニウムを用いることが望ましい。
図２は、図１に示す実施形態により酸化促進種２２を斜めに注入した後に得られる注入酸化促進領域２６を示す。酸化促進領域２６は、ドレイン領域２０、ゲート電極１６の上面及びゲート電極１６の第一側面に存在している。また、酸化促進領域２６は、ソース領域１８の第一部分とゲート電極１６の第二側面の第一部分とに存在している。ソース領域１８の第二部分とゲート電極１６の第二側面の第二部分とに酸化促進領域２６が存在しないのは、陰影領域のためである。従って、ゲート電極の第二側面の下方で隣接する領域、及びゲート電極の第二側面に隣接するゲート電極の領域は、酸化促進領域２６を含まない。一方で、ゲート電極の第一側面の下方で隣接する領域の部分及びゲート電極の第一側面に隣接するゲート電極の領域の一部は、酸化促進領域２６を含む。
図３に示すように、酸化促進領域２６の形成後、半導体基板１２の部分と、ゲート電極１６の任意の部分とが、第二誘電体層４０に変換される。半導体基板１２の部分を酸化するのに用いられる環境に晒される場合、ゲート電極１６に選択された材料が酸化しないのであれば、ゲート電極１６の部分が変換されることはない。つまり、結果として得られる誘電体材料は、ゲート電極１６と半導体基板１２とに用いられる材料に依存する。ゲート電極１６と半導体基板１２とがシリコンを含有する実施形態において、第二誘電体層４０は二酸化ケイ素からなる。第二誘電体層４０には、第一誘電体層１４と同じ材料を用いても、用いなくてもよい。
一実施形態において、変換は、ワークピース１０のアニーリングにより生じる。例えば、変換は、約７００〜１０００℃の温度で、乾燥酸素の環境の下で熱酸化により生じる。窒素、できれば、酸素の環境を使用することができる。熱酸化の時間は、使用する温度に基づいて変更される。例えば、熱酸化の時間は、１０分〜２時間である。しかし、熱酸化の温度が約１，０００℃の場合、熱酸化の期間は、例えば１０分間といった短時間にすることができる。温度の低下に伴い、時間は増加する。しかし、第二誘電体層４０は、熱酸化に加えて他の酸化工程などの任意の適切な方法により形成することができる。
図３に示すように、ゲート電極１６及び半導体基板１２の酸化促進領域２６に形成された第二誘電体層４０の部分は、残りの第二誘電体層４０よりも大きい厚さを有している。ゲート電極１６の部分が第二誘電体層４０に変換される場合、ゲート電極１６の第二側面上の第二誘電体層４０の厚さは、ゲート電極１６の第一側面上に酸化促進領域２６が存在すること、並びにゲート電極１６の第二側面に隣接する領域に酸化促進領域２６が存在しないことによって、ゲート電極１６の第一側面上の第二誘電体層４０の厚さよりも薄くなっている。
酸化促進領域２６によって、ソース領域１８における領域４６は、ドレイン領域２０の領域４８よりも厚くなっている。ゲート電極１６と、第一誘電体層１４と、ゲート電極１６の第一側面に隣接する半導体基板１２との交差部分は第一誘電領域４４となっている。ゲート電極１６と、第一誘電体層１４と、ゲート電極１６の第二側面に隣接する半導体基板１２との交差部分は第二誘電領域４２となっている。第一誘電領域４４及び第二誘電領域４２はいずれも、バーズビーク（鳥のくちばし）を形成する。バーズビークは、隔離領域を形成するためＬＯＣＯＳ（局所酸化）処理中に生成される鳥のくちばし状の誘電領域に与えられた名称である。第二誘電領域４２及びその付近に酸化促進領域２６が存在しないため、第二誘電領域４２は第一誘電領域４４よりも小さい。一実施形態において、第二誘電領域４２の厚さは、第一誘電領域４４の厚さの約１／２である。一実施形態において、第二誘電領域４２の厚さは、約２ｎｍであり、第一誘電領域４４の厚さは、約４ｎｍである。図３に示すように、第三誘電領域は、第一誘電領域４４と第二誘電領域４２の間に設けられている。第三誘電領域は、変換処理中に実質的に酸化されなかったため、第一誘電領域４４及び第二誘電領域４２よりも薄くなっている。第三誘電領域は、第一誘電体層１４の一部をなす。従って、ゲート電極１６の下方の誘電体であるゲート誘電体は、第一誘電領域４４、第二誘電領域４２、及び第一誘電体層１４の一部を含む。つまり、ゲート誘電体は、非対称性のバーズビーク又は誘電領域を備えた誘電体である。誘電領域の一端は、他端の誘電領域よりも厚くなっている。第一誘電体層１４は、第二誘電体層４０と同じ材料からなる。また、異なる材料を使用してもよい。一実施形態において、ゲート誘電体は、末端が同じ材料からなり、両末端間の領域が異なる材料からなる二つの誘電体により形成されている。更に、末端は、非対称性誘電領域であり、誘電領域の一端は、他端の誘電領域よりも厚くなっている。
ゲート誘電体の一部として第一誘電領域４４及び第二誘電領域４２が存在することによって、電流を低下させることなく、半導体装置における遅延と静電容量の低下とを減らしている。第一誘電領域４４及び第二誘電領域４２の幅が増加すると、駆動電流が低下する。第一誘電領域４４の厚さはゲート誘電体を形成する第一誘電体層１４よりも大きいため、半導体装置の機能中に形成される反転層は、飽和ドレイン電流をゲート・ドレイン・オーバーラップに対し反応しにくくするドレイン飽和領域の付近でピンチオフされている。第一誘電領域４４の厚さが増加すると、ゲート・ドレイン・オーバーラップ静電容量が向上する。得られる大幅な最大改善は、約３．４％である。
第一誘電領域４４と第二誘電領域４２は、その全体がゲート電極の下方又はゲート電極１６及びゲート電極１６を取り囲む第二誘電体層４０の下方に存在しているが、これらの領域の一部は、ゲート電極１６及び第二誘電体層４０により覆われる領域の外側へと延びてもよい。いずれにせよ、第一誘電領域４４及び第二誘電領域４２のうちの少なくとも一部は、ゲート電極１６の下方にある。
第二誘電体層４０の形成後、従来の処理を続けることによって、図４に示す半導体装置が形成される。まず、ソース・エクステンション５０及びドレイン・エクステンション５２がソース領域１８及びドレイン領域２０にそれぞれ形成される。ソース・エクステンション５０及びドレイン・エクステンション５２の形成後、窒化ケイ素等の第三誘電体層が、例えばＣＶＤによって形成され、パターニングされてスペーサ５４が形成される。次に、深部ソース領域５６は、ソース領域１８に形成され、深部ドレイン領域５８は、ドレイン領域２０に形成される。第二誘電体層４０の部分は、スペーサ５４が形成される場合か、或いは深部ソース領域５６及び深部ドレイン領域５８の形成後の何れかにおいて、第四誘電体４９と第五誘電体４３とを形成するように除去される。第四誘電体４９に変換された領域よりも、第五誘電体４３に変換された領域の方により多くの酸化促進種が存在していたため、第四誘電体４９は第五誘電体４３よりも薄くなっている。
次に、ケイ化物６０が、深部ソース領域５６及び深部ドレイン領域５８の上方に形成される。更に、ゲート電極１６がケイ素を含有する場合、ケイ化物は、ゲート電極１６上に形成される。次に、中間誘電体層６４がワークピース１０上に形成され、パターニングされることによって、開口が形成され、その開口が後に導体材料により充填されることによって、接触部６２が形成される。図４に示す断面において、接触部６２は、ソース領域１８及びドレイン領域２０に形成される。更に、接触部（図示せず）が形成され、ゲート電極１６に接続される。
図１〜図４に示す実施形態において酸化促進種が注入された。それに代えて、酸化低減種が注入される。別の実施形態において、図５及び図６に示すように酸化促進種に加えて、酸化低減種を注入してもよい。すなわち、酸化促進種及び酸化低減種の同時注入が一実施形態において実行される。
図５に示すように、窒素などの酸化低減種２８は、酸化促進領域２６を形成した後、ワークピース１０内に注入される。酸化低減種２８は、半導体基板１２及びゲート電極１６の部分内に注入され、その結果、これらの領域において酸化の成長が抑止される。図示しないが、フォトレジストなどのマスクをワークピース１０上（及び半導体基板１２上に）形成し、パターニングすることによって、酸化低減種２８が注入される領域を露出する。マスクが使用される場合、注入は、ワークピース１０に垂直か、或いは半導体基板１２及び注入間の角度を９０℃未満にするよう斜めに行われる。マスクを使用しないか、或いはマスクをパターニングすることによって、ソース領域１８及びドレイン領域２０の両方を露出する場合、陰影領域３０を一つの領域に、好適な実施形態ではドレイン領域２０に形成するのに斜めの方が好まれる。陰影領域３０の周囲に酸化低減種２８が注入されないように酸化低減種２８の何れもが移動しないとの理由から、陰影領域３０は、図１に示す陰影領域２４と類似している。図５に示す実施形態において、陰影領域３０は、図６の討議後により良く理解できるように、酸化低減種２８を第一誘電体層１４、ゲート電極１６及び半導体基板１２の部分内に注入させないようにしている。一実施形態において、傾斜は約５〜３０°である。しかし、最も望ましい傾斜は、ゲート電極１６の高さと密度とに依存する。ゲート電極１６がより高く、より高密度であるほど、より低い傾斜角の使用が望まれる。
一実施形態において、酸化低減種２８は窒素である。使用されるエネルギは、酸化低減種２８が半導体基板１２とゲート電極１６とに所望深度にまで到達できるよう十分に低いことが望ましい。一実施形態において、所望の深度は、約５〜１０ｎｍである。一実施形態において、エネルギは、約１〜３ｋｅＶである。選択されるエネルギは、所望の厚さに依存し、形状構成の寸法、生じ得る他の処理及び使用される種に基づいて変更してもよく、任意の用量を使用することができる。一実施形態において、１Ｅ１５／ｃｍ２の用量が用いられる。
図６は、酸化低減種２８及び酸化促進種２２の斜め注入が行われた後に得られる注入酸化促進領域２６と、酸化低減領域３２と、酸化低減種及び酸化促進種の両方を含有する結合領域３４とを示す。酸化促進領域２６は、酸化促進種に露出されており、更に陰影領域３０の付近であった領域に存在する。酸化促進領域２６は、ゲート電極１６の第一側面付近にある。酸化低減領域３２は、酸化低減種に露出されており、更に陰影領域２４の付近であった領域にある。酸化低減領域は、ゲート電極１６の第一側面付近にある。結合領域３４は、ゲート電極１６の下層からある距離だけ離間したドレイン領域２０と、ゲート電極１６の下層からある距離だけ離間したソース領域１８と、ゲート電極１６の最上部領域とに設けられている。
酸化低減領域３２の形成後、半導体基板１２の部分とゲート電極１６の任意の部分は、図３について討議された何れかの工程を用いて、誘電体層に変換される。酸化低減領域３２は、誘電体の成長を阻止し、酸化促進領域２６は、誘電体の成長を増加させる。酸化物の成長に及ぼす結合領域３４の作用は、酸化低減種及び酸化促進種の相対量に依存する。結合領域３４は、誘電体の成長を阻害又は増大させる。それどころか、酸化低減種及び酸化促進種の作用は互いに打ち消し合い、それゆえに、結合領域３４は、酸化低減種も酸化促進種もない材料と同じ挙動をする。従って、結合領域３４の存在が誘電体の成長に影響を及ぼすことはない。誘電体層の形成後、図４について討議された更に別の処理が行われる。
前述の明細書において、本発明は、具体的な実施例を参照して述べてきた。しかし、以下の請求項に示す本発明の範囲から逸脱することなく、様々な変形や変更を行えることは、当業者にとって明白である。例えば、図に示す物と異なる半導体装置を使用してもよい。例えば、半導体装置は、ＦｉｎＦＥＴや不揮発性メモリ（ＮＶＭ）デバイスであってもよい。
従って、明細書及び図面は、制限的な意味よりはむしろ例示的な意味としてみなすべきであり、そのような変更例の全てを本明細書の範囲内に含めることを意図している。
しかも、説明及び請求項において、用語「後ろ」、「上端」、「底」、「上方」、「下方」等は、存在する場合、説明目的で使用され、必ずしも永久的な相対位置を述べるためではない。当然のことながら、そのように用いられる用語は、本明細書に記載された本発明の実施形態が、例えば、本明細書に例示されるか、そうでなければ、説明にはない方向への動作を実現すべく、適切な状況の下で置換することができる。
利益、他の優位性、及び問題に対する解決方法を特定の実施例に関して上述してきた。しかし、これらの利益、優位性、問題に対する解決方法、及び任意の利益、優位性、又は解決方法を生じさせるか又はより顕著にする如何なる要素も、何れかの又は全ての請求項の重要な、必須な、又は本質的な特徴又は要素であるとして解釈してはならない。本明細書で用いる場合、用語「備える」、「備えている」、又はその他の如何なる変形も、非排他的な包含を網羅することを意図している。つまり、列挙された要素を備えるプロセス、方法、物品、又は装置は、これらの要素のみを含むのではなく、明確には列挙されていないか、又はこのようなプロセス、方法、物品、又は装置に固有の他の要素を含むことができる。「ある（一つの）」は、本明細書で用いられる場合、一つ以上として規定される。
本発明の実施形態により酸化促進種を注入しているときのワークピースの部分断面図。 本発明の実施形態により酸化促進種を注入した後の図１のワークピース。 本発明の実施形態により誘電体層を形成した後の図２のワークピース。 本発明の実施形態により半導体装置を形成するために更に処理した後の図３のワークピース。 本発明の実施形態により酸化低減種を注入しているときの図２のワークピース。 本発明の実施形態により酸化低減種を注入した後の図５のワークピース。

Claims (20)

  1. 半導体装置を形成する方法であって、
    半導体基板を形成するステップ、
    前記半導体基板の上方に、第一側面及び第二側面を備えたゲート電極を形成するステップ、及び
    前記ゲート電極の下方にゲート誘電体を形成するステップであって、前記ゲート誘電体は、前記ゲート電極の下方で前記ゲート電極の前記第一側面に隣接した第一領域と、前記ゲート電極の下方で前記ゲート電極の前記第二側面に隣接した第二領域と、前記ゲート電極の下方で前記第一領域及び前記第二領域間にある第三領域とからなるステップを備え、
    前記第一領域は前記第二領域よりも薄く、前記第三領域は前記第一領域よりも薄く、更に前記第二領域よりも薄い方法。
  2. 請求項１記載の方法において、
    前記ゲート電極の下方に前記ゲート誘電体を形成するステップは、更に、
    第一誘電体層を形成するステップ、
    前記半導体基板内に酸化促進種を注入して酸化促進領域を形成するステップ、及び前記酸化促進領域を酸化するステップ
    を備える方法。
  3. 請求項２記載の方法において、
    前記酸化促進種を注入するステップは、更に、前記酸化促進種を前記ゲート電極内に注入して酸化促進領域を形成するステップを備える方法。
  4. 請求項２記載の方法において、
    前記注入は斜めに行われる方法。
  5. 請求項１記載の方法において、
    前記ゲート電極の下方に前記ゲート誘電体を形成するステップは、更に、
    第一誘電体層を形成するステップ、
    酸化低減種を前記半導体基板内に注入して酸化低減領域を形成するステップ、及び
    前記半導体基板を酸化するステップ
    を備える方法。
  6. 請求項５記載の方法において、
    前記酸化促進種を注入するステップは、更に、前記酸化低減種を前記ゲート電極内に注入して酸化低減領域を形成するステップを備える方法。
  7. 請求項５記載の方法において、
    前記注入は斜めに行われる方法。
  8. 請求項１記載の方法において、
    前記ゲート電極の下方に前記ゲート誘電体を形成するステップは、更に、
    第一誘電体層を形成するステップ、
    酸化促進種を前記半導体基板内に注入して酸化促進領域を形成するステップ、
    酸化低減種を前記半導体基板内に注入して酸化低減領域を形成するステップ、及び
    前記半導体基板を酸化するステップであって、前記酸化は前記酸化促進領域に誘電体を形成するステップ
    を備える方法。
  9. 請求項１記載の方法は、更に
    前記ゲート誘電体を形成した後にソース・エクステンション領域及びドレイン・エクステンション領域を形成するステップを備え、前記ソース・エクステンション領域は、前記ドレイン・エクステンション領域よりも深い方法。
  10. 請求項１記載の方法は、更に、前記ゲート誘電体を形成した後に前記ゲート電極の前記第一側面に隣接する第一スペーサと、前記ゲート電極の前記第二側面に隣接する第二スペーサとを形成するステップを備える方法。
  11. 半導体装置の形成方法であって、
    半導体基板を提供するステップ、
    前記半導体基板の上方に誘電体層を形成するステップ、
    前記誘電体層の上方に、第一側面及び前記第一側面と対向する第二側面を備えるゲート電極を形成するステップ、
    酸化促進種を前記ゲート電極の前記第一側面及び前記半導体基板の第一領域内に注入するステップであって、前記第一領域は、前記ゲート電極の下方で前記ゲート電極の前記第一側面に隣接するステップ、及び
    前記第一領域を第一誘電体に変換し、かつ前記半導体基板の第二領域を第二誘電体に変換するステップであって、前記第二領域は、前記ゲート電極の下方で前記ゲート電極の前記第二側面に隣接し、前記第一誘電体の前記厚さは、前記第二誘電体の前記厚さよりも大きいステップ
    を備える方法。
  12. 請求項１１記載の方法において、
    前記変換するステップは、前記半導体基板をアニーリングするステップからなる方法。
  13. 請求項１１記載の方法において、
    前記注入するステップは、ゲルマニウム、酸素、フッ素及び塩素からなる群より選択された少なくとも一つの種を注入するステップからなる方法。
  14. 請求項１１記載の方法は、更に、酸化低減種を前記第二領域内に注入するステップを備える方法。
  15. 請求項１４記載の方法において、
    前記酸化低減種を注入するステップは窒素を注入するステップからなる方法。
  16. 請求項１１記載の方法は、更に、前記第一領域及び前記第二領域の前記変換後にソース・エクステンション領域とドレイン・エクステンション領域とを形成するステップであって、前記ソース・エクステンション領域は、前記ドレイン・エクステンション領域よりも深いステップを備える方法。
  17. 請求項１１記載の方法は、更に、前記変換後、前記ゲート電極の前記第一側面に隣接した第一スペーサと、前記ゲート電極の前記第二側面に隣接した第二スペーサとを形成するステップを備える方法。
  18. 請求項１１記載の方法において、
    前記注入は斜めに行われる方法。
  19. 半導体基板と、
    前記半導体基板の上方に、第一側面と第二側面を備えるゲート電極と、
    前記ゲート電極の下方のゲート誘電体であって、前記ゲート誘電体は、前記ゲート電極の下方で前記ゲート電極の前記第一側面に隣接した第一領域、前記ゲート電極の下方で前記ゲート電極の前記第二側面に隣接した第二領域、及び前記ゲート電極の下方で前記第一領域及び前記第二領域間にある第三領域とを備え、
    前記第一領域は前記第二領域よりも薄く、前記第三領域は前記第一領域よりも薄く、更に前記第二領域よりも薄い半導体装置。
  20. 請求項１９記載の半導体装置において、
    前記ゲート電極の前記第一側面は第一誘電体を備え、前記第二側面は第二誘電体を備え、前記第二誘電体は前記第一誘電体よりも厚い半導体装置。
JP2008504031A 2005-03-29 2006-02-01 非対称性誘電領域を備える半導体装置の形成方法 Expired - Fee Related JP5049955B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/092,289 US7282426B2 (en) 2005-03-29 2005-03-29 Method of forming a semiconductor device having asymmetric dielectric regions and structure thereof
US11/092,289 2005-03-29
PCT/US2006/003528 WO2006104562A2 (en) 2005-03-29 2006-02-01 Method of forming a semiconductor device having asymmetric dielectric regions and structure thereof

Publications (3)

Publication Number Publication Date
JP2009501432A true JP2009501432A (ja) 2009-01-15
JP2009501432A5 JP2009501432A5 (ja) 2009-03-19
JP5049955B2 JP5049955B2 (ja) 2012-10-17

Family

ID=37053834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504031A Expired - Fee Related JP5049955B2 (ja) 2005-03-29 2006-02-01 非対称性誘電領域を備える半導体装置の形成方法

Country Status (5)

Country Link
US (2) US7282426B2 (ja)
JP (1) JP5049955B2 (ja)
CN (1) CN101385133B (ja)
TW (1) TWI425576B (ja)
WO (1) WO2006104562A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US8999786B1 (en) 2007-03-20 2015-04-07 Marvell International Ltd. Reducing source contact to gate spacing to decrease transistor pitch
KR100950473B1 (ko) * 2007-12-28 2010-03-31 주식회사 하이닉스반도체 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법
KR100997290B1 (ko) * 2008-07-25 2010-11-29 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
WO2011112574A1 (en) * 2010-03-08 2011-09-15 Mears Technologies, Inc Semiconductor device including a superlattice and dopant diffusion retarding implants and related methods
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
CN107039522B (zh) * 2016-02-04 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2018182627A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Transistors including asymmetric gate spacers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246862A (ja) * 1991-02-01 1992-09-02 Mitsubishi Electric Corp 半導体集積回路及び半導体集積回路製造方法
JPH06151451A (ja) * 1992-11-09 1994-05-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH08228000A (ja) * 1994-07-30 1996-09-03 Lg Semicon Co Ltd 半導体素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258882B1 (ko) * 1998-02-27 2000-06-15 김영환 반도체 소자의 제조 방법
US6352885B1 (en) * 2000-05-25 2002-03-05 Advanced Micro Devices, Inc. Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
JP2003133549A (ja) * 2001-10-29 2003-05-09 Nec Corp Ｍｏｓｆｅｔ及びその製造方法
US6544848B1 (en) * 2002-08-20 2003-04-08 Chartered Semiconductor Manufacturing Ltd. Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers
US6806584B2 (en) 2002-10-21 2004-10-19 International Business Machines Corporation Semiconductor device structure including multiple fets having different spacer widths
US6746924B1 (en) 2003-02-27 2004-06-08 International Business Machines Corporation Method of forming asymmetric extension mosfet using a drain side spacer
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246862A (ja) * 1991-02-01 1992-09-02 Mitsubishi Electric Corp 半導体集積回路及び半導体集積回路製造方法
JPH06151451A (ja) * 1992-11-09 1994-05-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH08228000A (ja) * 1994-07-30 1996-09-03 Lg Semicon Co Ltd 半導体素子及びその製造方法

Also Published As

Publication number Publication date
CN101385133A (zh) 2009-03-11
US7282426B2 (en) 2007-10-16
TW200711005A (en) 2007-03-16
JP5049955B2 (ja) 2012-10-17
WO2006104562A2 (en) 2006-10-05
TWI425576B (zh) 2014-02-01
WO2006104562A3 (en) 2008-01-10
US20060223335A1 (en) 2006-10-05
US20080173957A1 (en) 2008-07-24
CN101385133B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5049955B2 (ja) 非対称性誘電領域を備える半導体装置の形成方法
CN106067479B (zh) 半导体结构及其制造方法
JP2548994B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2932434B2 (ja) 半導体デバイスの構造及びその製造方法
TW201707147A (zh) 氧氮氧堆疊的形成方法
JP2005203770A (ja) 半導体素子のトランジスタ及びその製造方法
TWI279000B (en) Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
TW201044449A (en) Method of manufacturing semiconductor device
JP2000332237A (ja) 半導体装置の製造方法
WO2011021316A1 (ja) 半導体装置及びその製造方法
US9087733B2 (en) Double trench well formation in SRAM cells
JP2004006891A (ja) 半導体装置とその製造方法
JP2009065150A (ja) トレンチトランジスタ及びその形成方法
JP3744694B2 (ja) トランジスターの特性を改善するための半導体装置製造方法
US7618868B2 (en) Method of manufacturing field effect transistors using sacrificial blocking layers
US20040203210A1 (en) Method of fabricating a semiconductor device having a shallow source/drain region
TW200537649A (en) A semiconductor device
TWI232520B (en) Body contact formation in partially depleted silicon on insulator device
JP2009277816A (ja) 半導体装置及びその製造方法
KR100788362B1 (ko) 모스펫 소자 및 그 형성 방법
JP4206768B2 (ja) トランジスタの形成方法
JP2004200595A (ja) Ｍｉｓトランジスタおよびその製造方法
JPH03141649A (ja) 能動領域の形成方法
KR100600245B1 (ko) 반도체 소자의 이중 게이트 제조 방법
JP5359107B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5049955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees