JP2009302511A - バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 - Google Patents

バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 Download PDF

Info

Publication number
JP2009302511A
JP2009302511A JP2009053085A JP2009053085A JP2009302511A JP 2009302511 A JP2009302511 A JP 2009302511A JP 2009053085 A JP2009053085 A JP 2009053085A JP 2009053085 A JP2009053085 A JP 2009053085A JP 2009302511 A JP2009302511 A JP 2009302511A
Authority
JP
Japan
Prior art keywords
bump
layer
bump layer
substrate
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009053085A
Other languages
English (en)
Other versions
JP5363839B2 (ja
Inventor
Toshinori Kogashiwa
俊典 小柏
Masayuki Miyairi
正幸 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Holdings Co Ltd
Original Assignee
Tanaka Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Holdings Co Ltd filed Critical Tanaka Holdings Co Ltd
Priority to JP2009053085A priority Critical patent/JP5363839B2/ja
Publication of JP2009302511A publication Critical patent/JP2009302511A/ja
Priority to PCT/JP2010/053615 priority patent/WO2010101236A1/ja
Priority to KR1020117022980A priority patent/KR101650219B1/ko
Priority to EP10748829.8A priority patent/EP2405474A4/en
Priority to US13/144,411 priority patent/US8492894B2/en
Priority to CN201080008016.7A priority patent/CN102318052B/zh
Priority to US13/912,826 priority patent/US8962471B2/en
Application granted granted Critical
Publication of JP5363839B2 publication Critical patent/JP5363839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11416Spin coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902Multiple masking steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81095Temperature settings
    • H01L2224/81096Transient conditions
    • H01L2224/81097Heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • H01L2224/81207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011Groups of the periodic table
    • H01L2924/01103Transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011Groups of the periodic table
    • H01L2924/01108Noble metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012Semiconductor purity grades
    • H01L2924/012033N purity grades, i.e. 99.9%
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/381Pitch distance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】フリップチップ法で用いられる基板上に形成されるバンプであって、バンプ高さのバラつきを補償可能なもの及びこれを用いた基板を適用した実装方法を提供する。
【解決手段】本発明に係るバンプは、基板上に形成され、金、銅、ニッケルのいずれかである第1の導電性金属のバルク体からなる第1バンプ層と、第1バンプ層上に形成され、金、銀のいずれかである第2の導電性金属の粉末の焼結体からなる第2バンプ層とからなる2層構造を有する。第1バンプ層を構成するバルク体は、メッキ法、スパッタリング法、CVD法のいずれかにより形成されるものである。ここで、第2バンプ層を構成する焼結体は、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmである第2の導電性金属からなる金属粉末を焼結して形成されたものである。そして、第2バンプ層のヤング率は、第1バンプ層のヤング率の0.1〜0.4倍とする。
【選択図】 図1

Description

本発明は、半導体チップ等に形成されるバンプ及びその形成方法に関する。詳しくは、金属ペーストを用いて製造されるバンプであって、その平坦度を補償することができ、実装時において過度の加圧を要することのないものに関する。
近年の半導体回路の高集積化より、その構造としてチップオンボード(COB)やチップオンチップ(COC)等が採用される傾向にあり、その実装方法としてフリップチップ法の適用が多くなっている。フリップチップ法による実装方法では、基板に形成された電極(バンプ)を直接、回路基板へ接合するものであるが、そのバンプの形成方法としては、メッキ法によるものが主流となっている。
メッキ法は、緻密な電極を安定的に製造することができ、また、適切な条件設定により膜厚(バンプ高さ)の制御や微細なパターン形成も可能である。但し、如何に条件設定を調整しても、完全に均一な膜厚を形成することは困難であり、バンプの高さに多少のバラつきが生じることまで回避できるわけではない。そして、バンプの高さにバラつきがある場合、実装の際に接触不良となるバンプが生じる。
バンプ高さのバラつきに対する対策としては、実装時に全てのバンプが密着するように加圧を行うことが挙げられるが、過度の加圧はバンプ内部に歪を残すこととなり、これが半導体回路の使用による熱サイクルによる伸縮と相俟って破損が生じるおそれがある。また、そもそも、過度の加圧による基板の損傷のおそれもある。
そこで、メッキ後のバンプを研削・研磨してバラつきを解消することが提案されている。例えば、特許文献1では、バンプ形成後の基板表面に樹脂を被覆して、これをバンプが表出するまで研削して、バンプの平坦化をはかる方法が開示されている。これにより、導通安定性を確保すると共に、低圧で実装が可能となるためバンプ内の歪残留のおそれもなくなる。
また、本願出願人は、上記とは別の視点からメッキバンプの問題点を解消する手法を提案している(特許文献2)。この手法は、バンプの構成を変更し、所定粒径・純度の金属粉を焼結してバンプを形成するものである。この焼結体からなるバンプは、メッキ等で形成される緻密なバルク状金属よりも多孔質で比較的柔らかく弾力性を有するものとなる。そして、バンプに弾力性を具備させることで、バンプ高さにバラつきがあっても、その高低差に追従して収縮し一定の高さでの接合が可能となる。また、内部に歪を残すこともなく、膨張・収縮しても破損のおそれが低い。
特開2004−31177号公報 特開2005−216508号公報
しかし、研削・研磨によるバンプの平坦化では、研削された微細な粉末が隣接するバンプに付着し、バンプ間をショートさせるおそれがある。また、CMP研磨機等は、装置コストの問題がある。
他方、焼結体からなるバンプを適用する場合には、上記のような問題はないが、バンプに弾性を持たせたために、実装の際の横方向の変形のおそれがあり、バンプ間隔(ピッチ)を損ねることがある。
本発明は、以上のような背景のもとになされたものであり、フリップチップ法に用いられる基板上のバンプであって、バンプ高さのバラつきによる問題を解消し得るもの、及び、これを用いた基板の実装方法を提供することを課題とする。
本発明者等は、上記課題を解決すべく鋭意検討を行い、新たなバンプの構造として、バンプの剛性を確保するためのバルク状金属からなる層と、バンプ高さのバラつきを吸収するための焼結体からなる層とからなる2層構造とすることを見出した。即ち、本発明は、基板上に所定パターンで形成され、導電性金属からなるバンプであって、基板上に形成され、金、銅、ニッケルのいずれかである第1の導電性金属のバルク体からなる第1バンプ層と、前記第1バンプ層上に形成され、金、銀のいずれかである第2の導電性金属の粉末の焼結体からなる第2バンプ層と、からなる2層構造を有し、前記第1バンプ層を構成するバルク体は、メッキ法、スパッタリング法、CVD法のいずれかにより形成されるものであり、
前記第2バンプ層を構成する焼結体は、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmである第2の導電性金属からなる金属粉末を焼結して形成されたものであり、前記第2バンプ層のヤング率が、前記第1バンプ層のヤング率の0.1〜0.4倍である、バンプである。
本発明は、バルク状金属をバンプの主要部としつつ、上記した本出願人による焼結体からなるバンプの弾力性に着目し、これをバンプ先端部に配するものである。本発明に係るバンプは、その剛性は第1バンプ層により担保されており、フリップチップ接合時のバンプの横方向の変形を抑制しピッチを維持することができる。また、上部の第2バンプ層は弾力性を有することから、バンプ高さのバラつきに追従して変形し得ることから、低圧で平坦度の良好な接合を可能とする。
ここで、第1バンプ層は、剛性を有する緻密なバルク状金属であり、メッキ法、スパッタリング法、CVD法のいずれかにより形成されるものである。
一方、上記第1バンプ層上に形成される、焼結体からなる第2バンプ層としては、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmである第2の導電性金属からなる金属粉を焼結したものである。金属粉の純度を99.9重量%以上の高純度とするのは、純度が低いと粉末の硬度が上昇し、塑性変形し難くなり弾力性が低下するからである。また、金属粉の平均粒径については、1.0μmを超える粒径の金属粉では、焼結が困難となるからであり、0.005μmを下限とするのは、その取扱性を考慮するものである。
そして、この第2バンプ層は、そのヤング率が、第1バンプ層のヤング率より低いことを要する。第1バンプ層より軟らかい第2バンプ層を上部に設けることで、バンプ高さのバラつきに追従しつつ安定的な接合が可能となる。具体的には、第2バンプ層のヤング率が第1バンプ層のヤング率の0.1〜0.4倍とする。0.1倍未満の場合、第2バンプ層が軟らかすぎて接合時の変形が著しくバンプとしての形状に問題が生じ得るからであり、0.4倍を超えると第1バンプ層の方に変形が生じるおそれがあるからである。
そして、第1、第2バンプ層を構成する第1、第2の導電性金属は、いずれも電極として導電性を有することが必要であり、更に、それぞれのバルク体と焼結体が上記したヤング率比を具備し得る金属の組合せが必要となる。これらの観点から、第1の導電性金属は、金、銅、ニッケルのいずれかが選択される。また、第2の導電性金属は、金、銀のいずれかが選択される。
上記の通り、第1の導電性金属と第2の導電性金属とは同じ金属(金)を選択しても良く、金メッキ層を第1バンプ層として、その上に金粉末を焼結したものを第2バンプ層として形成しても良い。また、第1の導電性金属と第2の導電性金属とが異なる種類の金属であっても良い。例えば、ニッケルや銅のメッキ層を第1バンプ層として、その上に金粉末を焼結したものを第2バンプ層として形成しても良い。異種金属を選択することで、金等の高価な金属の使用量を低減し、基板のコスト低減を図ることができる。
また、第1バンプ層のバンプ全体に対する高さ比は、0.1〜0.9とするのが好ましい。バンプの剛性を確保すると共に第2バンプ層の作用を発揮させるためである。この第1バンプ層の全体に対する高さ比は、0.5〜0.9とするのがより好ましい。
そして、各バンプ層を異種金属とする場合においては、第1バンプ層と第2バンプ層との間に、両層の密着性を向上させるバルク状の中間層を少なくとも1層備えたものが好ましい。これにより異種金属接合の際に懸念される密着性の低下(両バンプ層の剥離)を抑制することができる。例えば、銅メッキ層を第1バンプ層として、その上に金をメッキして中間層を形成し、その後、金粉末を焼結したものを第2バンプ層として形成する。これらバルク状の中間層は、メッキ(電解メッキ、無電解メッキ)、スパッタリング、CVD法等により形成されたものが好ましい。中間層を構成する金属としては導電性金属であることが必要であるが、好ましくは、金、銀、白金、パラジウム、チタン、クロム、銅、ニッケルである。
尚、密着性を更に向上させるため、中間層は多層設けても良く、複数種の金属からなる複数層の中間層が形成されても良い。そして、中間層は少なくとも第2バンプ層に接触する面が第2の導電性金属と同じ導電性金属であることが好ましい。よって、単層の中間層の場合は全体が第2の導電性金属からなり、多層の中間層については最上層が第2の導電性金属からなるものが好ましい。また、中間層の厚さは、全体で5〜1000nmとするのが好ましい。中間層は密着性確保を目的とするものであり、さほどの厚さは必要ない。
本発明に係るバンプの製造方法は、基板上に、メッキ法、スパッタリング法、CVD法のいずれかにより第1バンプ層を形成する工程、前記第1バンプ層上に、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmである第2の導電性金属からなる粉末を含む金属ペーストを塗布し、前記金属ペーストを乾燥させた後、70〜320℃の温度で加熱焼結させて第2バンプ層を形成する工程、を含むものである。
第1バンプ層の形成のためのメッキ法、スパッタリング法、CVD法の条件については、特に限定されることはなく、これらの方法について一般的に適用されるバンプ形成のための条件、方法が適用できる。
一方、第2バンプ層形成のために適用される金属ペーストは、上記特性の金属粉末を適宜の分散媒に分散させたスラリーである。金属ペーストを適用するのは、金属粉末の取り扱い性確保のためである。金属ペースト中の金属粉(第2の導電性金属)について、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmとしたのは上記で説明したとおりである。
金属粉末を分散する分散媒としては、通常、有機溶剤が用いられ、例えば、エステルアルコール、ターピネオール、パインオイル、ブチルカルビトールアセテート、ブチルカルビトール、カルビトール等が挙げられる。例えば、好ましいエステルアルコール系の有機溶剤として、2,2,4−トリメチル−3−ヒドロキシペンタイソブチレート(C1224)、を挙げることができる。これらの溶剤は、比較的低温で乾燥させることができるからである。
尚、この金属ペーストは、添加剤として、アクリル系樹脂、セルロース系樹脂、アルキッド樹脂から選択される一種以上を含有していても良い。これらの樹脂等を更に加えると金属ペースト中の金属粉の凝集が防止されてより均質となる。尚、アクリル系樹脂としては、メタクリル酸メチル重合体を、セルロース系樹脂としては、エチルセルロースを、アルキッド樹脂としては、無水フタル酸樹脂を、それぞれ挙げることができる。そして、これらの中でも特にエチルセルロースが好ましい。
金属ペーストを基板に塗布する方法としては、スピンコート法、スクリーン印刷法、インクジェット法、ペーストを滴下後にヘラ等で広げる方法等、目的とするバンプのサイズやパターンに対応させて種々の方法を用いることができる。
塗布した金属ペーストを乾燥させるのは、ペースト中の有機溶剤を除去するためである。この乾燥は、−20℃以上5℃以下で行なうのが好ましい。乾燥工程における雰囲気を減圧雰囲気としても良い。これにより乾燥過程において大気中の水分が金属粉末表面に結露するのを防止することができる。減圧雰囲気とする場合、好ましくは100Pa以下、より好ましくは10Pa以下とするが、この雰囲気の真空度は、金属ペースト中の有機溶剤の揮発性に応じて設定する。
金属ペーストを乾燥した後、焼結することでペースト中の金属粒子同士、及び、第1バンプ層の表面と金属粒子との間に、互いに点接触した近接状態が形成された焼結体となる。焼結温度は、第1バンプ層を構成する金属(第1の導電性金属)の種類によるが、70〜320℃の範囲内とする。70℃未満では焼結が不完全であり、バンプとしての使用に耐えない。また、本発明に係るバンプは、第1バンプ層と第2バンプ層と間で所定のヤング率比が具備される必要があるが、下限未満の温度では第2バンプ層が軟らかすぎてヤング比率を適切なものにすることができず、接合時に第2バンプ層の変形が著しくなりバンプとしての形状に問題が生じ得るからである。また、上限値を超える温度では、第2バンプ層が固くなりすぎヤング比率を適切に保てず、接合時に第1バンプ層の方が変形するおそれがあるからである。そして、第1バンプ層の構成金属に対応した焼結温度の具体的な範囲としては、第1バンプ層が金の場合は70〜300℃とし、銅の場合は80〜300℃とし、ニッケルの場合は90〜320℃とする。このように第1バンプ層の構成金属により焼結温度を調整するのは、バルク体の各金属のヤング率の相違を考慮するものである。尚、焼結の際の加熱時間は、10〜60分とするのが好ましい。短時間では焼結炉の温度が安定せず十分な焼結ができず、また、あまりに長時間とすると生産性が損なわれるからである。この焼結は無加圧で行なうのが好ましい。
尚、以上の第1及び第2バンプ層形成の前に、フォトレジストによるパターン形成を行っても良い。フォトレジストの適用は、微細なパターン形成のために通常用いられるものである。また、このようなレジストを適用したバンプパターンを形成する場合、焼結工程を複数としても良い。例えば、露光により形成された孔(パターン)に金属ペーストを充填し、まず、比較的低温(80〜100℃)で焼結させた後、レジストを剥離し比較的高温(200〜300℃)で再度焼結してもよい。この2段階の焼結は、レジストを保護するため低温で仮焼結し、レジスト除去後に仕上げ的に焼結させるものであり、強固なバンプ形成に有効である。
また、上記の中間層を備えるバンプを形成する場合、メッキ等により第1バンプ層を形成した後、中間層を形成する工程を含む。この中間層の形成方法は、メッキ、スパッタリング、CVD等が適用できるが、メッキ、特に、無電解メッキが好ましい。安価に薄い薄膜の製造が可能だからである。
本発明に係るバンプが形成された基板を用いて、フリップチップ法により前記基板を対向基板に実装する方法としては、少なくとも第2バンプ層を加熱しながら前記基板の一方向又は双方向から加圧しバンプを接合する。本発明に係るバンプの第2バンプ層である焼結体は、加圧されることで接触部に塑性変形が生じると共に、その変形界面で金属原子間の結合が生じ、緻密な接合部となる。この加圧は、一方向で行っても良いし双方向から行っても良い。また、加圧する際の圧力は、接合部の緻密化のため、焼結体の降伏強度より大きくするのが好ましい。
そして、この接合工程の際には、少なくとも焼結体を加熱しながら加圧することが必要である。加熱しない場合、接合部の緻密化が不十分となり、接合強度が不足するからである。このときの加熱温度は、70〜300℃とするのが好ましい。70℃未満では接合ができないからであり、300℃を超えると冷却時の熱歪の影響が大きくなるからである。
また、この接合工程においては、加熱に加えて超音波を印加しても良い。加熱又は加熱と超音波との組合わせにより、金属粉末の塑性変形及び結合を促進することができ、加熱温度を低くすることができる。但し、バンプのサイズが極微小の場合、振動によりバンプ全体が変形するおそれもあることから、ピッチ幅の狭いパターンで形成された微小なバンプについては超音波印加することなく加熱のみで接合することが好ましい。超音波を印加する場合、その条件は、振幅0.5〜5μmとし、印加時間を0.5〜3秒とするのが好ましい。過大な超音波印加はバンプ全体を損傷させるからである。
接合工程における上記加熱及び超音波印加は、その目的から少なくとも第2バンプ層である焼結体に対して行なえばよいが、バンプ全体に行っても良い。加熱の方法としては、所定温度の雰囲気炉中で加圧する他、接合時に基板(又は対向基板)を載せるステージを加熱し、その際の伝熱を利用しても良い。同様に、超音波の印加は、ステージから超音波発振させるのが簡易である。
以上説明したように、本発明に係るバンプを適用することで、バンプ高さのバラつきを考慮することなく、フリップチップ法による回路実装をすることができる。このときのバンプ接合は、低圧ですることができる。
本実施形態におけるバンプ形成工程を概略説明する図。 本実施形態で製造したバンプの外観を示すSEM写真。 本実施形態で製造したバンプの外観を示すSEM写真(拡大)。 第1及び第2バンプ層のヤング率測定方法を説明する図。
以下、本発明に係るバンプ形成の好適な実施形態を説明する。本実施形態では、まず、第2バンプ層を形成する金属粉末の粒径、焼結条件と焼結後のバンプ層の強度との関係について検討した。この検討は、第2の導電性金属である各金属(金、銀)の粒径の相違する金属粉末から金属ペーストを複数製造し、これを塗布後に焼結してその強度を評価した。金属ペーストは、湿式還元法により製造された粒径0.005、0.3、1.0、2.0μmの金属粉末(純度99.99重量%)を、有機溶剤であるエステルアルコールに混合して調整したものを用いた。そして、この金属ペーストを、レジストによる孔を形成した基板(Si/Auメッキ)に塗布し、真空乾燥し(5℃)。焼結温度を230℃として焼結させ、その後レジストを除去した後に、ヤング率を測定した。ヤング率の測定は、形成したバンプについてせん断試験を行い、応力−ひずみ曲線を作成してその直線部の傾きを求めることにより行った。各種金属ペーストにより製造されるバンプのヤング率を表1に示す。
表1から、金属粉末の粒径が0.005〜1.0μmまでの金属粉末においては、ヤング率が比較的安定しているのに対し、2.0μmは著しく低くなっている。2.0μmのものについて実際に製造されたバンプは、形状として一応は立体的な状態を保っているものの、容易に崩壊し易いものであった。これは、焼結温度が低すぎることにより、焼結が不十分であることによると考えられる。また、粒径0.005μmの金属粉末については、焼結後の強度面では問題がなかったが、ペースト状態の凝集が酷く、使用直前までの十分な攪拌を要した。よって、取扱い性を考慮すると、これより小さい粒径の金属粉末のペーストはあまり好まれないといえる。
次に、焼結の際の焼結温度の適正範囲について検討した。各金属の粒径0.3μmの金属ペーストを用いて、焼結温度を60〜340℃としてバンプを形成し、そのヤング率を測定した。バンプの形成工程、ヤング率測定方法は、上記と同じくした。その結果を表2に示す。
表2から、焼結温度としては70℃以上とすることで実用的な強度を有する焼結体を得ることができると考えられる。これは70℃以上の焼結温度で焼結が進行しネッキングの促進等により緻密化が図られたためと考えられる。そして、60℃未満の温度では焼結が生じることなく、焼結工程後のバンプはボロボロで形状を留めないものであった。従って、ある程度の強度を有するバンプを形成するためには、少なくとも70℃以上での焼結が必要である。また、焼結体の強度は、300℃を超えたときに急激に上昇するが、第1バンプ層の強度(ヤング率)に基づき、適切なヤング率比を設定して焼結温度の上限を定めることが必要であるといえる。
以上の予備試験を経て、本発明における2層構造のバンプの製造、評価を行った。図1は、本実施形態におけるバンプの製造工程を説明するものである。予め、Ti膜(0.5μm)及びAu膜(1.0μm)をスパッタ法により形成した半導体ウェハー(材質:シリコン)の表面に、フォトレジスト膜(化薬マイクロケム株式会社製:AZP4903)をスピンコートし、プリベーク(100℃×120秒)後、パターニングした。パターニングは、g線(波長436nm)を照度2100mJ/cm、露光時間150秒の照射条件で行った。この基板のレジスト膜厚さは、触針式膜厚計による測定で20μmであり、面内バラつきは±1μmであった。そして、開孔の径は20μmであった。
この基板について、開孔部内に金メッキ層(第1バンプ層)を形成した。金メッキは、電解金めっき液(日本エレクトロプレイティングエンジニヤーズ株式会社製:テンペレックス209A)を用いた。そして、金メッキ層を10μm高さまで形成した。
次に、金属ペーストとして金ペーストをフォトレジスト層の表面に滴下し、スピンコート法によって開孔内に金ペーストを充填した。ここで、使用した金ペーストは、純度99.99重量%の金粉(平均粒径:0.3μm)と、有機溶剤としてエステルアルコール(2,2,4−トリメチル−3−ヒドロキシペンタイソブチレート(C1224))を混合して調整されたものである。ペースト塗布後、これを乾燥器にて+5℃で真空乾燥した。
そして、余剰な金属ペーストをブレードで除去し、半導体ウェハーを電気炉に入れて金粉を焼結させた(焼結温度は80℃で30分間とした。)。その後、半導体ウェハーをアセトンに浸漬させてレジストを剥離し、230℃で30分間、再度焼結させた。
図2、3は、本実施形態で製造したバンプの外観を示すSEM写真である。この写真からわかるように、本実施例で形成されたバンプは、金メッキ層(第1バンプ層)に粉末焼結体(第2バンプ層)を冠した形態を有し、バンプ間のブリッジ形成もなく、綺麗に揃った形状であった。
また、製造したバンプの第1バンプ層、第2バンプ層それぞれについて、ヤング率を測定した。ヤング率の測定は、図4で示すようなせん断試験を行い、応力−ひずみ曲線を作成してその直線部の傾きを求めることにより行った。
以上のようにして製造したバンプパターン形成シリコンウェハーを用いて接合試験を行った。この検討は、Ti膜(0.5μm)及びAu膜(1.0μm)をスパッタ法により形成したガラス基板を対向基板とし、この対向基板のAu膜面に、シリコンウェハーのバンプ形成面を対向させて接合するものである。接合の際には、230℃に加熱したヒートステージ上にガラス基板を載置し、1バンプ辺り0.015Nの圧力となるように10分間加圧して熱と圧力を負荷した。
以上のバンプ形成・接合試験は、第1バンプ層を金(めっき)とし、第2バンプ層を金(焼結)とするものである。本実施形態では、上記と同様の工程により、第1、第2バンプ層の金属を変更し、また第2バンプ層の焼結温度を調整しつつバンプ形成、接合試験を行い、両バンプ層のヤング率比と接合性との関係を検討した。表3〜表7は、その結果を示す。
以上の各種金属の組み合わせにおいて、接合性を良好なものとするためには、第1、第2バンプ層の強度(ヤング率)の比が重要であり、いずれの金属を適用するにもヤング率比を0.1〜0.4の範囲内とすることが必要であることがわかる。また、金、銅、ニッケルのバルク体は、強度が相違することから、第1バンプ層をこれらの金属で構成するときには、第2バンプ層となる焼結体の焼結温度範囲を適宜調整することが好ましいといえる。
尚、上記フリップチップ法によるウェハー接合後、各バンプの接合状態(安定性)を確認するために、隣接するバンプ接合部間の導通を室温下で測定したところ、電気抵抗は1.5±0.1Ωであった。これに対する比較として、従来例として、バンプ全体を金メッキにより形成し、同様の評価を行った。バンプの形成は、本実施形態と同様の電解金メッキ液を用い、メッキ時間を調整してレジストの開孔全体にメッキ層を形成した。そして、本実施形態と同様にレジスト除去してバンプを形成したが、バンプ高さは20μm±2μmであった。
また、このメッキバンプを有するシリコンウェハーについて、本実施形態と同様の接合試験を行った。接合後、隣接するバンプ接合部間の導通を室温下で測定したが、全ての端子の導通を採ることができなかった。そして、導通が取れる箇所についても、電気抵抗は2.1±0.6Ωであった。本実施形態と比較例とを対比すると、比較例は明らかに導通安定性に劣ることがわかる。即ち、本実施形態では全ての端子で導通がとれた上に、抵抗値も低く、また、そのバラつきも小さい。このような相違は、比較例のメッキによるバンプを備える基板では、バンプ高さのバラつきにより各バンプの接合状態が不均一であることによるものと考えられる。そして、これを解消するためには、接合時の圧力を高くすることも考えられるが、それでは基板に対する影響が懸念される。よって、この対比から、本発明は、従来技術にとっては不十分である低圧での接合が可能であることがわかった。
本発明に係る二重構造のバンプは、フリップチップ法による接合の際、バンプ高さのバラつきによる問題を解消し得るものである。本発明を用いた基板の実装方法は、高集積化が望まれる各種の半導体回路の製造に好適である。

Claims (9)

  1. 基板上に所定パターンで形成され、導電性金属からなるバンプであって、
    基板上に形成され、金、銅、ニッケルのいずれかである第1の導電性金属のバルク体からなる第1バンプ層と、前記第1バンプ層上に形成され、金、銀のいずれかである第2の導電性金属の粉末の焼結体からなる第2バンプ層と、からなる2層構造を有し、
    前記第1バンプ層を構成するバルク体は、メッキ法、スパッタリング法、CVD法のいずれかにより形成されるものであり、
    前記第2バンプ層を構成する焼結体は、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmである第2の導電性金属からなる金属粉末を焼結して形成されたものであり、
    前記第2バンプ層のヤング率が、前記第1バンプ層のヤング率の0.1〜0.4倍である、バンプ。
  2. 第1バンプ層のバンプ全体に対する高さ比は、0.1〜0.9である請求項1記載のバンプ。
  3. 第1の導電性金属と第2の導電性金属とが異なる種類の金属であり、第1バンプ層と第2バンプ層との間に、密着性向上のためのバルク状の中間層を少なくとも1層備える請求項1または請求項2記載のバンプ。
  4. 中間層は、少なくとも第2バンプ層との接触面が第2の導電性金属と同じ導電性金属からなる請求項3記載のバンプ。
  5. 請求項1〜請求項4のいずれかに記載のバンプの製造方法であって、
    基板上に、メッキ法、スパッタリング法、CVD法のいずれかにより第1バンプ層を形成する工程、
    前記第1バンプ層上に、純度が99.9重量%以上であり、平均粒径が0.005μm〜1.0μmである第2の導電性金属の粉末を含む金属ペーストを塗布し、前記金属ペーストを乾燥させた後、焼結温度を70〜320℃として加熱焼結して第2バンプ層を形成する工程、
    を含む方法。
  6. 第1バンプ層の形成後、中間層を形成する工程を少なくとも1回含む請求項5記載のバンプの製造方法。
  7. 請求項1〜請求項4のいずれかに記載のバンプが形成された基板を用いて、フリップチップ法により前記基板を対向基板に実装する方法であって、少なくとも第2バンプ層を加熱しながら前記基板の一方向又は双方向から加圧しバンプを接合する方法。
  8. 接合時の加熱温度を70〜300℃とする請求項7記載の方法。
  9. 更に、少なくとも第2バンプ層に超音波を印加して加圧する請求項7又は請求項8記載の方法。
JP2009053085A 2008-05-12 2009-03-06 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 Active JP5363839B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009053085A JP5363839B2 (ja) 2008-05-12 2009-03-06 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
PCT/JP2010/053615 WO2010101236A1 (ja) 2009-03-06 2010-03-05 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
KR1020117022980A KR101650219B1 (ko) 2009-03-06 2010-03-05 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법
EP10748829.8A EP2405474A4 (en) 2009-03-06 2010-03-05 BOSS, METHOD FOR FORMING BOSS AND METHOD FOR MOUNTING SUBSTRATE COMPRISING BOSS FORMED ON IT
US13/144,411 US8492894B2 (en) 2008-05-12 2010-03-05 Bump, method for forming the bump, and method for mounting substrate having the bump thereon
CN201080008016.7A CN102318052B (zh) 2009-03-06 2010-03-05 凸块及该凸块的形成方法以及形成有该凸块的基板的安装方法
US13/912,826 US8962471B2 (en) 2009-03-06 2013-06-07 Bump, method for forming the bump, and method for mounting substrate having the bump thereon

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008124143 2008-05-12
JP2008124143 2008-05-12
JP2009053085A JP5363839B2 (ja) 2008-05-12 2009-03-06 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法

Publications (2)

Publication Number Publication Date
JP2009302511A true JP2009302511A (ja) 2009-12-24
JP5363839B2 JP5363839B2 (ja) 2013-12-11

Family

ID=42710289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053085A Active JP5363839B2 (ja) 2008-05-12 2009-03-06 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法

Country Status (5)

Country Link
US (2) US8492894B2 (ja)
EP (1) EP2405474A4 (ja)
JP (1) JP5363839B2 (ja)
KR (1) KR101650219B1 (ja)
WO (1) WO2010101236A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114751A1 (ja) 2010-03-19 2011-09-22 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
WO2011114747A1 (ja) 2010-03-18 2011-09-22 古河電気工業株式会社 導電性ペースト、及び該ペーストから得られる導電接続部材
EP2405474A1 (en) * 2009-03-06 2012-01-11 Tanaka Kikinzoku Kogyo K.K. Bump, method for forming the bump, and method for mounting substrate having the bump formed thereon
KR101155092B1 (ko) * 2010-08-13 2012-06-13 한국광기술원 프로브 블록용 프로브 필름의 제조 방법
JP2013214557A (ja) * 2012-03-30 2013-10-17 Olympus Corp 電極形成体、配線基板、および半導体装置
JP2015018958A (ja) * 2013-07-11 2015-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 実装構造体および実装構造体製造方法
JP2015023045A (ja) * 2013-07-16 2015-02-02 日本特殊陶業株式会社 配線基板の製造方法
EP2744310A4 (en) * 2011-08-11 2015-06-17 Furukawa Electric Co Ltd WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR DEVICE
JP2016115846A (ja) * 2014-12-16 2016-06-23 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
JP2020017656A (ja) * 2018-07-26 2020-01-30 Dic株式会社 導電性ペーストを用いた導電性ピラーの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4859996B1 (ja) * 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
JP5202714B1 (ja) * 2011-11-18 2013-06-05 田中貴金属工業株式会社 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
WO2014125536A1 (ja) * 2013-02-14 2014-08-21 シャープ株式会社 半導体モジュールおよび半導体チップ実装方法
JP5718536B2 (ja) * 2013-02-22 2015-05-13 古河電気工業株式会社 接続構造体、及び半導体装置
US10020281B2 (en) * 2016-08-30 2018-07-10 International Business Machines Corporation Metal bonding pads for packaging applications
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
WO2022024484A1 (ja) * 2020-07-27 2022-02-03 ソニーセミコンダクタソリューションズ株式会社 電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191452A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH0722465A (ja) * 1993-06-22 1995-01-24 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2005136375A (ja) * 2003-10-09 2005-05-26 Hitachi Ltd 電子部品の実装方法,半導体モジュール及び半導体装置
JP2005216508A (ja) * 2004-01-27 2005-08-11 Tanaka Kikinzoku Kogyo Kk 金属ペーストおよび当該金属ペーストを用いた半導体ウェハーへのバンプの形成方法
JP2007184406A (ja) * 2006-01-06 2007-07-19 Tanaka Kikinzoku Kogyo Kk バンプの形成方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4147839B2 (ja) 2002-06-26 2008-09-10 ポリマテック株式会社 スライド式多方向入力キー
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US20050110161A1 (en) * 2003-10-07 2005-05-26 Hiroyuki Naito Method for mounting semiconductor chip and semiconductor chip-mounted board
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP4274013B2 (ja) * 2004-03-18 2009-06-03 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体
US7393771B2 (en) 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191452A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH0722465A (ja) * 1993-06-22 1995-01-24 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2005136375A (ja) * 2003-10-09 2005-05-26 Hitachi Ltd 電子部品の実装方法,半導体モジュール及び半導体装置
JP2005216508A (ja) * 2004-01-27 2005-08-11 Tanaka Kikinzoku Kogyo Kk 金属ペーストおよび当該金属ペーストを用いた半導体ウェハーへのバンプの形成方法
JP2007184406A (ja) * 2006-01-06 2007-07-19 Tanaka Kikinzoku Kogyo Kk バンプの形成方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2405474A4 (en) * 2009-03-06 2015-05-27 Tanaka Precious Metal Ind BOSS, METHOD FOR FORMING BOSS AND METHOD FOR MOUNTING SUBSTRATE COMPRISING BOSS FORMED ON IT
EP2405474A1 (en) * 2009-03-06 2012-01-11 Tanaka Kikinzoku Kogyo K.K. Bump, method for forming the bump, and method for mounting substrate having the bump formed thereon
WO2011114747A1 (ja) 2010-03-18 2011-09-22 古河電気工業株式会社 導電性ペースト、及び該ペーストから得られる導電接続部材
US10046418B2 (en) 2010-03-18 2018-08-14 Furukawa Electric Co., Ltd. Electrically conductive paste, and electrically conducive connection member produced using the paste
US10177079B2 (en) 2010-03-19 2019-01-08 Furukawa Electric Co., Ltd. Conductive connecting member and manufacturing method of same
WO2011114751A1 (ja) 2010-03-19 2011-09-22 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
KR101155092B1 (ko) * 2010-08-13 2012-06-13 한국광기술원 프로브 블록용 프로브 필름의 제조 방법
EP2744310A4 (en) * 2011-08-11 2015-06-17 Furukawa Electric Co Ltd WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR DEVICE
US9425135B2 (en) 2012-03-30 2016-08-23 Olympus Corporation Electrode body, wiring substrate, and semiconductor device
JP2013214557A (ja) * 2012-03-30 2013-10-17 Olympus Corp 電極形成体、配線基板、および半導体装置
JP2015018958A (ja) * 2013-07-11 2015-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 実装構造体および実装構造体製造方法
JP2015023045A (ja) * 2013-07-16 2015-02-02 日本特殊陶業株式会社 配線基板の製造方法
JP2016115846A (ja) * 2014-12-16 2016-06-23 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
US10332752B2 (en) 2015-05-27 2019-06-25 Olympus Corporation Substrate, semiconductor device, and manufacturing method of substrate
JP2020017656A (ja) * 2018-07-26 2020-01-30 Dic株式会社 導電性ペーストを用いた導電性ピラーの製造方法
JP7228086B2 (ja) 2018-07-26 2023-02-24 Dic株式会社 導電性ペーストを用いた導電性ピラーの製造方法

Also Published As

Publication number Publication date
WO2010101236A1 (ja) 2010-09-10
US20110272802A1 (en) 2011-11-10
CN102318052A (zh) 2012-01-11
US20140295619A1 (en) 2014-10-02
US8492894B2 (en) 2013-07-23
EP2405474A4 (en) 2015-05-27
JP5363839B2 (ja) 2013-12-11
KR101650219B1 (ko) 2016-08-30
EP2405474A1 (en) 2012-01-11
KR20110132428A (ko) 2011-12-07
US8962471B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
JP5363839B2 (ja) バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP4848674B2 (ja) 樹脂金属複合導電材料およびその製造方法
JP5202714B1 (ja) 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
JP4859996B1 (ja) 金属配線形成用の転写基板による金属配線の形成方法
JP5955300B2 (ja) 貫通電極を用いた多層基板の製造方法
US20220068518A1 (en) Method of manufacturing an electronic device and conductive paste for the same
US20190131029A1 (en) Conductive paste for bonding and manufacturing method of electric device using thereof
JP6849374B2 (ja) 接合用の導電性ペースト
TWI811895B (zh) 中介層基板及使用該中介層基板的裝置之製造方法
JP2010278193A (ja) 電子部品、それを用いた電子部品装置およびそれらの製造方法
JP2002009110A (ja) 半導体装置
JP2009130072A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130906

R150 Certificate of patent or registration of utility model

Ref document number: 5363839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250