JP4908019B2

JP4908019B2 - スイッチングレギュレータ

Info

Publication number: JP4908019B2
Application number: JP2006055909A
Authority: JP
Inventors: 光広田村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-03-02
Filing date: 2006-03-02
Publication date: 2012-04-04
Anticipated expiration: 2026-03-02
Also published as: JP2007236129A

Description

本発明は、出力電圧を安定化させるスイッチングレギュレータの制御技術に係り、特に、バースト動作状態から通常の発信動作（ＰＷＭ動作）状態への復帰を効率的に行うのに好適な技術に関するものである。

携帯電話やＰＨＳ(Personal Handyphone System)、ＰＤＡ(Personal Digital Assistants)、ノートパソコンなど様々な携帯用電子機器等においては、内部回路を駆動するために様々な電源電圧を必要としており、これらの様々な電源電圧はバッテリー電圧を用いて電源回路で生成している。

これらの携帯用電子機器等に対しては、小型軽量化および低コスト化が要望されている。そのため効率のよいスイッチングレギュレータを用いた電源回路が用いられ、これにより安定した様々な電源電圧を生成して、内部回路に安定した電源を供給している。

従来のスイッチングレギュレータの制御技術としては、例えば、特許技術１〜３に記載のものがある。特許文献１においては、スイッチングレギュレータにおけるＰＷＭ（Puise Width Modulation）動作の基本的な説明と、軽負荷時における当該スイッチングレギュレータの効率を上げるための技術が記載されている。

ＰＷＭ回路は、スイッチングレギュレータの出力電圧を安定させるために、スイッチング素子のオン・オフ（ＯＮ／ＯＦＦ）をコントロールするロジック信号のパルス幅を変化させるものであり、出力電圧を高くする場合にはスイッチング素子のＯＮ期間を長くし、出力電圧を低くする場合には、スイッチング素子のＯＮ期間を短くするよう動作する。

特許文献１の技術では、図２に示すように、基準電圧回路２１０の基準電圧Ｖｒｅｆと、スイッチングレギュレータの出力電圧Ｖｏｕｔを分圧するブリーダ抵抗Ｒ２１１，２１２の接続点の電圧Ｖａとの差電圧を増幅するエラーアンプ（差動増幅器）２１３を設け、「Ｖｒｅｆ＞Ｖａ」ならば、このエラーアンプ２１３の出力電圧（Ｖｅｒｒ）が高くなり、逆にＶｒｅｆ＜Ｖａならば、Ｖｅｒｒは低くなるようにする。

そして、ＰＷＭコンパレータ（差動増幅器）２１５において、発振回路２１４の出力（例えば三角波）と、エラーアンプ２１３の出力（Ｖｅｒｒ）とを比較して信号を出す構成とし、出力電圧Ｖｏｕｔの変化に応じてエラーアンプ２１３の出力Ｖｅｒｒが上下することで、ＰＷＭコンパレータ２１５の出力のパルスの幅がコントロールされ、スイッチングレギュレータは、このパルス幅の時間のみ、スイッチ素子をＯＮまたは、ＯＦＦに制御する。

また、特許文献１においては、図３に示すように、エラーアンプ２１３の出力電圧（Ｖｅｒｒ）と基準電圧回路２１１０の基準電圧（Ｖｒｅｆ２）とを比較して信号を出力するコンパレータ２１１５を設けて、出力電圧（Ｖｅｒｒ）が基準電圧（Ｖｒｅｆ２）以下であるときは発振回路２１１４の発振周波数を下げ、スイッチング周波数を下げることで、軽負荷時の効率を改善する技術が記載されている。

また、特許文献２においては、上記特許文献１に記載の技術における問題点（大幅に周波数を変化させた場合、切り替え時に数十倍ものオン時間になるため、リップル電圧が増大してしまう）を解決するための技術、すなわち、電流制御型のＰＷＭコントローラと、矩形波を発信する発信回路とを用いることにより、周波数切り替え時のスイッチ素子のＯＮ時間の変化を少なくする技術が記載されている。

また、特許文献３においては、短絡に至る過電流の場合と、短絡には至らない過電流の場合を区別し、それぞれに最適な保護を行う過電流保護機能を有するスイッチングレギュレータに関しての技術が記載されている。

すなわち、短絡に至らない過電流の場合にドライバトランジスタ（スイッチ素子）をオフにして保護し、また、短絡には至らないノイズなどの一時的（瞬間的、突発的）な過電流の場合に対処するためにドライバトランジスタを周期的に回復させ、さらに、短絡に至る過電流の場合に、ドライバトランジスタをそれ以降継続的にオフにして保護する（システムダウン）ために、スイッチ素子（Ｐｃｈドライバトランジスタ）がＯＮの時動作し、発振出力Ｌｘのハイレベル時の電圧と過電流検出用基準電圧および短絡検出用基準電圧を比較する第１，第２のコンパレータ回路と、第１，第２のコンパレータ回路の出力を保持する第１，第２のラッチ回路と、第１，第２のラッチ回路の出力に基づいて、ＰＷＭコントローラからのＰＷＭ信号をＰｃｈドライバトランジスタ（スイッチ素子）のゲート電極に伝達するか否かを制御する出力制御回路を設ける技術が記載されている。

一般に、このようなスイッチングレギュレータにおいては、携帯用電子機器の待機時などの軽負荷時における消費電力の低減を目的として、例えば、非特許文献１に記載の「バーストモード（商標）」や非特許文献２に記載の「オートバーストスタンバイ」等と呼ばれる機能（「バースト動作」）が設けられている。

バーストモード（商標）では、軽負荷時に、基準電源と誤差アンプ（エラーアンプ）を除いた全ての内部回路を停止させ、また、オートバーストスタンバイでは、軽負荷時に、ＰＷＭコントローラ自体の発振動作は停止して、スイッチ素子を間欠起動することで、消費電力を低減させる。

このように、バースト動作状態では、軽負荷になるとＰＷＭコントローラへの入力信号のレベルが下がり、この値が一定レベル以下になると、ＰＷＭコントローラ自体の発振動作は停止して、消費電力を低減させる。

このようなバースト動作状態において、重負荷になると、エラーアンプを介してのＰＷＭコントローラへの入力信号のレベルが上がり、ある一定レベル以上になると、ＰＷＭコントローラ自体の発振動作が開始され、通常の発振動作状態（「ＰＷＭモード」）に戻る。このような動作により、軽負荷時の効率を高めることができる。

しかし、このように、バースト動作状態において急峻な負荷が加わった場合、エラーアンプを介してのＰＷＭコントローラへの入力信号のレベルがある一定レベル以上になるまでスイッチング素子の間欠動作状態が続いており、その期間、出力が下がり続けるという欠点を抱えている。このような、バースト動作時に急峻な負荷が加わった場合の問題点に対しては、上記特許文献１〜３および上記非特許文献１，２を含む従来技術では、対処することができない。

特開平１１−１５５２８１号公報特開２００５−２６１０６０号公報特開２００２−１７１７４９号公報リニアテクノロジー株式会社「ＤＥＳＩＧＮＮＯＴＥＳ１２８」、［online］、[平成１８年２月２２日検索]、インターネット＜ＵＲＬ：http://www.linear-tech.co.jp/pc/downloadDocument.do?navId=H0,C1,C1003,C1042,C1031,C1060,P1522,D7373＞サンケン電気株式会社製品カタログ「スイッチング電源用ＩＳＴＲ−Ａ６２００シリーズ」、［online］、［平成１８年２月２２日検索］、インターネット＜ＵＲＬ：http://www.sanken-ele.co.jp/news/contents/20050324.htm＞

解決しようとする問題点は、従来の技術では、バースト動作時に急峻な負荷が加わった場合におけるスイッチングレギュレータの出力電圧の降下を回避することができない点である。

本発明の目的は、これら従来技術の課題を解決し、スイッチングレギュレータの負荷過渡応答を向上させることである。

請求項１の発明は、出力電圧を分圧した出力分圧と基準電圧との差に応じたパルス幅の出力信号を所定の発信周波数の周期で出力するＰＷＭコントローラを備え、このＰＷＭコントローラは、前記出力電圧が所定値以下に低下した場合、前記発信周波数の発信を停止してバースト動作するスイッチングレギュレータであって、
バースト動作中の負荷電圧を検知する検知回路と、
該検知回路が検知した負荷電圧に基づいて停止している前記ＰＷＭコントローラの発信を強制起動させる起動回路とを備え、
前記検知回路は、前記出力分圧をレギュレートする第１の回路と、該第１の回路でレギュレートした電圧からＡＣ成分信号を生成する第２の回路とを有し、
前記起動回路は、第２の回路で生成したＡＣ成分信号の差分値が予め設定された閾値を越えると、前記ＰＷＭコントローラの発信を起動させる第３の回路を有することを特徴とする。

本発明によれば、バースト動作中に急峻な負荷が加わったとき直ちにＰＷＭモード動作を開始させることができるので、スイッチングレギュレータの負荷過渡応答を向上させることが可能である。

以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係るスイッチングレギュレータの構成例を示す回路図であって、このスイッチングレギュレータは、基準電圧１、ＰＷＭコントローラ２、出力制御回路３、制御回路４、差動増幅器（図中「ＥＡ」と記載）５、差動増幅器（図中「ＡＭＰ」と記載）６、ＰチャネルＭＯＳトランジスタ（図中「Ｐｃｈドライバ」と記載）ＴＲ１、コイルＬ、容量（コンデンサ）Ｃ７、抵抗Ｒ５，Ｒ６により構成されている。

ＰチャネルＭＯＳトランジスタＴＲ１とコイルＬおよび容量Ｃ７は、スイッチングレギュレータの基本的な構成要素であり、ソースが電源Ｖｄｄに接続されたスイッチ素子としてのＰチャネルＭＯＳトランジスタＴＲ１は、ゲートに入力されたロジックコントロール信号に応じてオン・オフしてスイッチング波形の信号（発振出力Ｌｘ）を出力し、コイルＬおよび容量Ｃ７は、ＰチャネルＭＯＳトランジスタＴＲ１の発振出力Ｌｘを平滑化し直流電圧（出力電圧Ｖout）として出力する。

また、基準電圧１とＰＷＭコントローラ２、差動増幅器５および抵抗Ｒ５，Ｒ６は、ＰチャネルＭＯＳトランジスタＴＲ１のゲートに入力するロジックコントロール信号を、出力電圧Ｖｏｕｔの変化に応じて制御し、スイッチングレギュレータの動作を安定させるために設けられた一般的な構成要素である。

すなわち、抵抗Ｒ５，Ｒ６は出力電圧Ｖoutを分圧してＦＢ端子電圧Ｖaを生成し、差動増幅器（エラーアンプ）５は、抵抗Ｒ５，Ｒ６で生成されたＦＢ端子電圧Ｖaと基準電圧１との比較結果を出力（Ｖｅｒｒ）し、ＰＷＭコントローラ２は、図示していない発振器の出力（例えば三角波）と差動増幅器５の出力（Ｖｅｒｒ）を比較して、ＰチャネルＭＯＳトランジスタＴＲ１のゲートに入力するロジックコントロール信号のパルス幅を制御する。

ＰチャネルＭＯＳトランジスタＴＲ１は、ＰＷＭコントローラ２で制御されたパルス幅の時間のみオン（ＯＮ）またはオフ（ＯＦＦ）する。一般に、スイッチングレギュレータの場合、ＰチャネルＭＯＳトランジスタＴＲ１（スイッチ素子）をＯＮにする時間が長い方が、出力電圧Ｖｏｕｔに接続された負荷に電力を供給する能力が高くなる。

例えば、負荷が重くなり出力負荷電流値が大きくなると、スイッチングレギュレータの出力電圧Ｖｏｕｔが下がり、それを抵抗Ｒ５，Ｒ６で分圧したＦＢ端子電圧Ｖａも下がる。これによって差動増幅器５の出力Ｖｅｒｒは上がるので、結果として、ＰＷＭコントローラ２の出力信号のパルス幅が広がり、ＰチャネルＭＯＳトランジスタＴＲ１のオン（ＯＮ）時間が長くなって出力電圧Ｖｏｕｔを上げ、出力電圧Ｖｏｕｔを一定に保つ。

逆に、負荷が軽くなると出力負荷電流値が小さくなり、スイッチングレギュレータの出力電圧Ｖｏｕｔが上がり、抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａが上がる。これによって、差動増幅器５の出力Ｖｅｒｒは下がるので、結果として、ＰＷＭコントローラ２の出力信号のパルス幅が狭くなり、ＰチャネルＭＯＳトランジスタＴＲ１のオン（ＯＮ）時間が短くなって出力電圧Ｖｏｕｔを下げ、出力電圧Ｖｏｕｔを一定に保つ。

差動増幅器６は、上記特許文献１，２（特開平１１−１５５２８１号公報と特開２００５−２６１０６０号公報）において開示されているものであり、負荷が軽いときのスイッチングレギュレータの効率を向上させることを目的として設けられたものである。

すなわち、差動増幅器６は、基準電圧１の出力Ｖｒｅｆと差動増幅器５の出力電圧Ｖｅｒｒとを比較し差動増幅器５の出力電圧Ｖｅｒｒの変化に応じて、ＰＷＭコントローラ２に内蔵された発振器の周波数を変化させる。

具体的には、負荷が軽く、出力負荷電流値が小さい場合には、出力電圧Ｖｏｕｔおよび抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａが上がり、差動増幅器５の出力Ｖｅｒｒは下がる。

その結果、差動増幅器５の出力Ｖｅｒｒが基準電圧１の出力Ｖｒｅｆよりも下がった場合、差動増幅器６は、ＰＷＭコントローラ２に内蔵された発振器の発振周波数を下げる信号を出力し、ＰＷＭコントローラ２から出力するコントロール信号のパルス幅を増大させる。これにより、ＰチャネルＭＯＳトランジスタＴＲ１のＯＮ時間が長くなり出力電圧Ｖｏｕｔが上がる。

このように、軽い負荷の時に、広いパルス幅でＰチャネルＭＯＳトランジスタＴＲ１をＯＮするということは、リップル電圧が増大するというデメリットはあるが、スイッチングの回数が減少し、結果として、スイッチングのロスが減少し、軽負荷時の効率を向上させることができる。

尚、差動増幅器５の出力電圧Ｖｅｒｒがさらに下がると、パルスの幅は細くなるが、スイッチングの周波数は低いので、軽負荷時のスイッチング損失が減少し、効率は改善される。

このように、差動増幅器６を具備していない場合のスイッチングレギュレータでは、負荷が軽いときのスイッチング損失が増大し、効率が大幅に減少するが、差動増幅器６を具備したスイッチングレギュレータでは、負荷が軽いとき、スイッチングの回数を減らすことで、効率をあげることができる。

一方、差動増幅器５の出力電圧Ｖｅｒｒが、基準電圧１の出力電圧Ｖｒｅｆよりも大きいような負荷の場合は、差動増幅器６は機能せず、ＰＷＭコントローラ２に内蔵された発振器の発振周波数は通常のままでの動作をするので、効率およびリップルに変化はない。

尚、基準電圧１の出力電圧Ｖｒｅｆの電圧値を調整することで、差動増幅器６が発振周波数を切り換えるときの差動増幅器５の出力電圧値（Ｖｅｒｒ）を調整できるので、ＰＷＭコントローラ２に内蔵された発振器の発振周波数を切り換えるときのスイッチングレギュレータの出力負荷電流値を任意に調整できる。

出力制御回路３は、ＰＷＭコントローラ２から出力されたロジックコントロール信号（パルス）の、ＰチャネルＭＯＳトランジスタＴＲ１のゲートへの入力を制御するものであり、例えば、上述の特許文献３（特開２００２−１７１７４９号公報）に記載のように、発振出力Ｌｘのハイレベル時の電圧と、図示していない過電流検出用の基準電圧および短絡検出用の基準電圧を比較した結果に応じて、ＰＷＭコントローラ２からの出力をＰチャネルＭＯＳトランジスタＴＲ１のゲート電極に伝達するか否かを制御する。これにより、短絡に至る過電流の場合と、短絡には至らない過電流の場合を区別し、それぞれに最適な保護を行うことができる。

制御回路４は、本発明に係る回路であり、バースト動作中のスイッチングレギュレータに急峻な負荷が加わったときに、直ちにＰＷＭコントローラ２における発振を起動してＰＷＭモードに復帰させるものである。

すなわち、スイッチングレギュレータにおいては、軽負荷時の効率を高めるために、軽負荷時にはＰＷＭコントローラ２の発振動作は停止して、ＰチャネルＭＯＳトランジスタＴＲ１を間欠発振させる機能（「バースト動作」）を有している。具体的には、軽負荷になると上述したように差動増幅器５の出力電圧Ｖｅｒｒが下がり、この出力電圧Ｖｅｒｒがある一定レベル以下になると、ＰＷＭコントローラ２における発振動作を停止する。

このようなバースト動作状態において、重負荷になると差動増幅器５の出力電圧Ｖｅｒｒが上がり、この出力電圧Ｖｅｒｒがある一定レベル以上になると、ＰＷＭコントローラ２における発振動作が再開してＰＷＭモードとなる。

しかし、軽負荷時（バースト動作時）に急峻な負荷が加わったとき、差動増幅器５の出力電圧Ｖｅｒｒのレベルがある一定レベル以上になるまでＰＷＭコントローラ２における発振器が停止している。その結果、差動増幅器５の出力電圧Ｖｅｒｒのレベルがある一定レベル以上になるまでの期間、出力電圧Ｖｏｕｔが下がり続ける。

制御回路４は、このように、バースト動作時のスイッチングレギュレータに急峻な負荷が加わったときに、直ちにＰＷＭコントローラ２における発振器を復帰させ、すなわち、バースト動作からＰＷＭモードに切り替え、負荷過渡応答を向上させる。以下、その構成と動作を説明する。

本例の制御回路４は、差動増幅器（図中「ＡＭＰ」と記載）７，８と、ＰチャネルＭＯＳトランジスタＴＲ２、抵抗Ｒ３，Ｒ４、容量（コンデンサ）Ｃ８を有している。

差動増幅器７と、ＰチャネルＭＯＳトランジスタＴＲ２および抵抗Ｒ３は、抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）をレギュレートする。

すなわち、差動増幅器７のマイナス入力端子（−）には抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）が入力され、この差動増幅器７の出力はＰチャネルＭＯＳトランジスタＴＲ２のゲートに入力される。

このＰチャネルＭＯＳトランジスタＴＲ２の出力電流は、抵抗Ｒ３を介してグランドに流れ、抵抗Ｒ３とＰチャネルＭＯＳトランジスタＴＲ２間の接続点において電圧（＝Ｖａ）を出力する。

このようにして、ＦＢ端子電圧Ｖａ（信号９）をレギュレートすることにより、信号９へのノイズの影響を小さくすることができる。

抵抗Ｒ３には並列に、抵抗Ｒ４と容量Ｃ８が接続されており、さらに、この抵抗Ｒ４と容量Ｃ８の接続点が差動増幅器８のマイナス入力端子（−）に、抵抗Ｒ４の抵抗Ｒ３との接続点が差動増幅器８のプラス入力端子（＋）に接続されており、抵抗Ｒ４と容量Ｃ８による回路で生成されるＡＣ成分信号（信号１０，１１）が差動増幅器８に入力される回路構成となっている。

差動増幅器８は、入力した信号１０と信号１１に基づき、ＰＷＭコントローラ２を起動制御する機能を有する。すなわち、スイッチングレギュレータの出力側に急峻な負荷が加わった際の信号１０，１１の変化に応じて、ＰＷＭコントローラ２における発振器の発振動作を強制起動する。

以下、このように、バースト動作中に、スイッチングレギュレータの出力側（Ｖｏｕｔ）に急峻な負荷が加わった場合の動作を説明する。

バースト動作状態において、スイッチングレギュレータの出力側（Ｖｏｕｔ）に急峻な負荷が加わった場合、出力電圧Ｖｏｕｔおよび抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）は低くなり、差動増幅器７の出力ＶｓはＨ（ハイ）となり、ＰチャネルＭＯＳトランジスタＴＲ２がオン（ＯＮ）して、抵抗Ｒ３のラインと平行して、抵抗Ｒ４と容量Ｃ８のラインに電流が流れる。

このように、抵抗Ｒ４と容量Ｃ８のラインに電流が流れる結果、信号１０にＡＣ成分がのり、容量Ｃ８から抵抗Ｒ４に向けて電流が流れ、抵抗Ｒ４の両端に電圧が生じる。その差分電圧（信号１０，１１）が予め定められた閾値以上となると、差動増幅器８がＰＷＭコントローラ２に対して発振器を強制的に動作させる信号１２を出力し、ＰＷＭモード状態に切り替える。尚、差動増幅器８のオフセット量により、信号１０と信号１１の差分電圧の閾値が決定される。

逆に、スイッチングレギュレータの出力側（Ｖｏｕｔ）に急峻な負荷が加わらない場合、軽負荷状態であり、出力電圧Ｖｏｕｔおよび抵抗Ｒ５，Ｒ６で分圧されたＦＢ端子電圧Ｖａ（信号９）は高いままで、差動増幅器７の出力ＶｓはＬ（ロー）であり、ＰチャネルＭＯＳトランジスタＴＲ２はオフ（ＯＦＦ）状態で、抵抗Ｒ４と容量Ｃ８のそれぞれのラインには電流が流れない。

そのため、信号１０と信号１１の差分（電圧差）はゼロとなり、差動増幅器８は、ＰＷＭコントローラ２を強制的に発振動作させる信号１２を出力せず、ＰＷＭモードへの切り替えは行われず、バースト動作状態のままとなる。

以上、図１を用いて説明したように、本例のスイッチングレギュレータでは、ＰＷＭコントローラ２の動作制御に用いる出力電圧Ｖｏｕｔの分圧値であるＦＢ端子電圧Ｖａ（信号９）の変動に基づき、信号１０，１１の差分電圧を発生させることで、バースト動作中において、スイッチングレギュレータの出力側に急峻な負荷が加わったことを検知して、ＰＷＭコントローラ２の発振動作を強制起動し、強制的にＰＷＭモードを復帰させることができる。

特に、本例では、信号９（ＦＢ端子電圧Ｖａ）のＡＣ成分を、信号１０と信号１１の差分電圧として出力して、そのＡＣ成分（信号１０と信号１１の差分）の大きさが一定レベルより大きくなると、ＰＷＭコントローラ２の発信動作を強制的に起動させるので、バースト動作状態中に急峻な負荷が加わったとき、直ちに、ＰＷＭモード動作を開始させることができる。

また、本例では、信号９（ＦＢ端子電圧Ｖａ）を、差動増幅器７とＰチャネルＭＯＳトランジスタＴＲ２、抵抗Ｒ３によりレギュレートしており、信号９へのノイズの影響を小さくすることができる。

尚、本発明は、図１を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図１における構成から出力制御回路３および差動差動増幅器６を除いた構成としても良い。

本発明に係るスイッチングレギュレータの構成例を示す回路図である。従来のスイッチングレギュレータの第１の構成例を示す回路図である。従来のスイッチングレギュレータの第２の構成例を示す回路図である。

符号の説明

１：基準電圧、２：ＰＷＭコントローラ、３：出力制御回路、４：制御回路、５：差動増幅器（「ＥＡ」）、６〜８：差動増幅器（「ＡＭＰ」）、９〜１２：信号、Ｃ７，Ｃ８：容量（コンデンサ）、Ｌ：コイル、Ｒ３〜Ｒ６：抵抗、ＴＲ１，２：ＰチャネルＭＯＳトランジスタ（「Ｐｃｈドライバ」）、２１０：基準電圧回路、Ｒ２１１，２１２：ブリーダ抵抗、２１３：エラーアンプ、２１５：ＰＷＭコンパレータ、２１４：発振回路、２１１０：基準電圧回路、２１１５：コンパレータ、２１１４：発振回路。

Claims

出力電圧を分圧した出力分圧と基準電圧との差に応じたパルス幅の出力信号を所定の発信周波数の周期で出力するＰＷＭコントローラを備え、このＰＷＭコントローラは、前記出力電圧が所定値以下に低下した場合、前記発信周波数の発信を停止してバースト動作するスイッチングレギュレータであって、
バースト動作中の負荷電圧を検知する検知回路と、
該検知回路が検知した負荷電圧に基づいて停止している前記ＰＷＭコントローラの発信を強制起動させる起動回路とを備え、
前記検知回路は、前記出力分圧をレギュレートする第１の回路と、該第１の回路でレギュレートした電圧からＡＣ成分信号を生成する第２の回路とを有し、
前記起動回路は、第２の回路で生成したＡＣ成分信号の差分値が予め設定された閾値を越えると、前記ＰＷＭコントローラの発信を起動させる第３の回路を有することを特徴とするスイッチングレギュレータ。
請求項１のスイッチングレギュレータであって、
前記第１の回路は、第１の差動増幅器とＰチャンネルＭＯＳトランジスタと第１の抵抗とからなり、第１の差動増幅器のマイナス入力端子に前記出力分圧が入力され、第１の差動増幅器の出力は前記ＰチャンネルＭＯＳトランジスタのゲートに接続され、該ＰチャンネルＭＯＳトランジスタのソースは高電位側に接続され、ＰチャンネルＭＯＳトランジスタのドレインは第１の差動増幅器のプラス入力端子と第１の抵抗の一端に接続され、該第１の抵抗の他端は低電位側に接続されており、
前記第２の回路は、互いに直列接続された第２の抵抗と容量とからなり、第２の抵抗の一端はＰチャンネルＭＯＳトランジスタのドレインに接続され、その他端は前記容量を介して前記低電位側に接続されて、直列接続された第２の抵抗及び容量は第１の抵抗に並列接続され、
前記第３の回路は、マイナス入力端子が第２の抵抗と容量の接続点に接続され、プラス入力端子が第２の抵抗の他端に接続された第２の差動増幅器からなることを特徴とするスイッチングレギュレータ。