JP2009278103A - 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ - Google Patents

金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ Download PDF

Info

Publication number
JP2009278103A
JP2009278103A JP2009116937A JP2009116937A JP2009278103A JP 2009278103 A JP2009278103 A JP 2009278103A JP 2009116937 A JP2009116937 A JP 2009116937A JP 2009116937 A JP2009116937 A JP 2009116937A JP 2009278103 A JP2009278103 A JP 2009278103A
Authority
JP
Japan
Prior art keywords
metal layer
die
power device
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009116937A
Other languages
English (en)
Other versions
JP2009278103A5 (ja
Inventor
Anthony C Tsui
シー.ツイ アンソニー
Mohammad Eslamy
エスラミー モハンマド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GEM Services Inc USA
Original Assignee
GEM Services Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GEM Services Inc USA filed Critical GEM Services Inc USA
Publication of JP2009278103A publication Critical patent/JP2009278103A/ja
Publication of JP2009278103A5 publication Critical patent/JP2009278103A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】良好な熱伝導性を示すとともに、低コストで製造可能な金属層間に挟まれたダイを有することを特徴とする半導体装置用のフリップチップ型パッケージを提供する。
【解決手段】一方の金属層224は、ハンダボール接点を介してダイ202(例えば、ICパッドあるいはMOSFETのゲートまたはソースパッド)の第1の表面で種々のパッドに電気的かつ熱的に接続されるように構成されたリードフレームの部分を有する。他方の金属層226は、ダイ202の反対側と少なくとも熱的に接続される。本発明に係るパッケージの実施形態は、優れた放熱特性を示し、その上、ワイヤボンドにかかる費用を抑制している。本発明の実施形態は、特に、パワーデバイスのパッケージに適する。
【選択図】図2A

Description

本発明は、良好な熱伝導性を示すとともに、低コストで製造可能な金属層間に挟まれたダイを有することを特徴とする半導体装置用のフリップチップ型パッケージに関する。
図1は、パワーMOSFETダイを内蔵する従来のパッケージの概略平面図を示している。図1Aは、1A〜1A’線に沿って切断された図1のパッケージの概略断面図を示している。
特に、従来のパワーMOSFETパッケージ100は、上部表面を有するとともに、ゲートパッド104とソースパッド106を有することを特徴とするパワーMOSFETダイ102を有している。ゲートパッド104は、ボンディングワイヤ112を介して第1のリード110と電気的に接続され、ソースパッド106は、ボンディングワイヤ116を介して第2のリード114と電気的に接続される。
ダイ102の底部表面は、ドレインパッド108を備えることを特徴とする。ドレインパッド108は、電気伝導性接着材120を介して、基盤となるダイパッド118と電気的に接続される。この接着材120には熱伝導性もあるので、作動時にMOSFETダイによって発生する熱は、ダイパッドの下部表面で形成されるヒートシンク122を介して、パッケージの外に輸送される。前記ダイパッドと一体化された各リードを介して、熱エネルギーがパッケージの外に導かれる可能性もある。
図1乃至図1Aのパッケージは機能的である反面、いくつかの欠点を提供する可能性がある。1つは、ダイの各パッドまたは表面と各リードの間で、ワイヤボンディングをする必要があることである。具体的には、ボンドワイヤ材は一般に、金、つまり非常に高価な原料から作成されるので、このワイヤボンディングステップには費用がかかる。
また、ワイヤボンディングステップでは、ボンドワイヤを曲げて(歪ませて)、ダイと各リードの端部にある狭小な対象領域に、所定の力で高精度に取り付ける必要があるので、ワイヤボンディングステップを実行することは難しい。歪み状態でのワイヤの破損あるいはワイヤ端部を正確に接合できないことによって、欠陥が高められて、スループットが減少する可能性がある。このステップでのダイにワイヤを取り付ける力が、ダイを傷つける可能性もある。
さらに、ソースおよびゲートのボンドワイヤ接続は、パッケージが熱エネルギーを放散させる能力を制限する。特に、ボンドワイヤが少量であれば、パッケージ外に熱を輸送するための熱伝導物質は少量しか提供されない。
最後に、ボンドワイヤによって提供される横断面は比較的小さいので、ダイと各リード間に低抵抗の接触が確立されることを妨げる可能性がある。低抵抗の接触を確立するための従来の試みは、大抵、より多くのボンドワイヤを用いることに帰着するので、上述のコストの問題を悪化させることになる。さらに、ダイ表面で低抵抗の接触を確立するために、複数のボンドワイヤステッチを使用すれば、複数の取り付けステップが必要となるので、ダイを損傷する危険を再度引き起こす可能性がある。
長いボンドワイヤ、多数のボンドワイヤをダイへの電気接続部として使用することによって、他のデメリットが生じる可能性がある。例えば、ボンドワイヤは、MOSFETのスイッチング動作を妨げる可能性がある、より大きなインダクタンスを提供するかもしれない。また、ボンドワイヤは、非制御の外部インダクタンスまたはインピーダンスをパワーICに付加することもできるが、それを補償する内部の集積回路が必要となるであろう。
したがって、本技術分野では、良好な熱伝導性を示すとともに、低コストでの製造が可能な、改良されたパッケージ設計が要求される。
本発明に係る実施形態は、金属層の間に挟まれたフリップチップダイを特徴とする半導体装置用パッケージに関する。一方の金属層は、ハンダ接点を介してダイ(例えば、ICパッドあるいはMOSFETのゲートまたはソースパッド)の第1の表面で種々のパッドと電気的かつ熱的に接続されるように構成されたリードフレームの各部分を有する。他方の金属層は、ダイの反対側と少なくとも熱的に接続される。本発明に係るパッケージの実施形態は、優れた放熱特性を示し、その上、ワイヤボンディングにかかる費用を抑える。
本発明のこれらの実施形態および他の実施形態は、その特徴およびいくつかの潜在的メリットと同様に、以下の文章と添付の図面と共に、より詳細に記述される。
従来のパワーMOSFETパッケージの概略平面図である。 図1の1A−1A’線に沿って切断された従来のパッケージの概略断面図である。 本発明の実施形態に係るパッケージの概略平面図である。 図2の2A−2A’線に沿って切断されたパッケージの実施形態の概略断面図である。 本発明に係るパッケージの代替的な実施形態の概略断面図である。 本発明に係るパッケージの別の代替的な実施形態の概略断面図である。 本発明に係るパッケージのさらに別の代替的な実施形態の概略断面図である。 本発明に係るパッケージのさらに別の代替的な実施形態の概略断面図である。 本発明の実施形態に係るリードフレームの実施形態の平面図である。 本発明の実施形態に係るリードフレームの実施形態の断面図である。 本発明の実施形態に係るリードフレームの代替的な実施形態の平面図である。 図2FAの2F−2F’線に沿って切断されたリードフレームの断面図である。 本発明の実施形態に係るリードフレームの代替的な平面図である。 図2GAの2G−2G’線に沿って切断されたリードフレームの断面図である。 本発明の実施形態に係るリードフレームの実施形態の概略平面図である。 本発明の実施形態に係るリードフレームの代替的な実施形態の平面図である。 図2IAの2I−2I’線に沿って切断されたリードフレームの断面図である。 本発明に係るリードフレームの実施形態の概略平面図である。 本発明に係るリードフレームの実施形態の概略平面図である。 本発明の実施形態に係るリードフレームの代替的な実施形態の平面図である。 図2LAの実施形態に係るリードフレームの断面図である。 本発明の実施形態に係るリードフレームの概略平面図である。 本発明の実施形態に係るリードフレームの概略平面図である。 本発明の実施形態に係るリードフレームの概略平面図である。 複数のダイを支持するように構成される本発明に係るリードフレームの代替的な実施形態の上部金属層の概略平面図である。 複数のダイを支持するように構成される本発明に係るリードフレームの代替的な実施形態の下部金属層の概略平面図である。 複数のダイを内蔵するように構成される本発明の実施形態に係るパッケージの実施形態の概略断面図である。 本発明の実施形態に係るリードフレーム内における複数のダイの配置の概略平面図である。 積層構成された多数のダイを特徴とする本発明に係るパッケージの実施形態の概略断面図である。 本発明に係るパッケージの代替的な実施形態の概略断面図である。 本発明に係るパッケージの代替的な実施形態の概略断面図である。
図2は、本発明に係るパッケージの実施形態の概略平面図である。図2Aは、断面線2A−2A’に沿って切り取られた図2のパッケージの概略断面図である。
パッケージ200は、上部表面にゲートパッド204とソードパッド206を備えることを特徴とするMOSFETダイ202を有する。MOSFETダイ202の底部表面は、ドレイン接点208を備えることを特徴としている。
ドレイン接点208は、電気伝導性と熱伝導性を有する接着材220を介して、基盤となる第1の金属層224と電気的に接続される。そのような電気伝導性と熱伝導性を有する材料の一例は、ハンダである。ある実施形態では、第1の金属層は、事前にバンプされたハンダボールが備えられてもよく、あるいは事前に成形されたハンダ付け可能な接触表面が備えられてもよい。
第1の金属層224の一体となった各突出部は、それぞれ電気接触用のリードをMOSFETのドレインに提供するために、ブラスチックパッケージ体の外部に延びている。パッケージ体によって露出された第1の金属層224の下側部分は、ヒートシンクとして使用されてもよい。
パッケージ200は、ダイを被覆する第2の金属層226を有する。第2の金属層226の第1の部分228は、ハンダ接続部230を介して、ゲートパッド204と電気的に接続される。第2の金属層226の第2の部分232は、複数のハンダ接続部234を介して、ソースパッド206と電気的に接続される。金属層226の上部部分228および232は、順に配設されて、プラスチックパッケージ体の外部に延びて、ゲートおよびソースに接続するリードとして使用される。この形成工程では、第1の金属層224の高さに適合させるために、第2の金属層226の部分228と232の垂直方向の高さを変えてもよい。ある特定の実施形態では、第2の金属層の形状は、曲げによって形成されてもよい。他の実施形態では、第2の金属層は、事前に成形された形状で提供されてもよい。
図2〜図2Aのパッケージ構造は、従来のパッケージ構造を超える多くの利点を提供できる。1つの利点は、製造の間、ワイヤボンディングを必要としないことである。その代わりに、ダイと第2の金属層の間の接触は、曲げと金属ボンドワイヤを正確に整合することを必要としないハンダ接点によって行われる。ワイヤボンディングに代えてそのようなハンダ接点を使用することにより、欠陥の発生が減少するので、パッケージを製造する総コストは減少する。
本発明の実施形態によれば、好適な電気的性能を提供することもできる。例えば、各ボンドワイヤに関連する各金属層でのインダクタンスを減少すれば、インダクタンスが減少するので、スイッチング速度をより速くできる。細長いボンドワイヤに代えて金属層を用いるので、パッケージに内蔵されたダイへの接触抵抗が、好適に減少される。
図2〜図2Aで示されるパッケージの実施形態によって提供可能な別の利点は、熱を放散させる能力が向上することである。特に、下部金属層は、ダイのドレイン接点と熱的に接続されるので、各リードを介してパッケージの外に熱を伝導できる。そして、ある実施形態では、下部金属層の一部は、パッケージの外部で露出されているので、周辺の環境に対するヒートシンクとして使用される。
さらに、上部金属層は、ハンダ接続部を介して、ダイの大部分の領域、特に、ダイの上部表面にあるソースパッドと十分に熱的に接触する。このダイの大部分に接触する領域は、各リードを介して、パッケージから離れたダイから周辺の環境への熱の流れをさらに高める。そして、ある実施形態では、上部金属層の一部は、パッケージの外部に露出されているので、周辺の環境に対するヒートシンクとして使用される。
図2〜図2Aに示す実施形態は、ハンダボールを使用して、ダイの片側だけと電気的に接続することを示しているが、このことは本発明にとって必須のものではない。他の実施形態によれば、ハンダボールを使用して、ダイの両側で接点と電気的に接続することもできる。
そして、図2〜図2Aに示す実施形態は、ドレインと接触する下部金属層およびハンダ接続を介してゲート/ソースと接触する上部金属層を示しているが、このことは本発明にとって必須のものではない。これに替えて、ダイのソースおよびゲートと接触する下部金属層を有することを特徴とするとともに、ドレインと接触する上部金属層を有することを特徴としてもよい。そのような実施形態は、図2Bの概略断面図で示されている。さらに、両金属層によって、望ましい高熱伝導特性と信頼性および製造コストの低下がもたらされる。
さらに、図2Cは、本発明に係るパッケージの別の実施形態の概略断面図を示している。この特定の実施形態では、下部金属層は、上部金属層の一部と接触するように、上向きに曲げられており、上部金属層自体は、パッケージ体から外に延びるように、下向きに曲がっている。図2Cの実施形態によれば、第1の金属層の上向きに突出した部分が、パッケージのプラスチック体中に確実に埋設されて、そこに留まるという利点が示される。さらに、図2Cの構造は、正方形または長方形の外形を有するヒートシンクを示している。このようなパッケージの底部に露出する下部金属層の一体化された部分は、パッケージの側面まで延び続けることはない。
プラスチックのパッケージ体中でダイを封止することに加えて、図2Cのパッケージは、露出されたリードを打ち抜くことによって、周りの材料から個片化される。このようにリードのパッケージ体から外に延びる部分は、テストに供される。この実施形態に代えて、リードの露出部分をパッケージの表面とともに取り除くソーイング工程によって、パッケージを周りの材料から個片化することもできる。
図2Dは、本発明に係るパッケージのさらに別の実施形態の概略断面図を示している。この特定の実施形態では、第1および第2の金属層が、パッケージの厚さの中間点から突出するように構成される。そのような構成によって、パッケージは実用上十分な柔軟性を備えるので、その柔軟性によって、リードの突出部は、パッケージが最終的に設置される環境の要求に応じて、いずれかの方向(上方または下方)および種々の形態(J型、ガルウイング型、逆ガルウイング型)に曲げることができる。
図2DAは、本発明に係るパッケージのさらに別の実施形態の概略断面図を示している。この実施形態は、パッケージの頂部に配置されたヒートシンクに向けて上方に突出したガルウイング型リードをなすリードを示している。
図2E〜図2EAは、本発明に係るパッケージの別の実施形態の概略平面図および断面図を、それぞれ示している。図2E〜図2EAのパッケージは、パッケージの一方の側だけからリードが突出している。第1の突出リードは、パッケージの中間厚さに置かれた下部金属層の一部から形成され、その下部金属層は、ハンダ接点を介してダイのソースパッドと接触している。第2の突出リードも、下部金属層の一部から形成され、その下部金属層は、ハンダ接点を介してダイのゲートパッドと接触している。第3の突出リードは、上部金属層の一部から形成され、その上部金属層は下方向に曲げられてから、パッケージの中間厚さにおいて、パッケージ体の外部に突出する。また、この上部金属層は、ダイのドレインパッドと接触する。図2Eで示されるように、上部金属層は、パッケージ体のプラスチック封止材の侵入を可能にする開孔部を有していてもよく、それによって、パッケージ内での上部金属層の機械的噛み合いが助長される。
これまでに記載された実施形態は、3つの端子(ゲート、ソース、ドレイン)を有するMOSFET装置を内蔵するパッケージに関するものである。もっとも、本発明は、この種のダイを内蔵することに限定されない。本発明に係るパッケージの代わりの実施形態は、より少数あるいは多数の端子を有するダイを内蔵するように構成されてもよい。
例えば、図2FA〜図2FBは、本発明の実施形態に係る平面2端子素子(例えば、ダイオード)用のリードフレームの平面図および2F−2F’線に沿った断面図を示している。リードフレームは、ダイの裏面だけと熱的に接続される下部金属層を有している。上部金属層の2つの部分は、ダイの上部側で各接点と電気的に接続される。
同様に、図2GA〜図2GBは、本発明の実施形態に係る水平方向の2端子素子(例えば、ダイオード)用のリードフレームの平面図および2G−2G’線に沿った断面図を示している。リードフレームは、ダイの裏面側で接点と電気的に接続される下部金属層とダイの表面側で接点と電気的に接続される上部金属層を有する。
図2Hは、デュアル素子用パッケージ用のリードフレームの平面図を示しているが、このリードフレームは、3つの端子を有しており、そのうちの2つは素子の同一部分に接続されている。特に、下部金属層は、裏面側接点と電気的に接続されており、上部金属層は、それぞれ表面側接点と電気的に接続される2つの部分に別れる。図2Hで示される特定のパッケージは、TO220/247/251型パッケージであり、支持構造にパッケージを固定するネジを収容するタグ孔を備えることを特徴とする。TO263/252型パッケージを含む他の実施形態では、曲げられたり、あるいは、ドレインのヒートシンクと同一平面をなすように事前に成形されたプラスチック体に外部リードを備える。
いま述べたパッケージとリードフレームの実施形態は、単一のダイとして設計されているが、このことは本発明にとって必須のものではない。本発明に係る実施形態ではこれに代えて、複数のダイを内蔵するように構成されてもよい。
例えば、図2IA〜図2IBは、本発明に係るリードフレームの実施形態の概略平面図および2I−2I’線に沿った断面図を示しており、2つのデュアルダイを内蔵するように構成される。この特定の実施形態では、2つのダイは、共通の裏面側接点用の同一の端子を共有するとともに、そのダイの表面側に別の端子と接点を備える。
図2Jは、本発明に係るリードフレームの実施形態の概略平面図を示しており、2つのMOSFETダイを内蔵するように構成されている。この特定の実施形態では、2つのMOSFETダイは、共通の裏面側接点(ドレイン)用の同一の端子を共有するとともに、そのダイの表面側にソース用およびゲート用の端子と接点を備える。
図2Jの実施形態は、ソース、ドレインおよびゲート接点のそれぞれについて、単一の端子を有する構成を示しているが、このことは本発明にとって必須のものではない。図2Kは、ソース(S)およびドレイン(D)用の複数の端子を有するMOSFETダイ用のリードフレームの概略平面図を示している。
同様に、図2LA〜図2LBは、互いに独立したドレインを有する2つのMOSFETダイのそれぞれについて、複数のソース端子を有するリードフレームについての概略平面および断面図を示している。これらのドレインと接触するリードフレーム部分は、成形ステップ後に(例えば、パンチングよって)切断されるタイバー構造により共に固定される。図2Mは、2つの端子(D1,D2)に接触する1個の共通ドレイン接点および、それぞれのダイに対して複数のソース端子を備えて、2つのダイを支持するリードフレームの単純化された平面図を示す。
同様に、図2Nは、複数のソース端子と、それぞれクリップ接続される複数のドレイン端子を備えるとともに、さらに個片化の間および成形後に、周囲の金属マトリックスから切断されるタイバー接続されることを特徴とするリードフレームの別の実施形態の平面図を示している。図2Oは、一団となったドレイン端子の対をそれぞれに備える複数のMOSFETダイを内蔵するとともに、タイバーを含むリードフレームの別の実施形態の概略平面図を示している。
前述の実施形態は、同一の種類のダイを内蔵して構成されるリードフレームとパッケージに関するものであるが、このことは本発明にとって必須のものではない。これに代えて、異なるダイの種類、例えば、MOSFETと集積回路(IC)を内蔵するように構成されてもよい。
例えば、図3A〜図3Bは、本発明の別の実施形態に係るリードフレーム300の平面図を示している。図3Aは、上部金属層302および3つのパッケージダイ304、306および308の平面図を示している。一方、図3Bは、下部金属層310およびパッケージダイ304、306、308の平面図を示している。図3Cは、概略断面図を示している。
リードフレームの上部金属層302は、内蔵されたダイの上部表面の種々のパッドに接触するリードを有することを特徴とする。例えば、ダイ304は、その上部表面に多くの接点を有するICダイを示している。そのため、リードフレームの上部金属層302は、ダイとの間で必要な電気的かつ熱的な接続を提供するハンダ接点312を介して、これらのパッド上に広がる複数のリード(5番〜17番)を有する。
さらに、リードフレームの上部金属層302のリードは、特定の大きさのICダイと接触するものに限定されない。そのため、図3Aに示すように、これらのリードは、より大きなフットプリントを占めるICダイを収容するように、2組のハンダ接点を有する。
対照的に、ダイ306および308は、それぞれの頂部表面にゲートパッドと、それより大きなソースパッドだけを有するMOSFETである。したがって、上部金属層は、各MOSFETダイに対する2つの独立した部分のみを有し、前記部分は、それぞれゲート/ソースパッド上に広がり、ハンダ接点312を介して、それぞれと熱的かつ電気的に接続される。特に、上部金属部分330は、MOSFETダイ306のゲートパッド(4番のリード)と接触しており、大型上部金属部分332は、ダイ306のソースパッド(33〜36番のリード)と接触している。
必須ではないが、この特定の実施形態では、大型上部金属部分332は、開孔部333のパターンによって規定される格子様構造を有する。これらの開孔部は、パッケージ内部での温熱環境の変化に対応する収縮と膨張に起因する大型金属部分での熱歪みを低減する。
図3Aの実施形態の開孔部は正方形であるが、このことは本発明にとって必須のことではない。これに代えて、特定の用途に応じて、円形や多角形、それ以外の形状を含む他の形状の開孔部を有することを特徴とする金属層を備えることを特徴とすることもできる。
同様に、上部金属層の大型部分340は、MOSFETダイ308のソースパッド(21〜27番のリード)との熱的かつ電気的な接触が可能になっている。図3A〜図3Bに示す実施形態では、上部金属層の同一(幅広)部分(17番のリードに対応する)は、ICとMOSFETダイ308のゲートパッドの双方との共通の接点を有する。
上部金属層302は、孤立したリード(18〜20番および32番)および一団となったリード(1〜3番および28〜31番)を有すること特徴とする。特に以下で記載されるように、リード1〜3、28〜31および32は、下部金属層を介して、MOSFETダイの下面で、ドレインパッドと電気的に接続される。
図3Cの断面図で示されるように、リードフレーム300の上部金属層から延びるリードは、パッケージ体から露出する前に下方向に曲げられて、最終的にパッケージ層の底部から突出する。もっとも、このことは本発明にとって必須のものではない。他の実施形態では、上部金属層は、前に図2Dを引用して示したように、いずれかの方向に曲げられて、パッケージの側部の上部において露出することもできる。
図3Bに示される下部金属層348の構成は、上部金属層よりも簡単である。ある実施形態では、ICダイ304の基盤となる下部金属層の部分350は、ICダイとは全く電気的に接続されていない。したがって、部分350は、いかなるリードとも接触していない。ただ、ヒートシンクを提供するために、パッケージの底部で露出されているだけである。接地されるとともにピンに接続されるICを要する実施形態では、この例の場合、電気的な接続は、部分350を図3Aのピン5に接続することによって得られる。
2またはさらに多数のダイの間での接続を要する実施形態では、接続は、適切にパターン化されるとともに、連続するピンに2つ(または複数)のボール接点位置を有することによって提供される。図3Aのピン17は、そのような一例であり、ICとMOSFETのゲートを接続している。
下部金属層の部分352は、MOSFETダイ306の下面でドレインパッドと電気的かつ熱的に接続される。領域352aは、上部金属層の一団となったピン1〜3および孤立したピン32と接触するように、上方向に湾曲しているので、MOSFETダイ306のドレインとの接触が得られる。下部金属層でのこのような上方向への湾曲は、プラスチックパッケージ体の封止材内の層の機械的噛み合いを提供するのに役立つ。下部金属部分352の下面は、また、パッケージの下面で露出されてヒートシンクとなる。
下部金属層の部分354は、MOSFETダイ308の下面でドレインパッドと電気的かつ熱的に接続される。部分354aは、上部金属層の一団となったピン28〜31およびピン18と接触するように、上方向に湾曲しているので、MOSFETダイ308のドレインとの接触が得られる。下部金属層でのこのような上方向への湾曲は、プラスチックパッケージ本体の封止材内の層の機械的噛み合いを提供するのに役立つ。下部金属部分354の下面は、また、パッケージの下面で露出されてヒートシンクとなる。
図3A〜図3Bのパッケージの特定の実施形態では、ピン18番は、実装とMOSFET308のドレインのヒートシンクへの電気的な接続をもたらすのに役立つ。この実施形態では、ピン19番および20番は接続ピンではないが、他の実施形態では、熱的かつ電気的な接続用の予備位置として使用することができる。
先述のリードフレームの実施形態は、いくつかの利点をもたらす。1つの利点は、構成と大きさの異なるダイを内蔵できる適合性を有することである。例えば、MOSFETダイは、格子様の下部金属部分の利用可能な領域の大部分を占有するように示されているが、このことは必須ではない。図3A〜図3Bに示されるリードフレームの実施形態は、上部金属部分の内部に適合する、より小さなフットプリントあるいは異なるフットプリントを占有するMOSFETダイを内蔵するように構成されてもよい。そのような実施形態では、ある特定の接点(例えば、ゲート)の位置を固定して、他の接点(例えば、ソース)の位置はダイの大きさや形状に応じて空間内で変えられるようにすることもできる。
本発明の実施形態に係るパッケージ体からピンとして突出するリードフレームの金属層の部分は、パッケージの内部で作用して、同一水平面上に実装される2または多数の別個のダイの間で、アプリケーションの要求に応じて、信号ルーティング機能を成しうる。例えば、図4は、一実施形態の概略図を示しており、ICダイ401およびMOSFETダイ402は、連続するピンを介してハンダボール接続と結合される。さらに、図4は、ある実施形態に従って、この連続するピン接続が部分400として延長された後、部分404まで達することができることを示しており、このことは、ICダイ402とMOSFETダイ406の接点の間に連続する信号ルーティングを提供する。ある実施形態では、部分404は、突出されたピン部分408として延びている。
これまでに示された実施形態は、同一の水平面に信号ルーティングで配置された複数のダイを内蔵するように構成されるパッケージとリードフレームを表しているが、このことは本発明にとって必須のものではない。これに代えて、本発明に係るパッケージとリードフレームの実施形態は、垂直方向に積層して配向される多数のダイや他の配向を有することを特徴としてもよい。
例えば、図5は、2つのフリップチップダイを内蔵して構成されるパッケージの実施形態の概略断面図を示している。第1のフリップチップダイ500は、リードフレームの上部金属層502の下面に支持されている。第2のフリップチップダイ504は、リードフレームの下部金属層506に支持されている。ダイ500と504の表面の接点は、ハンダボール508を介して、互いに電気的に接続されている。第1のダイ500の表面の他の接点は、中間金属層510と電気的に接触している。
積層されたダイの構成とは別に、図5の実施形態の2つの態様が注目に値する。第1に、図5のパッケージは、その両側に露出されたヒートシンクを有する。そのようなヒートシンクの1つは、下方に置かれたPCボードと熱的に接続されてもよく、また、周辺の環境と熱的に接続される他方のヒートシンクと熱的に接続されてもよい。先述した1または複数の実施形態に、複数のヒートシンクをそのように使用できることが、理解されるべきである。
第2に、本発明に係る実施形態は、2または任意の数の多数の金属層を使用することに限定されたり、2つのダイのみを含むことに限定されたりしない。むしろ、本発明の実施形態では、任意の数の所望のダイを複数の金属層で挟んで実施することができる。
図3A〜図3Cに関連して上述されたように、多様な大きさのダイが種々の金属層に支持されることが許されるので、パッケージの設計者は、本発明の実施形態に係るリードフレームを柔軟に設計できる。本発明の実施形態に従うサンドイッチ構造で、複数のモジュールを結合すれば、パッケージ設計が更に柔軟になる。
例えば、図6は、図示される第1および第2の金属層604、606の間に挟まれた第1のフリップチップダイ602を含むパッケージ600を示している。マルチチップモジュール(MCM)の製造は、それ自体が金属層612と614の間に挟まれる第2のフリップチップダイ610を含むモジュール609を組み込むことによって達成される。パズルのピースを組み合わせるのと類似する方法で、パッケージが、複数の挟まれたダイ部品から組み立てられることによって、特殊な要求に対するパッケージの設計に、十分な柔軟性を付加することができる。
図7は、本発明に係るパッケージのさらに別の実施形態の概略断面図を示しており、この実施形態のパッケージは、複数の小さな要素から形成されている。特に、パッケージは、サンドイッチ状の金属層の一方とのハンダボール接点を介して(例えば、第3のフリップチップダイと第4のフリップチップダイの間の陰をつけられたハンダボールおよび下部金属層を介して)、同一面に内部接続部と信号ルーティングを有するダイを有する。パッケージは、ハンダボール接点を介して(例えば、第1のフリップチップダイと第2のフリップチップダイの間にある陰をつけられたハンダボールを介して)、互いに垂直方向にある内部接続部と信号ルーティングを有するダイも有している。このパッケージでは、サンドイッチ状の下部金属層は、垂直方向に接続されるダイの1つを支持する下部金属層との接続を確立するために、下部平面にあってもよく、あるいは、垂直方向に接続されるダイの上部と接続される上部金属層との接続を確立するために、上方向に曲げられていてもよい。図7のパッケージは、両側にヒートシンクを有しており、上面側に複数のヒートシンクを有している。
本発明に係る実施形態は、特定の種類のダイを内蔵することに限定されない。もっとも、パワーデバイスのような、ある種のダイは、本発明に係るパッケージに特に適している。本出願の目的において、「パワーデバイス」という用語は、パワーエレクトロニクス回路の中でスイッチまたは整流器として使用される半導体装置について言及していると解釈される。これらは、ダイオード、パワーMOSFET、絶縁ゲート型バイポーラ・トランジスタ(IGBT)、ディスクリートデバイスのアナログまたはデジタル制御に用いられるパワー集積回路のようなディスクリートデバイスを含むが、これらに限定されない。
パワーデバイスは、組み合わされて、電源や蓄電制御システムのような電力操作機能を発揮するように一般に用いられる。平面あるいは垂直構造を有するパワーディスクリートデバイスは、数ミリワットから数キロワットまでの電力を処理できる。上述したパッケージに対して、典型的なパワーデバイスが、約500ワットと5ミリワットの間で操作されてもよい。オフ状態では、約数ボルトから約2000ボルトまでの電圧で逆降伏が起こる可能性がある。パワーデバイス用の操作電流は、数ミリアンペアから数百アンペアまでの範囲に亘る可能性がある。
上記は、特定の実施形態の詳細な記載であるが、種々の修正例、代替構造および均等物が用いられてもよい。したがって、上記の記載および説明は、添付された請求項によって定義される本発明の範囲を限定するものと解されるべきではない。
本特許出願は、2008年5月15日提出の米国仮特許出願第61/053,561号および、2008年8月5日提出の米国特許出願第12/186,342号に基づく優先権を主張するものであり、その全てが、全ての目的において参照されて、本特許出願に包含される。

Claims (33)

  1. パワーデバイスダイと熱的に接続されるように構成される第1の金属層と、
    前記パワーデバイスダイの前記第1の金属層の配置された側の反対側に配置される第2の金属層と、からなる半導体装置用パッケージにおいて、
    前記第2の金属層は、前記パワーデバイスダイの表面で、ハンダボール接点を介してパッドと電気的かつ熱的に接続されるように構成され、
    前記第1の金属層または前記第2の金属層は、前記パワーデバイスダイ、前記ハンダボール接点および前記第1および第2の金属層の少なくとも一部を封止するプラスチックパッケージ体から突出する一体型のリードを有する
    ことを特徴とする半導体装置用パッケージ。
  2. 前記第1の金属層は、前記パワーデバイスダイと電気的に接続される
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  3. 前記第1の金属層は、第2のハンダボール接点を介して、前記パワーデバイスダイと電気的に接続される
    ことを特徴とする請求項2に記載の半導体装置用パッケージ。
  4. 前記第1の金属層の一部は、前記プラスチックパッケージ体から露出してヒートシンクを形成する
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  5. 前記第2の金属層の一部は、前記プラスチックパッケージ体から露出してヒートシンクを形成する
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  6. さらに、前記第2の金属層の一部と電気的に接続される第2のパワーデバイスダイを有する
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  7. 前記第2の金属層の同一部分は、第1のパワーデバイスダイおよび第2のパワーデバイスダイと電気的に接続される
    ことを特徴とする請求項6に記載の半導体装置用パッケージ。
  8. 前記第2の金属層の同一部分は、前記第1の金属層と垂直方向に電気的に接続される
    ことを特徴とする請求項7に記載の半導体装置用パッケージ。
  9. 前記第1のパワーデバイスダイは、MOSFETであり、
    前記第2の金属層の同一部分は、前記第1のパワーデバイスダイと電気的に接続される
    ことを特徴とする請求項7に記載の半導体装置用パッケージ。
  10. 前記第2の金属層は、固定位置で前記ハンダボール接点を受容するように構成されるとともに、
    第1のパワーデバイスダイの大きさや形状によって、異なる位置で前記第1のパワーデバイスチップに対するその他のハンダボール接点を受容するように構成される
    ことを特徴とする請求項6に記載の半導体装置用パッケージ。
  11. さらに、前記第2のダイの上方または下方に配置される第3のパワーデバイスダイを含むとともに、
    ハンダボールを介して、前記第2のパワーデバイスダイのパッドと電気的に接続されるパッドを有する
    ことを特徴とする請求項6に記載の半導体装置用パッケージ。
  12. 前記パワーデバイスダイは、MOSFETダイを含み、
    前記第2の金属層は、前記MOSFETダイの表面でゲートパッドと電気的に接続される第1の部分と前記MOSFETダイの表面でソースパッドと電気的に接続される第2の部分を有する
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  13. 前記第1の金属層は、前記MOSFETダイの第2の表面でドレインと熱的かつ電気的に接続される
    ことを特徴とする請求項12に記載の半導体装置用パッケージ。
  14. 前記リードは、前記第2の金属層と一体となっている
    ことを特徴とする請求項12に記載の半導体装置用パッケージ。
  15. 前記パワーデバイスダイは、集積回路(IC)ダイを含み、
    前記第2の金属層は、前記ICダイの表面で各パッドと電気的に接続される複数の部分を含む
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  16. 前記第1の金属層は、前記ICダイの第2の表面で電気的に接続される
    ことを特徴とする請求項15に記載の半導体装置用パッケージ。
  17. 前記第2の金属層の一部は、開孔部を備える
    ことを特徴とする請求項1に記載の半導体装置用パッケージ。
  18. 第1のパワーデバイスダイの第1の側面と少なくとも熱的に接続される第1の金属層と、
    前記第1のパワーデバイスダイの上方または下方に配置されるとともに、ハンダボール接点を介して、前記第1のパワーデバイスダイの第2の側面と電気的に接触する第2のパワーデバイスダイと、
    前記第1のパワーデバイスダイから前記第2のパワーデバイスダイの対向する側に配置される第2の金属層と、から構成される半導体装置用パッケージであって、
    前記第2の金属層は、前記第2のパワーデバイスダイと少なくとも熱的に接続され、
    前記第1の金属層または前記第2の金属層は、前記パワーデバイスダイと、前記ハンダボール接点と、前記第1および第2の金属層の少なくとも一部を封止するプラスチックパッケージ体から突出する一体型のリードを有し、
    前記第1のパワーデバイスダイまたは前記第2のパワーデバイスダイは、前記第1の金属層または前記第2の金属層と電気的に接続される
    ことを特徴とする半導体装置用パッケージ。
  19. 前記第1のパワーデバイスダイは、第2のハンダボール接点を介して、前記第1の金属層と電気的に接続される
    ことを特徴とする請求項18に記載の半導体装置用パッケージ。
  20. 前記第1のパワーデバイスダイは、第2のハンダボール接点を介して、前記第1および第2の金属層の間に配置される第3の金属層と電気的に接続される
    ことを特徴とする請求項18に記載の半導体装置用パッケージ。
  21. 前記第1の金属層の一部は、前記プラスチックパッケージ本体から露出されてヒートシンクを形成する
    ことを特徴とする請求項18に記載の半導体装置用パッケージ。
  22. 前記第2の金属層の一部は、前記プラスチックパッケージ本体から露出されて第2のヒートシンクを形成する
    ことを特徴とする請求項18に記載の半導体装置用パッケージ。
  23. パワーデバイスダイの第1の表面と少なくとも熱的に接続される第1の金属層を備える工程と、
    ハンダボール接点を介して、前記第1の表面に対向する前記パワーデバイスチップの第2の表面と熱的かつ電気的に接続される第2の金属層を備える工程と、
    前記ダイ、前記ハンダボール接点、および前記第1および第2の金属層の少なくとも一部をプラスチック封止材の内部で封止して、パッケージ体を形成する工程と、を有する
    ことを特徴とする半導体装置のパッケージ方法。
  24. 前記第1の金属層は、前記パワーデバイスダイと電気的に接続される
    ことを特徴とする請求項23に記載の半導体装置のパッケージ方法。
  25. 前記パワーデバイスダイを封止する工程は、前記第1の金属層の一部をヒートシンクとして露出する工程である
    ことを特徴とする請求項23に記載の半導体装置のパッケージ方法。
  26. 前記パワーデバイスダイを封止する工程は、前記第2の金属層の一部を第2のヒートシンクとして露出する工程である
    ことを特徴とする請求項23に記載の半導体装置のパッケージ方法。
  27. さらに、前記第2の金属層の平面の外に前記第2の金属層の一部を曲げて、前記パッケージ体から露出させてリードを形成する工程を有する
    ことを特徴とする請求項23に記載の半導体装置のパッケージ方法。
  28. 前記第2の金属層に、前記第2の金属層の平面の外に曲げられた部分を設けて、パッケージ体から露出させてリードを形成する
    ことを特徴とする請求項23に記載の半導体装置のパッケージ方法。
  29. 前記第1の金属層は、第2のパワーデバイスダイの第1の表面と少なくとも熱的に接続する部分を備えるとともに、
    前記第2の金属層は、ハンダボール接点を介して、前記第1の表面に対向する前記第2のパワーデバイスダイの第2の表面で、各パッドと電気的かつ熱的に接続される部分を有する
    ことを特徴とする請求項23に記載の半導体装置のパッケージ方法。
  30. 前記部分はまた、前記第1のパワーデバイスダイの前記第2の表面でパッドと電気的に接続される
    ことを特徴とする請求項29に記載の半導体装置のパッケージ方法。
  31. 第1のパワーデバイスダイは、MOSFETダイを有し、
    前記部分を、前記MOSFETダイのゲートと電気的に接続する
    ことを特徴とする請求項29に記載の半導体装置のパッケージ方法。
  32. さらに、前記第2のパワーデバイスダイの上方または下方に露出されるとともに、第2のハンダボール接点を介して、前記第2のパワーデバイスダイと電気的に接続される第3のパワーデバイスダイを備える工程を有する
    ことを特徴とする請求項29に記載の半導体装置のパッケージ方法。
  33. 第1のパワーデバイスダイの第1の側面と少なくとも熱的に接続されるように構成される第1の金属層を備える工程と、
    前記第1のパワーデバイスダイの上方または下方に配置されるとともに、ハンダボール接点を介して、前記第1のパワーデバイスダイの第2の側面と電気的に接触する第2のパワーデバイスダイを備える工程と、
    前記第1のパワーデバイスダイから前記第2のパワーデバイスダイの対向する側に配置される第2の金属層を備える工程と、を有する半導体装置用パッケージの形成方法において、
    前記第2の金属層は、前記第2のパワーデバイスダイと少なくとも熱的に接続され、
    前記第1の金属層または前記第2の金属層は、前記パワーデバイスダイと前記ハンダボール接点と前記第1および第2の金属層の少なくとも一部を封止するプラスチックパッケージ体から突出する一体型のリードを有し、
    前記第1のパワーデバイスダイまたは前記第2のパワーデバイスダイを、前記第1の金属層または前記第2の金属層と電気的に接続する
    ことを特徴とする半導体装置用パッケージの形成方法。
JP2009116937A 2008-05-15 2009-05-13 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ Pending JP2009278103A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5356108P 2008-05-15 2008-05-15
US12/186,342 US8358017B2 (en) 2008-05-15 2008-08-05 Semiconductor package featuring flip-chip die sandwiched between metal layers

Publications (2)

Publication Number Publication Date
JP2009278103A true JP2009278103A (ja) 2009-11-26
JP2009278103A5 JP2009278103A5 (ja) 2012-06-28

Family

ID=41315409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116937A Pending JP2009278103A (ja) 2008-05-15 2009-05-13 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ

Country Status (3)

Country Link
US (2) US8358017B2 (ja)
JP (1) JP2009278103A (ja)
CN (1) CN101582403B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152983A (ja) * 2012-01-24 2013-08-08 Toyota Motor Corp 半導体装置の製造方法
KR101367065B1 (ko) 2012-10-30 2014-02-24 삼성전기주식회사 전력 모듈 패키지
KR101652423B1 (ko) * 2016-07-07 2016-08-30 제엠제코(주) 핑거 클립 본딩 반도체 패키지
WO2019159576A1 (ja) * 2018-02-13 2019-08-22 日立オートモティブシステムズ株式会社 電子制御装置
JP2019186321A (ja) * 2018-04-05 2019-10-24 ローム株式会社 半導体装置
WO2022196453A1 (ja) * 2021-03-18 2022-09-22 株式会社デンソー 半導体モジュール、および、これを用いた電子装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004609A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 電力用半導体装置
US8168490B2 (en) 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US8673687B1 (en) * 2009-05-06 2014-03-18 Marvell International Ltd. Etched hybrid die package
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP2012089563A (ja) * 2010-10-15 2012-05-10 Sanken Electric Co Ltd 半導体モジュール
JP5921072B2 (ja) * 2011-03-05 2016-05-24 新電元工業株式会社 樹脂封止型半導体装置
WO2011137733A2 (zh) * 2011-04-29 2011-11-10 华为技术有限公司 电源模块及其封装集成方法
US8310098B2 (en) 2011-05-16 2012-11-13 Unigen Corporation Switchable capacitor arrays for preventing power interruptions and extending backup power life
CN102201449B (zh) * 2011-05-27 2013-01-09 电子科技大学 一种功率mos器件低热阻封装结构
ITMI20111216A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita?
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20111213A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
US8723311B2 (en) * 2011-06-30 2014-05-13 Stmicroelectronics S.R.L. Half-bridge electronic device with common heat sink on mounting surface
ITMI20111217A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
ITMI20111219A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore condiviso
ITMI20111218A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza ad elevata velocita? di commutazione
ITMI20111208A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore stabilizzato
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
US9601417B2 (en) * 2011-07-20 2017-03-21 Unigen Corporation “L” shaped lead integrated circuit package
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
US9698143B2 (en) 2012-09-07 2017-07-04 Fairchild Semiconductor Corporation Wireless module with active devices
CN103681557B (zh) * 2012-09-11 2017-12-22 恩智浦美国有限公司 半导体器件及其组装方法
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技(东莞)有限公司 一种引线框架
US9559064B2 (en) * 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
FR3023059B1 (fr) * 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
US9431319B2 (en) 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
CN105489571B (zh) * 2014-09-15 2018-04-20 万国半导体(开曼)股份有限公司 一种带散热片的半导体封装及其封装方法
US10319674B2 (en) * 2014-10-29 2019-06-11 Infineon Technologies Americas Corp. Packaged assembly for high density power applications
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US10535587B2 (en) 2015-02-04 2020-01-14 Stmicroelectronics S.R.L. Integrated electronic device having a dissipative package, in particular dual side cooling package
CN108028242B (zh) * 2015-09-30 2021-08-17 敏捷电源开关三维集成Apsi3D 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
WO2017091152A1 (en) * 2015-11-23 2017-06-01 Agency For Science, Technology And Research Wafer level integration of high power switching devices on cmos driver integrated circuit
US10586757B2 (en) 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
CN108400118A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的半导体组件及其制作方法
CN108400117A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
JP6661565B2 (ja) * 2017-03-21 2020-03-11 株式会社東芝 半導体装置及びその製造方法
CN108133915B (zh) * 2017-12-21 2020-04-03 乐健科技(珠海)有限公司 功率器件内置且双面散热的功率模组及其制备方法
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
US11476232B2 (en) 2019-03-25 2022-10-18 Analog Devices International Unlimited Company Three-dimensional packaging techniques for power FET density improvement
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
CN111540723A (zh) * 2020-05-06 2020-08-14 晏新海 功率半导体器件
KR20220055112A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 칩들을 갖는 반도체 패키지
JP7470086B2 (ja) * 2021-09-13 2024-04-17 株式会社東芝 半導体装置
CN114730747B (zh) * 2022-02-22 2023-04-04 香港应用科技研究院有限公司 带有冷却翅片的热增强型中介层的电源转换器封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159238A (ja) * 2003-11-28 2005-06-16 Renesas Technology Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
US6731000B1 (en) * 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
CN100390974C (zh) * 2004-08-20 2008-05-28 清华大学 一种大功率半导体器件用的大面积散热结构
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US7619303B2 (en) * 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159238A (ja) * 2003-11-28 2005-06-16 Renesas Technology Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152983A (ja) * 2012-01-24 2013-08-08 Toyota Motor Corp 半導体装置の製造方法
KR101367065B1 (ko) 2012-10-30 2014-02-24 삼성전기주식회사 전력 모듈 패키지
KR101652423B1 (ko) * 2016-07-07 2016-08-30 제엠제코(주) 핑거 클립 본딩 반도체 패키지
WO2019159576A1 (ja) * 2018-02-13 2019-08-22 日立オートモティブシステムズ株式会社 電子制御装置
JP2019186321A (ja) * 2018-04-05 2019-10-24 ローム株式会社 半導体装置
WO2022196453A1 (ja) * 2021-03-18 2022-09-22 株式会社デンソー 半導体モジュール、および、これを用いた電子装置

Also Published As

Publication number Publication date
US20090283919A1 (en) 2009-11-19
CN101582403B (zh) 2012-04-04
US8358017B2 (en) 2013-01-22
US20130105974A1 (en) 2013-05-02
CN101582403A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
JP2009278103A (ja) 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
US7618896B2 (en) Semiconductor die package including multiple dies and a common node structure
US8951847B2 (en) Package leadframe for dual side assembly
US8129225B2 (en) Method of manufacturing an integrated circuit module
CN108155168B (zh) 电子器件
US20100193922A1 (en) Semiconductor chip package
US20120181676A1 (en) Power semiconductor device packaging
EP3449502B1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR20090104477A (ko) 반도체 소자 패키지
JP2009188376A (ja) 半導体装置とその製造方法
JP2005064479A (ja) 回路モジュール
JP4695484B2 (ja) 半導体装置
JP2017511976A (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
US8072051B2 (en) Folded lands and vias for multichip semiconductor packages
US20120181677A1 (en) Semiconductor device package with two component lead frame
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
JP4556732B2 (ja) 半導体装置及びその製造方法
JP4207791B2 (ja) 半導体装置
CN113410185B (zh) 功率半导体器件封装结构及其制造方法
US20240222234A1 (en) Package with low-warpage carrier
CN219917172U (zh) 电子器件和功率电子模块
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625