CN111540723A - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN111540723A
CN111540723A CN202010376381.9A CN202010376381A CN111540723A CN 111540723 A CN111540723 A CN 111540723A CN 202010376381 A CN202010376381 A CN 202010376381A CN 111540723 A CN111540723 A CN 111540723A
Authority
CN
China
Prior art keywords
pin
power chip
power
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010376381.9A
Other languages
English (en)
Inventor
晏新海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202010376381.9A priority Critical patent/CN111540723A/zh
Publication of CN111540723A publication Critical patent/CN111540723A/zh
Priority to PCT/CN2021/091813 priority patent/WO2021223694A1/zh
Priority to PCT/CN2021/091814 priority patent/WO2021223695A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种功率半导体器件，该功率半导体器件包括：外壳，外壳上伸出设置有第一引脚、第二引脚和第三引脚；封装底板，封装底板与外壳一体设置；功率芯片，功率芯片具有正面和背面，功率芯片的正面贴设于封装底板上，功率芯片的正面具有连接第一引脚的第一电极和连接封装底板的第二电极，第二引脚连接封装底板，功率芯片的背面具有连接第三引脚的第三电极。本发明提升了功率半导体器件工作的可靠性。

Description

功率半导体器件
技术领域
本发明涉及功率器件技术领域，特别涉及一种功率半导体器件。
背景技术
目前在许多功率器件应用场景中，双极型晶体管BJT、场效应晶体管MOSFET、IGBT单管、IGBT模块、IPM模块等功率半导体器件，通常都是应用于***输出端。作为功率输出的功率半导体器件，NPN型BJT发射极E、N沟道MOS管的源极S接地，PNP型BJT发射极E、P沟道MOS管的源极S接电源，接地或者电源都是固定电位，集电极C或漏极D连接负载，接负载的电位是变量。
传统封装工艺中，金属封装、塑料封装、模块封装等，都是将集电极C或漏极D焊接于封装底板上；对于大功率半导体器件，由于输出功率大、发热量多，需要增加外接散热片对其功率半导体进行散热。有时存在多个功率器件共用散热片，集电极C或漏极D连接负载时，因其电位是变量，为了和***电隔离，集电极C或漏极D与外接散热片之间，需要增加云母片(或陶瓷层)等绝缘材料，起电隔离作用。
然而，云母片(或陶瓷层)电绝缘性能好，但热传导能力差，进行电隔离后较大地降低了***散热能力；对于低电压或单个器件外接散热片的应用场景中，如集电极C或漏极D直接连接到外接散热片，会增加电容效应，影响***频率特性。
发明内容
本发明的主要目的是提出一种功率半导体器件，旨在提升功率半导体器件工作可靠性，提升***载流能力。
为实现上述目的，本发明提出的功率半导体器件，该功率半导体器件包括：
外壳，所述外壳上伸出设置有第一引脚、第二引脚和第三引脚；
封装底板，所述封装底板与所述外壳一体设置；
功率芯片，所述功率芯片具有正面和背面，所述功率芯片的正面贴设于所述封装底板上，所述功率芯片的正面具有连接所述第一引脚的第一电极和连接所述封装底板的第二电极，所述第二引脚连接所述封装底板，所述功率芯片的背面具有连接所述第三引脚的第三电极。
可选地，所述第一电极为所述功率芯片的基极或栅极，所述第二电极为所述功率芯片的发射极或源极，所述第三电极为所述功率芯片的集电极或漏极。
可选地，所述第二引脚与所述功率芯片的发射极或源极连接，所述第三引脚与所述功率芯片的集电极或漏极连接。
可选地，所述功率芯片的基极或栅极与所述第一引脚通过焊料焊接，所述功率芯片的发射极或源极通过焊料焊接于所述封装底板上，所述功率芯片的集电极或漏极与所述第三引脚通过连接件连接。
可选地，所述功率芯片的集电极或漏极与所述第三引脚之间的连接件为多根导电线或导电排。
可选地，所述功率芯片的基极或栅极与所述第一引脚通过连接件连接，所述功率芯片的发射极或源极通过焊料焊接于所述封装底板上，所述功率芯片的集电极或漏极与所述第三引脚连接端通过连接件连接。
可选地，所述功率芯片的基极或栅极与所述第一引脚之间的连接件的数量为1根导电线，所述功率芯片的集电极或漏极与所述第三引脚之间的连接件为多根导电线或导电排。
可选地，所述功率半导体器件为双极型晶体管BJT、场效应晶体管MOSFET、IGBT单管、IGBT模块或IPM模块。
本发明技术方案的功率半导体器件中外壳上具有伸出设置的第一引脚、第二引脚和第三引脚，功率芯片具有正面和反面，且功率芯片的正面贴设于封装底板上；功率芯片的正面的第一电极与外壳上第一引脚连接，功率芯片的正面的第二电极与封装底板连接，外壳上的第二引脚连接封装底板，功率芯片背面的第三电极与外壳上的第三引脚连接。解决了功率半导体器件将背面的第三电极焊接于封装底板上，在外接散热片的应用场景中需要增加电隔离绝缘材料，而增加了器件热阻的问题，提升了功率半导体器件工作可靠性，提升了***载流能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1a-1c为现有功率半导体器件中一实施例的器件结构剖面示意图；
图1d为现有功率半导体器件中一实施例的器件结构俯视图；
图2a-2c为本发明功率半导体器件中第一实施例的器件结构剖面示意图；
图2d为本发明功率半导体器件中第一实施例的器件结构俯视图；
图3a-3c为本发明功率半导体器件中第二实施例的器件结构剖面示意图；
图3d为本发明功率半导体器件中第二实施例的器件结构俯视图；
图4a-4c为本发明功率半导体器件中第三实施例的器件结构剖面示意图；
图4d为本发明功率半导体器件中第三实施例的器件结构俯视图；
图5为本发明功率半导体器件中功率芯片的电极结构一实施例的剖面示意图；
图6本发明功率半导体器件中功率芯片焊料焊接剖面示意图。
附图标号说明：
标号 名称 标号 名称
10 第一引脚 60 连接件
20 第二引脚 51 基极或栅极
30 第三引脚 52 发射极或源极
40 封装底板 53 集电极或漏极
50 功率芯片
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种功率半导体器件，传统封装工艺中，功率半导体器件的封装如图1a-1d所示，金属封装、塑料封装、模块封装等，都是将集电极C或漏极D焊接于封装底板上，基极或栅极和发射极或源极通过连接线与功率半导体器件的伸出引脚连接；对于大功率半导体器件，由于输出功率大、发热量多，需要增加外接散热片对其功率半导体器件进行散热。当多个功率器件共用散热片，集电极C或漏极D连接负载时，因其电位是变量，为了和***电隔离，集电极C或漏极D与外接散热片之间，需要增加云母片(或陶瓷层)等绝缘材料，起电隔离作用。
然而，增加的云母片(或陶瓷层)电绝缘性能好，但热传导能力差，进行电隔离后较大地降低了***散热能力；对于低电压或单个器件外接散热片，集电极C或漏极D直接连接到外接散热片，会增加电容效应，影响***频率特性。
为了解决上述问题，在本发明一实施例中，如图2a-2d，以及图3a-3d所示，该功率半导体器件包括：
外壳，所述外壳上伸出设置有第一引脚10、第二引脚20和第三引脚30；
封装底板40，所述封装底板40与所述外壳一体设置；
功率芯片50，所述功率芯片50具有正面和背面，所述功率芯片50的正面贴设于所述封装底板40上，所述功率芯片50的正面具有连接所述第一引脚10的第一电极和连接所述封装底板40的第二电极，所述第二引脚20连接所述封装底板40，所述功率芯片50的背面具有连接所述第三引脚30的第三电极。
本实施例中，第一电极为所述功率芯片的基极或栅极，所述第二电极为所述功率芯片的发射极或源极，所述第三电极为所述功率芯片的集电极或漏极。所述第二引脚20与所述功率芯片的发射极或源极连接，所述第三引脚30与所述功率芯片的集电极或漏极连接。
本实施例中，如图5所示，功率芯片50的正面具有基极或栅极51和发射极或源极52，功率芯片50的背面具有集电极或漏极53。通过将功率芯片50倒置，将功率芯片50正面的发射极或源极52与封装底板40焊接，且与功率半导体器件外壳的第二引脚20连接，将功率芯片50正面的基极或栅极51与功率半导体器件外壳的第一引脚10连接，将功率芯片50背面的集电极或漏极53与功率半导体器件外壳的第三引脚30连接。可以理解的是，功率半导体器件外壳的第一引脚10为功率半导体器件的基极或栅极，功率半导体器件外壳的第二引脚20为功率半导体器件的发射极或源极，功率半导体器件外壳的第三引脚30为功率半导体器件的集电极或漏极。通过本方案将功率芯片50倒置设置，在大功率半导体驱动应用中，发射极或源极接地，倒装器件封装底板40可以接地，就可以直接对功率芯片50进行冷却，而不需要额外增加云母片(或陶瓷层等)电隔离层，极大降低了功率半导体器件的***热阻，提升***散热能力，同时由于降低了热阻，就能改善功率芯片50工作温度，大幅提升功率芯片50载流能力。
具体地，目前功率半导体器件都是将功率芯片50的集电极或漏极焊接到封装底板40上，功率较小时可以通过底板、封装外壳直接散热；功率较大时，底板连接散热片，通过散热片将热量传递到环境中进行散热；在大功率器件应用中，通过调整散热器结构，提升整体散热***的散热能力。对于此种方案，集电极或漏极端散热模式的热阻为：总热阻值＝功率芯片50阻值+焊料阻值+封装底板40阻值+云母片或陶瓷层阻值+散热器阻值；
而本实施例中，发射极或源极端散热的热阻为：总热阻值＝功率芯片50阻值+焊料阻值+封装底板40阻值+散热器阻值，发射极或源极接地，无需电隔离，消除云母片、陶瓷层或其它绝缘材料，因此就减少了云母片、陶瓷层或其它绝缘材料产生的热阻值，提升***散热能力。
上述实施例中，所述第二引脚20与所述封装底板40一体设置。
本发明技术方案的功率半导体器件中外壳上具有伸出设置的第一引脚10、第二引脚20和第三引脚30，功率芯片50具有正面和反面，且功率芯片50的正面贴设于封装底板40上；功率芯片50的正面的第一电极与外壳上第一引脚10连接，功率芯片50的正面的第二电极与封装底板40连接，外壳上的第二引脚20连接封装底板40，功率芯片50背面的第三电极与外壳上的第三引脚30连接。解决了功率半导体器件将背面的第三电极焊接于封装底板40上，在外接散热片的应用场景中需要增加电隔离绝缘材料，而增加了器件热阻的问题，提升了功率半导体器件工作可靠性，提升了***载流能力。
在一可选实施例中，如图2a-2d所示，所述功率芯片50的基极或栅极与所述第一引脚10通过焊料焊接，所述功率芯片50的发射极或源极通过焊料焊接于所述封装底板40上，所述功率芯片50的集电极或漏极与所述第三引脚30通过连接件60连接。
本实施例中，将功率芯片50倒置，将功率芯片50正面的发射极或源极与封装底板40通过焊料焊接，且与功率半导体器件外壳的第二引脚20连接，将功率芯片50正面的基极或栅极与功率半导体器件外壳的第一引脚10通过焊料焊接，将功率芯片50背面的集电极或漏极与功率半导体器件外壳的第三引脚30通过连接件60连接。通过本方案将功率芯片50倒置设置，在大功率半导体驱动应用中，发射极或源极接地，倒装器件封装底板40可以接地，就可以直接对功率芯片50进行冷却，而不需要额外增加云母片(或陶瓷层等)电隔离层，极大降低了具有功率半导体器件的***热阻，提升***散热能力，同时由于降低了热阻，就能改善功率芯片50工作温度，大幅提升功率芯片50载流能力。
本实施例中，所述功率芯片50的集电极或漏极与所述第三引脚30之间的连接件为多根导电线或导电排，可以理解的是，此处导电线或导电排的数量可以是2根、3根、4根等，此处不做限制，以此提升功率半导体器件中集电极或漏极的载流能力。
在一可选实施例中，如图3a-3d所示，所述功率芯片50的基极或栅极与所述第一引脚10通过连接件60连接，所述功率芯片50的发射极或源极通过焊料焊接于所述封装底板40上，所述功率芯片50的集电极或漏极与所述第三引脚30连接端通过连接件60连接。
本实施例中，将功率芯片50倒置，将功率芯片50正面的发射极或源极与封装底板40通过焊料焊接，且与功率半导体器件外壳的第二引脚20连接，将功率芯片50正面的基极或栅极与功率半导体器件外壳的第一引脚10通过连接件60连接，将功率芯片50背面的集电极或漏极与功率半导体器件外壳的第三引脚30通过连接件60连接。通过本方案将功率芯片50倒置设置，在大功率半导体驱动应用中，发射极或源极接地，倒装器件封装底板40可以接地，就可以直接对功率芯片50进行冷却，而不需要额外增加云母片(或陶瓷层等)电隔离层，极大降低了具有功率半导体器件的***热阻，提升***散热能力，同时由于降低了热阻，就能改善功率芯片50工作温度，大幅提升功率芯片50载流能力。
本实施例中，所述功率芯片50的基极或栅极与所述第一引脚10之间的连接件的数量为1根导电线，所述功率芯片50的集电极或漏极与所述第三引脚30之间的连接件为多根导电线或导电排，可以理解的是，此处导电线或导电排的数量可以是2根、3根、4根等，此处不做限制，以此提升功率半导体器件中集电极或漏极的载流能力。
在一可选实施例中，所述第一电极为所述功率芯片的基极或栅极，所述第二电极为所述功率芯片的发射极或源极，所述第三电极为所述功率芯片的集电极或漏极。所述第二引脚20与所述功率芯片的发射极或源极连接，所述第三引脚30与所述功率芯片的集电极或漏极连接。
需要说明的是，如图4a-4d所示，第三引脚30与功率芯片的集电极或漏极连接可以是通过铝排、铜排或其它金属排连接，也即是此处的连接件为铝排或其它金属排。
上述实施例中，所述第二引脚20连接发射极或源极，所述第三引脚30连接集电极或漏极，所述第一引脚10、第二引脚20并非按照特定位置关系排列，此处对第二引脚号20和第三引脚30的位置不做限定。
基于上述实施例，所述封装底板40可以但不限定于为铜底板；所述焊料焊接可以但不限定于为无铅焊料、铅锡焊料、或其它特定焊料；所述连接件60连接为超声波焊连接；所述功率半导体器件可以但不限定于为双极型晶体管BJT、场效应晶体管MOSFET、IGBT单管、IGBT模块、IPM模块，以及其它的SIC功率器件。可以理解的是，连接件60可以但不限定于是导电的金属连接片或连接线，根据实际应用情况选择。
上述实施例中，如图6所示为功率芯片50和封装底板40、引脚的焊接示意图，对功率半导体的封装步骤为：
第一步：功率芯片50正面电极连接金属层预处理，然后增加焊料层；
第二步：封装底板40和功率半导体的伸出引脚对应位置预处理，增加焊料层；
第三步：通过自动装片机将功率芯片50粘接到封装底板40和功率半导体引脚相应位置，并固定；
第四步：对焊料层加温融化，使之功率芯片50和封装底板40、引脚焊接，冷却后即实现了功率芯片50和封装底板40、引脚的相互连接；
第五步：功率芯片50背面前期处理，通过上述焊接方法或通过连接件60打线连接。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的方案构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (8)

1.一种功率半导体器件，其特征在于，所述功率半导体器件包括：
外壳，所述外壳上伸出设置有第一引脚、第二引脚和第三引脚；
封装底板，所述封装底板与所述外壳一体设置；
功率芯片，所述功率芯片具有正面和背面，所述功率芯片的正面贴设于所述封装底板上，所述功率芯片的正面具有连接所述第一引脚的第一电极和连接所述封装底板的第二电极，所述第二引脚连接所述封装底板，所述功率芯片的背面具有连接所述第三引脚的第三电极。
2.如权利要求1所述的功率半导体器件，其特征在于，所述第一电极为所述功率芯片的基极或栅极，所述第二电极为所述功率芯片的发射极或源极，所述第三电极为所述功率芯片的集电极或漏极。
3.如权利要求2所述的功率半导体器件，其特征在于，所述第二引脚与所述功率芯片的发射极或源极连接，所述第三引脚与所述功率芯片的集电极或漏极连接。
4.如权利要求3所述的功率半导体器件，其特征在于，所述功率芯片的基极或栅极与所述第一引脚通过焊料焊接，所述功率芯片的发射极或源极通过焊料焊接于所述封装底板上，所述功率芯片的集电极或漏极与所述第三引脚通过连接件连接。
5.如权利要求4所述的功率半导体器件，其特征在于，所述功率芯片的集电极或漏极与所述第三引脚之间的连接件为多根导电线或导电排。
6.如权利要求3所述的功率半导体器件，其特征在于，所述功率芯片的基极或栅极与所述第一引脚通过连接件连接，所述功率芯片的发射极或源极通过焊料焊接于所述封装底板上，所述功率芯片的集电极或漏极与所述第三引脚连接端通过连接件连接。
7.如权利要求6所述的功率半导体器件，其特征在于，所述功率芯片的基极或栅极与所述第一引脚之间的连接件的数量为1根导电线，所述功率芯片的集电极或漏极与所述第三引脚之间的连接件为多根导电线或导电排。
8.如权利要求1至7任意一项所述的功率半导体器件，其特征在于，所述功率半导体器件为双极型晶体管BJT、场效应晶体管MOSFET、IGBT单管、IGBT模块或IPM模块。
CN202010376381.9A 2020-05-06 2020-05-06 功率半导体器件 Pending CN111540723A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010376381.9A CN111540723A (zh) 2020-05-06 2020-05-06 功率半导体器件
PCT/CN2021/091813 WO2021223694A1 (zh) 2020-05-06 2021-05-04 一种功率半导体器件
PCT/CN2021/091814 WO2021223695A1 (zh) 2020-05-06 2021-05-04 一种功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010376381.9A CN111540723A (zh) 2020-05-06 2020-05-06 功率半导体器件

Publications (1)

Publication Number Publication Date
CN111540723A true CN111540723A (zh) 2020-08-14

Family

ID=71970528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010376381.9A Pending CN111540723A (zh) 2020-05-06 2020-05-06 功率半导体器件

Country Status (2)

Country Link
CN (1) CN111540723A (zh)
WO (2) WO2021223695A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223694A1 (zh) * 2020-05-06 2021-11-11 Yan Xinhai 一种功率半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314069B (zh) * 2023-05-23 2023-11-03 深圳市秀武电子有限公司 一种mos半导体功率器件及其封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US20040217474A1 (en) * 1999-01-28 2004-11-04 Ryoichi Kajiwara Semiconductor device
CN101582403A (zh) * 2008-05-15 2009-11-18 捷敏服务公司 以夹在金属层之间的倒装管芯为特征的半导体封装
CN201904332U (zh) * 2010-11-15 2011-07-20 深圳市威怡电气有限公司 一种应用于升压转换器的功率模块
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US20140361418A1 (en) * 2011-04-21 2014-12-11 Yan Xun Xue A semiconductor package of a flipped mosfet
CN104779212A (zh) * 2014-01-09 2015-07-15 英飞凌科技股份有限公司 半导体封装布置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101277A (ja) * 2001-09-26 2003-04-04 Toyota Motor Corp 発熱素子冷却用構造体及びその製造方法
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP2006303290A (ja) * 2005-04-22 2006-11-02 Mitsubishi Electric Corp 半導体装置
JP4902560B2 (ja) * 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
CN101593655B (zh) * 2009-07-17 2011-11-23 威海新佳电子有限公司 一种pdp功率集成模块及其制作方法
CN102201449B (zh) * 2011-05-27 2013-01-09 电子科技大学 一种功率mos器件低热阻封装结构
KR101255935B1 (ko) * 2011-07-08 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN111540723A (zh) * 2020-05-06 2020-08-14 晏新海 功率半导体器件
CN111540717B (zh) * 2020-05-06 2022-09-27 晏新海 一种功率模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217474A1 (en) * 1999-01-28 2004-11-04 Ryoichi Kajiwara Semiconductor device
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
CN101582403A (zh) * 2008-05-15 2009-11-18 捷敏服务公司 以夹在金属层之间的倒装管芯为特征的半导体封装
CN201904332U (zh) * 2010-11-15 2011-07-20 深圳市威怡电气有限公司 一种应用于升压转换器的功率模块
US20140361418A1 (en) * 2011-04-21 2014-12-11 Yan Xun Xue A semiconductor package of a flipped mosfet
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN104779212A (zh) * 2014-01-09 2015-07-15 英飞凌科技股份有限公司 半导体封装布置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223694A1 (zh) * 2020-05-06 2021-11-11 Yan Xinhai 一种功率半导体器件

Also Published As

Publication number Publication date
WO2021223694A1 (zh) 2021-11-11
WO2021223695A1 (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8610263B2 (en) Semiconductor device module
US7148562B2 (en) Power semiconductor device and power semiconductor module
CN102460693A (zh) 电力变换装置
WO2020059285A1 (ja) 半導体装置
US20210143093A1 (en) Semiconductor device
JPWO2014034411A1 (ja) 電力用半導体装置
JP2021141222A (ja) 半導体モジュール
CN112864113A (zh) 功率器件、功率器件组件与相关装置
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
JP2004006603A (ja) 半導体パワーデバイス
CN111540723A (zh) 功率半导体器件
JP6480856B2 (ja) 半導体モジュール
US20230335413A1 (en) Semiconductor device
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
US11315850B2 (en) Semiconductor device
CN211182190U (zh) 绝缘栅双极型晶体管、智能功率模块及空调器
JP2000156439A (ja) パワー半導体モジュール
JP2004221381A (ja) 半導体装置
JP2001036001A (ja) 電力半導体モジュール
CN215008199U (zh) 功率器件、功率器件组件、电能转换装置及电能转换设备
CN112687676A (zh) 压接式igbt子模组及压接式igbt模块
CN216213378U (zh) 一种用于逆变器的大功率模块
CN110829901A (zh) 一种无刷电机控制器***及其装配方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200814