TWI512917B - 在載板上導接件之側面形成抗氧化金屬層之製程 - Google Patents

在載板上導接件之側面形成抗氧化金屬層之製程 Download PDF

Info

Publication number
TWI512917B
TWI512917B TW100100074A TW100100074A TWI512917B TW I512917 B TWI512917 B TW I512917B TW 100100074 A TW100100074 A TW 100100074A TW 100100074 A TW100100074 A TW 100100074A TW I512917 B TWI512917 B TW I512917B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
forming
openings
conductive
Prior art date
Application number
TW100100074A
Other languages
English (en)
Other versions
TW201230264A (en
Inventor
Chih Ming Kuo
Yie Chuan Chiu
Cheng Hung Shih
Lung Hua Ho
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to TW100100074A priority Critical patent/TWI512917B/zh
Publication of TW201230264A publication Critical patent/TW201230264A/zh
Application granted granted Critical
Publication of TWI512917B publication Critical patent/TWI512917B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

在載板上導接件之側面形成抗氧化金屬層之製程
本發明係有關於一種在載板上之導接件之側面形成抗氧化金屬層之製程，特別係有關於一種防止在載板上之導接件氧化之製程。
請參閱第1圖，在習知凸塊製程中，係會在一基板100上形成複數個凸塊110，各該凸塊110係具有一頂面111及一側面112，並且在該些凸塊110之該頂面111上形成一接合層120，其中該些凸塊110係為銅凸塊，該接合層120係為鎳-金層，當該些凸塊110之該側面112接觸水氣後，係會使該些凸塊110係會產生膨脹，因而造成微間距之相鄰凸塊110接觸而造成短路，且由於該些凸塊110之該頂面111形成有該接合層120，因此使得該些凸塊110之該頂面111之材質與該側面112的材質不同而造成腐蝕效應，此外在該基板100薄化製程中，係會造成該基板100產生翹曲，而影響後續測試及切割等製程。
本發明之主要目的係在於提供一種在載板上導接件之側面形成抗氧化金屬層之製程，其步驟包含提供一載體，該載體係具有複數個銲墊及一保護層；形成一導接金屬層於該載體上；形成一第一光阻層於該導接金屬層上；圖案化該第一光阻層，以使該第一光阻層形成有複數個開口及複數個第一溝槽；在各該開口及各該第一溝槽中形成一導接件，各該導接件係具有一頂面及一側面 ；移除該第一光阻層，以顯露出各該導接件之該頂面及該側面；形成一第二光阻層於該導接金屬層上，該第二光阻層係覆蓋各該導接件；圖案化該第二光阻層，以使該第二光阻層形成有複數個開口及複數個第二溝槽，各該開口及各該第二溝槽係顯露出各該導接件之該頂面及該側面以及該導接金屬層；在各該開口及各該第二溝槽形成一抗氧化金屬層，該抗氧化金屬層係包覆各該導接件之該頂面及該側面及被各該開口及各該第二溝槽顯露該導接金屬層；移除該第二光阻層，以顯露出該抗氧化金屬層及該導接金屬層；最後移除各該導接件及該抗氧化金屬層下以外之該導接金屬層。本發明可藉由在形成該第一光阻層後，圖案化該第一光阻層，並在該第一光阻層之該些開口或該些溝槽中形成該些導接件(如凸塊、重分配線路、重分配接墊等)，之後，再以該第二光阻層覆蓋各該導接件，並圖案化該第二光阻層，以顯露出該些導接件之該頂面及該側面，並在該些導接件之該頂面及該側面形成該抗氧化金屬層，以使該些導接件具有抗氧化之功效，以避免該些導接件因氧化而體積膨脹，造成短路，且在該些導接件之該頂面及該側面同時形成該抗氧化金屬層，係可避免因該些導接件之該頂面或該側面所包覆材質不同而造成腐蝕效應，此外，在該些導接件之該頂面及該側面同時形成該抗氧化金屬層係可在薄化該載板(如晶圓)時，避免該載板產生翹曲，而影響後續測試及切割等製程。
請參閱第2A至2K圖，其係為一種在載板上導接件之 側面形成抗氧化金屬層之製程示意圖，首先，請參閱第2A圖，提供一載體10，該載體係具有複數個銲墊11、複數個線路12及一保護層13，該保護層13具有複數個開口13a，該保護層13係覆蓋該些線路12，且該些開口13a係顯露出該些銲墊11，在本實施例中，該載體10係為晶圓，該保護層13的材質可選自於無機化合物(如氧矽化合物、氮矽化合物或磷矽玻璃)或有機化合物(如是聚醯亞胺)。接著，請參閱第2B圖，形成一導接金屬層20於該載體10上，該導接金屬層20係覆蓋該些銲墊11及該保護層13，且該導接金屬層20係與該些銲墊11電性連接，該導接金屬層20係可以濺鍍方法形成於該載體10上，該導接金屬層20可包含有一鈦層21及一銅層22，該鈦層21係位於該載體10與該銅層22之間。之後，請參閱第2C圖，形成一第一光阻層30於該導接金屬層20上，該第一光阻層30係覆蓋該導接金屬層20，該第一光阻層30係可選自於正型光阻。接著，請參閱第2D圖，進行圖案化該第一光阻層30步驟，其係藉由一光罩(圖未繪出)並經曝光及顯影等製程，以使該第一光阻層30形成有複數個第一開口31、複數個第二開口32及複數個第一溝槽33，其中該些第一開口31係位於該些銲墊11上方，且該些第一開口31、該些第二開口32及該些第一溝槽33係顯露出該導接金屬層20。之後，請參閱第2E圖，在該第一光阻層30之各該第一開口31、各該第二開口32及各該第一溝槽33中形成一導接件40，在本實施例中各該導接件40的材質係為銅，各該導接件40係電性連接該導接金屬層20，在本實施例中，形成於各該第一開口31中之該導接件40係為凸塊 40a，形成於各該第二開口32中之各該導接件40係為重分佈導接墊40b，形成於各該第一溝槽33中之之各該導接件40係為重分佈線路40c，各該導接件係具有一頂面41及一側面42，各該導接件40(凸塊40a、重分佈導接墊40b及重分佈線路40c)係可以電鍍方法形成於各該第一開口31、各該第二開口32及各該第一溝槽33。接著，請參閱第2F圖，進行移除該第一光阻層30之步驟，以顯露出各該導接件40(凸塊40a、重分佈導接墊40b及重分佈線路40c)之該頂面41及該側面42。之後，請參閱第2G1及2G2圖，形成一第二光阻層50於該導接金屬層20上，請參閱第2G1圖，該第二光阻層50之形成方法係可為旋轉塗佈(SPIN COATING)，該第二光阻層50係覆蓋各該導接件40，或者，請參閱第2G2圖，該第二光阻層50之形成方法係可為噴霧披覆(SPRAY COATING)，該第二光阻層50係覆蓋各該導接件40，該第二光阻層50係可選自於正型光阻。接著，請參閱第2H1及2H2圖，進行圖案化該第二光阻層50步驟，請參閱第2H1圖，其係藉由一光罩(圖未繪出)並經曝光及顯影等製程，以使該第二光阻層50形成有複數個第三開口51、複數個第四開口52及複數個第二溝槽53，其中該些第三開口51係位於該些銲墊11上方，且各該第三開口51、各該第四開口52及各該第二溝槽53係顯露出各該導接件40之該頂面41及該側面42，此外，各該第三開口51、各該第四開口52及各該第二溝槽53亦顯露出在各該第三開口51、各該第四開口52及各該第二溝槽53中之該導接金屬層20，在本實例該各該第三開口51係顯露出各該凸塊40a之頂面及側面，各該第四開口52係 顯露出各該重分佈導接墊40b之頂面及側面，各該第二溝槽53係顯露出各該重分佈線路40c之頂面及側面，或者，請參閱第2H2圖，各該第三開口51、各該第四開口52及各該第二溝槽53係顯露出各該導接件40之該頂面41及該側面42，且各該第三開口51、各該第四開口52及各該第二溝槽53亦顯露出在各該第三開口51、各該第四開口52及各該第二溝槽53中之該導接金屬層20。接著，請參閱第2I1及2I2圖，在該第二光阻層50之各該第三開口51、各該第四開口52及各該第二溝槽53中形成一抗氧化金屬層60，該抗氧化金屬層60係包覆各該導接件40之該頂面41及該側面42，在本實施例中，該抗氧化金屬層60亦覆蓋被各該第三開口51、各該第四開口52及各該第二溝槽53顯露之該導接金屬層20，使得該抗氧化金屬層60與在該抗氧化金屬層60下之該導接金屬層20係具有一接合界面A，該抗氧化金屬層60係可以電鍍方法形成於各該導接件40之該頂面41及該側面42，在本實施例中，該抗氧化金屬層60係包含有一鎳層61及一金層62，該鎳層61係位於各該導接件40與該金層62之間。之後，請參閱第2J圖，進行移除該第二光阻層步驟，以顯露出該抗氧化金屬層60及該導接金屬層20。最後，請參閱第2K圖，以各該導接件40及該抗氧化金屬層60為罩幕，移除各該導接件40及該抗氧化金屬層60下以外之該導接金屬層20，以使該些銲墊11上之該導接金屬層20形成為一凸塊下金屬層20A，在本實施例中係以蝕刻方法移除該導接金屬層20。
本發明係在該載體10上之該些導接件40之該頂面41及該側面42形成該抗氧化金屬60，以使該些導接件40具 有抗氧化之功效，其係可避免該些導接件40因氧化而體積膨脹，而造成相鄰的導接件40接觸形成短路，且在該些導接件40之該頂面41及該側面42同時形成該抗氧化金屬層60，係可避免如習知技術所揭露僅於該些導接件之該頂面形成導接層而造成，該些導接件之頂部與側部材質不同，因氧化還原電位差造成電池腐蝕效應，此外，本發明在該些導接件40之該頂面41及該側面42同時形成該抗氧化金屬層60係可在薄化該載體10(如晶圓)時，避免該載體10產生翹曲，而影響後續測試及切割等製程。
此外在形成該抗氧化金屬層60之步驟中，由於該抗氧化金屬層60係包覆該各該導接件40之該頂面41、該側面42及覆蓋該抗氧化金屬層60下之該導接金屬層20，因此使得該抗氧化金屬層60與該抗氧化金屬層60下之該導接金屬層20具有該接合界面A，而該接合界面A係使得水氣無法滲透入各該導接件40，以避免各該導接件40與該抗氧化金屬層60間產生氧化。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
10‧‧‧載體
11‧‧‧銲墊
12‧‧‧線路
13‧‧‧保護層
13a‧‧‧開口
20‧‧‧導接金屬層
20A‧‧‧凸塊下金屬層
21‧‧‧鈦層
22‧‧‧銅層
30‧‧‧第一光阻層
31‧‧‧第一開口
32‧‧‧第二開口
33‧‧‧第一溝槽
40‧‧‧導接件
40a‧‧‧凸塊
40b‧‧‧重分佈導接墊
40c‧‧‧重分佈線路
41‧‧‧頂面
42‧‧‧側面
50‧‧‧第二光阻層
51‧‧‧第三開口
52‧‧‧第四開口
53‧‧‧第三溝槽
60‧‧‧抗氧化金屬層
61‧‧‧鎳層
62‧‧‧金層
100‧‧‧基板
110‧‧‧凸塊
111‧‧‧頂面
112‧‧‧側面
120‧‧‧接合層
A‧‧‧接合界面
第1圖：習知在一基板上形成複數個凸塊之示意圖。
第2A圖：依據本發明之一較佳實施例，提供一載體之示意圖。
第2B圖：依據本發明之一較佳實施例，形成一導接金屬層於該載體之示意圖。
第2C圖：依據本發明之一較佳實施例，形成一第一光阻層於導接金屬層上之示意圖。
第2D圖：依據本發明之一較佳實施例，進行圖案化第一光阻層之示意圖。
第2E圖：依據本發明之一較佳實施例，在第一光阻層之第一開口、第二開口及第一溝槽中形成導接件之示意圖。
第2F圖：依據本發明之一較佳實施例，移除第一光阻層之示意圖。
第2G1圖：依據本發明之一較佳實施例，形成一第二光阻層於該導接金屬層上之示意圖。
第2G2圖：依據本發明之另一較佳實施例，形成一第二光阻層於該導接金屬層上之示意圖。
第2H1圖：依據本發明之一較佳實施例，進行圖案化該第二光阻層之示意圖。
第2H2圖：依據本發明之另一較佳實施例，進行圖案化該第二光阻層之示意圖。
第2I1圖：依據本發明之一較佳實施例，在第二光阻層之第三開口、第四開口及第二溝槽中形成一抗氧化金屬層之示意圖。
第2I2圖：依據本發明之另一較佳實施例，在第二光阻層之第三開口、第四開口及第二溝槽中形成一抗氧化金屬層之示意圖。
第2J圖：依據本發明之一較佳實施例，移除第二光阻層之示意圖。
第2K圖：依據本發明之一較佳實施例，移除導接件及抗 氧化金屬層下以外之導接金屬層之示意圖。
10‧‧‧載體
11‧‧‧銲墊
12‧‧‧線路
13‧‧‧保護層
13a‧‧‧開口
20‧‧‧導接金屬層
20A‧‧‧凸塊下金屬層
21‧‧‧鈦層
22‧‧‧銅層
40‧‧‧導接件
40a‧‧‧凸塊
40b‧‧‧重分佈導接墊
40c‧‧‧重分佈線路
41‧‧‧頂面
42‧‧‧側面
60‧‧‧抗氧化金屬層
61‧‧‧鎳層
62‧‧‧金層

Claims (13)

  1. 一種在載板上導接件之側面形成抗氧化金屬層之製程，其包含下列步驟：提供一載體，該載體係具有複數個銲墊及一保護層，該保護層具有複數個開口，且該些開口係顯露出該些銲墊；形成一導接金屬層於該載體上，該導接金屬層係覆蓋該些銲墊及該保護層，且該導接金屬層係與該些銲墊電性連接；形成一第一光阻層於該導接金屬層上，該第一光阻層係覆蓋該導接金屬層；圖案化該第一光阻層，以使該第一光阻層形成有複數個第一開口、複數個第二開口及複數個第一溝槽，其中該些第一開口係位於該些銲墊上方，且該些第一開口、該些第二開口及該些第一溝槽係顯露出該導接金屬層；在該第一光阻層之各該第一開口、各該第二開口及各該第一溝槽中形成一導接件，各該導接件係具有一頂面及一側面，且各該導接件係電性連接該導接金屬層；移除該第一光阻層，以顯露出各該導接件之該頂面及該側面；形成一第二光阻層於該導接金屬層上，該第二光阻層係覆蓋各該導接件；圖案化該第二光阻層，以使該第二光阻層形成有複數個第三開口、複數個第四開口及複數個第二溝槽，其中該些第三開口係位於該些銲墊上方，且各該第三開口、各該第四開口及各該第二溝槽係顯露出各該導接件之該頂面及該側 面；在該第二光阻層之各該第三開口、各該第四開口及各該第二溝槽形成一抗氧化金屬層，該抗氧化金屬層係包覆各該導接件之該頂面及該側面，其中，該抗氧化金屬層密封各該導接件之該頂面及該側面，以避免水氣滲入各該導接件；移除該第二光阻層，以顯露出該抗氧化金屬層及該導接金屬層；以及以各該導接件及該抗氧化金屬層為罩幕，移除各該導接件及該抗氧化金屬層下以外之該導接金屬層。
  2. 如申請專利範圍第1項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在形成各該導接件之步驟中，形成於各該第一開口中之各該導接件係為凸塊，形成於各該第二開口中之各該導接件係為重分佈導接墊，形成於各該第一溝槽中之之各該導接件係為重分佈線路。
  3. 如申請專利範圍第1項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在圖案化該第二光阻層步驟中，各該第三開口、各該第四開口及各該第二溝槽係顯露該導接金屬層。
  4. 如申請專利範圍第3項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在形成該抗氧化金屬層步驟中，該抗氧化金屬層係覆蓋被各該第三開口、各該第四開口及各該第二溝槽顯露之該導接金屬層。
  5. 如申請專利範圍第4項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在形成該抗氧化金屬層之步驟中，該抗氧化金屬層與該抗氧化金屬層下之該導接金屬層 係具有一接合界面。
  6. 一種在載板上導接件之側面形成抗氧化金屬層之製程，其包含下列步驟：提供一載體，該載體係具有複數個銲墊及一保護層；形成一導接金屬層於該載體上，該導接金屬層係覆蓋該些銲墊及該保護層，且該導接金屬層係與該些銲墊電性連接；形成一第一光阻層於該導接金屬層上，該第一光阻層係覆蓋該導接金屬層；圖案化該第一光阻層，以使該第一光阻層形成有複數個開口，該些開口係位於該些銲墊上方，且該些開口係顯露出該導接金屬層；在該第一光阻層之各該開口中形成一導接件，各該導接件係具有一頂面及一側面，且各該導接件係電性連接該導接金屬層；移除該第一光阻層，以顯露出各該導接件之該頂面及該側面；形成一第二光阻層於該導接金屬層上，該第二光阻層係覆蓋各該導接件；圖案化該第二光阻層，以使該第二光阻層形成有複數個開口，該些開口係位於該些銲墊上方，且各該開口係顯露出各該導接件之該頂面及該側面；在該第二光阻層之該開口形成一抗氧化金屬層，該抗氧化金屬層係包覆各該導接件之該頂面及該側面，其中，該抗氧化金屬層密封各該導接件之該頂面及該側面，以避免水氣滲入各該導接件； 移除該第二光阻層，以顯露出該抗氧化金屬層及該導接金屬層；以及以各該導接件及該抗氧化金屬層為罩幕，移除各該導接件及該抗氧化金屬層下以外之該導接金屬層。
  7. 如申請專利範圍第6項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在圖案化該第二光阻層步驟中，各該開口係顯露該導接金屬層。
  8. 如申請專利範圍第7項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在形成該抗氧化金屬層步驟中，該抗氧化金屬層係覆蓋被各該開口顯露之該導接金屬層。
  9. 如申請專利範圍第8項所述之在載板上導接件之側面形成抗氧化金屬層之製程，在形成該抗氧化金屬層之步驟中，該抗氧化金屬層與該抗氧化金屬層下之該導接金屬層係具有一接合界面。
  10. 一種在載板上導接件之側面形成抗氧化金屬層之製程，其包含下列步驟：提供一載體，該載體係具有複數個銲墊及一保護層；形成一導接金屬層於該載體上，該導接金屬層係覆蓋該保護層；形成一第一光阻層於該導接金屬層上，該第一光阻層係覆蓋該導接金屬層；圖案化該第一光阻層，以使該第一光阻層形成有複數個開口及複數個溝槽，且該些開口及該些溝槽係顯露出該導接金屬層；在該第一光阻層之各該開口及各該溝槽中形成一導接件， 各該導接件係具有一頂面及一側面，且各該導接件係電性連接該導接金屬層；移除該第一光阻層，以顯露出各該導接件之該頂面及該側面；形成一第二光阻層於各該導接件上，該第二光阻層係覆蓋各該導接件；圖案化該第二光阻層，以使該第二光阻層形成有複數個開口及複數個溝槽，且各該開口及各該溝槽係顯露出各該導接件之該頂面及該側面；在該第二光阻層之各該開口及各該溝槽形成一抗氧化金屬層，該抗氧化金屬層係包覆各該導接件之該頂面及該側面，其中，該抗氧化金屬層密封各該導接件之該頂面及該側面，以避免水氣滲入各該導接件；移除該第二光阻層，以顯露出該抗氧化金屬層及該導接金屬層；以及以各該導接件及該抗氧化金屬層為罩幕，移除各該導接件及該抗氧化金屬層下以外之該導接金屬層。
  11. 如申請專利範圍第10項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在圖案化該第二光阻層步驟中，各該開口及各該溝槽係顯露該導接金屬層。
  12. 如申請專利範圍第11項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在形成該抗氧化金屬層步驟中，該抗氧化金屬層係覆蓋被各該開口及各該溝槽顯露之該導接金屬層。
  13. 如申請專利範圍第12項所述之在載板上導接件之側面形成抗氧化金屬層之製程，其中在形成該抗氧化金屬層之步驟 中，該抗氧化金屬層與該抗氧化金屬層下之該導接金屬層係具有一接合界面。
TW100100074A 2011-01-03 2011-01-03 在載板上導接件之側面形成抗氧化金屬層之製程 TWI512917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100100074A TWI512917B (zh) 2011-01-03 2011-01-03 在載板上導接件之側面形成抗氧化金屬層之製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100100074A TWI512917B (zh) 2011-01-03 2011-01-03 在載板上導接件之側面形成抗氧化金屬層之製程

Publications (2)

Publication Number Publication Date
TW201230264A TW201230264A (en) 2012-07-16
TWI512917B true TWI512917B (zh) 2015-12-11

Family

ID=46934132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100074A TWI512917B (zh) 2011-01-03 2011-01-03 在載板上導接件之側面形成抗氧化金屬層之製程

Country Status (1)

Country Link
TW (1) TWI512917B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854066A (zh) * 2019-11-28 2020-02-28 无锡微视传感科技有限公司 一种半导体电镀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6784087B2 (en) * 2002-01-07 2004-08-31 Megic Corporation Method of fabricating cylindrical bonding structure
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US20060292851A1 (en) * 2005-06-24 2006-12-28 Mou-Shiung Lin Circuitry component and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6784087B2 (en) * 2002-01-07 2004-08-31 Megic Corporation Method of fabricating cylindrical bonding structure
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US20060292851A1 (en) * 2005-06-24 2006-12-28 Mou-Shiung Lin Circuitry component and method for forming the same

Also Published As

Publication number Publication date
TW201230264A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
JP5101451B2 (ja) 配線基板及びその製造方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
JP2015165533A5 (zh)
JP5433228B2 (ja) 半導体装置の製造方法
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
JPH11354560A (ja) 半導体装置の製造方法
TWI453806B (zh) Semiconductor device and method for manufacturing semiconductor device
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
US8519524B1 (en) Chip stacking structure and fabricating method of the chip stacking structure
JP2005353837A (ja) 半導体装置及びその製造方法
TWI512917B (zh) 在載板上導接件之側面形成抗氧化金屬層之製程
TW201618622A (zh) 電路板及其製作方法
JP5581830B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2010135860A (ja) 印刷回路基板製造方法
JP4506767B2 (ja) 半導体装置の製造方法
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
JP2008047579A (ja) 半導体装置の製造方法
US20120032331A1 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
JP5382889B2 (ja) パッケージ構造の製造方法
JP5906812B2 (ja) 配線構造、半導体装置及び配線構造の製造方法
JP2016009745A (ja) 電子部品、電子部品の製造方法及び電子装置
TWI394249B (zh) 封裝基板結構及其製法