JP2009246198A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2009246198A JP2009246198A JP2008092240A JP2008092240A JP2009246198A JP 2009246198 A JP2009246198 A JP 2009246198A JP 2008092240 A JP2008092240 A JP 2008092240A JP 2008092240 A JP2008092240 A JP 2008092240A JP 2009246198 A JP2009246198 A JP 2009246198A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing
- semiconductor
- rib
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Weting (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】ウェハの剛性を維持し、生産コストを抑えつつ、ウェハの割れや欠け、反りを低減すること。
【解決手段】おもて面にデバイスの表面構造を形成したウェハ1の裏面を平坦に研削する。ついで、ウェハ1の裏面にレジスト膜を塗布して、マスクパターンを転写して、格子状のレジストパターンを形成する。ついで、ウェハ1の裏面にエッチングを施すことで、ウェハ1の裏面に格子状のリブ13を形成し、ウェハ1の中央部と外周端部との段差を解消する。このとき、格子状のリブ13は、ウェハ1のおもて面のスクラブラインに対応する裏面に形成される。ついで、ウェハ1の裏面を粘着テープによってステージに貼り付け、ダイシングブレードによりスクラブラインに沿って切断する。ついで、切断されたチップ14を、粘着テープから剥離する。
【選択図】図1
【解決手段】おもて面にデバイスの表面構造を形成したウェハ1の裏面を平坦に研削する。ついで、ウェハ1の裏面にレジスト膜を塗布して、マスクパターンを転写して、格子状のレジストパターンを形成する。ついで、ウェハ1の裏面にエッチングを施すことで、ウェハ1の裏面に格子状のリブ13を形成し、ウェハ1の中央部と外周端部との段差を解消する。このとき、格子状のリブ13は、ウェハ1のおもて面のスクラブラインに対応する裏面に形成される。ついで、ウェハ1の裏面を粘着テープによってステージに貼り付け、ダイシングブレードによりスクラブラインに沿って切断する。ついで、切断されたチップ14を、粘着テープから剥離する。
【選択図】図1
Description
この発明は、電力変換装置などに使用される半導体装置の製造方法および半導体装置に関し、特にデバイス厚が薄い薄型半導体デバイスを製造する際に用いられる半導体装置の製造方法および半導体装置に関する。
従来、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)において、パンチスルー型とノンパンチスルー型とが使用されている。まず、従来のパンチスルー型IGBTの製造方法について説明する。なお、本明細書において、nまたはpを冠した半導体は、それぞれ電子、正孔が多数キャリアであることを意味する。また、n+やn-などのように、nやpに付す「+」または「-」は、それぞれそれらが付されていない半導体の不純物濃度よりも比較的高濃度または比較的低濃度であることを表す。
図5は、従来のパンチスルー型IGBTの構造について示す断面図である。パンチスルー型IGBTは、オン時の低オン電圧化を目的としている。パンチスルー型IGBTでは、コレクタ側からキャリアを注入してIGBT内に高濃度のキャリアを充満させることに加え、高い電圧を支えるn+バッファ層102が設けられることで、薄いn-ドリフト層103を実現し、低オン電圧化を実現している。また、速いターンオフ時間を実現するために、IGBT内に充満したキャリアをすみやかに消去する事を目的としたライフタイムコントロールが併せて用いられる。これにより、キャリア輸送効率を低下させ、低いスイッチング損失を得られる。しかしながら、通常のオン状態においても、そのキャリア輸送効率を低下させる効果のためにオン電圧が増えてしまうという課題がある。図5においては、p+コレクタ層101となる高不純物濃度のp型シリコン基板上に高不純物濃度のn型エピタキシャル層を成長させて、n+バッファ層102を形成する。ついで、n+バッファ層102の上に、低不純物濃度のn型エピタキシャル層を成長させて、n-ドリフト層103を形成する。パンチスルー型IGBTは、このようにエピタキシャル成長法によって作製されたウェハを用いて製造される。
図6は、従来のノンパンチスルー型IGBTの構造について示す断面図である。ノンパンチスルー型IGBTは、コレクタ側からのキャリアの注入を抑制し、注入効率を下げて輸送効率を上げるという、パンチスルー型IGBTとは逆の設計思想に基づいている。すなわち、ライフタイムのコントロールを行わず、コレクタ(p+層)の不純物濃度コントロールで、キャリアの注入効率の制御を行うものである。ノンパンチスルー型IGBTは、n型FZ(Floating Zone)ウェハなどの低価格のウェハを用いて製造される。図6に示すように、n型FZウェハの表面構造は、たとえば、n-ドリフト層103の表面層の一部に、pベース領域104が設けられている。また、pベース領域104の表面層の一部に、n+エミッタ領域105が設けられている。そして、n+エミッタ領域105およびpベース領域104を貫通し、n-ドリフト層103に達するトレンチ110が設けられている。トレンチ110の内部には、ゲート酸化膜106を介してゲート電極107が設けられている。また、ゲート酸化膜106およびゲート電極107の上には絶縁膜120が設けられており、絶縁膜120によってゲート電極107とエミッタ電極108とが離れている。また、エミッタ電極108は、pベース領域104と、n+エミッタ領域105と、に接するように設けられている。
このようなn型FZウェハの表面構造をウェハのおもて面側に形成した後に、ウェハの裏面を削り、n-ドリフト層103を所定の厚さにする。ついで、n型FZウェハの裏側から、たとえば、ボロンイオンを照射する。照射されたボロンイオンの一部を、たとえば、400度以下の低温度アニールにより活性化する。これにより、p+コレクタ層101を形成する。そして、コレクタ電極109を、p+コレクタ層101に接するように形成する。
近年、IGBTでは、高性能化および低コスト化が重要な課題となっている。このため、スイッチング損失の低減と高速スイッチング特性の改善が可能であり、尚且つ低コスト化が可能であるノンパンチスルー型IGBTが主流となっている。そして、IGBTの特性を更に向上させるために、フィールドストップ(FS)層を用いた薄型のIGBT構造が用いられるようになっている。
図7は、FZウェハを用いたフィールドストップ(FS)型IGBTの構造について示す断面図である。FS型IGBTでは、n+バッファ層102をフィールドストップ層102として用いている。図6に示したノンパンチスルー型IGBTと同様に、キャリアの低注入、高輸送効率という基本動作を用いながら、ノンパンチスルー構造よりもベース層を薄くすることで更なるオン電圧、ターンオフ損失特性が改善されたものとなっている。図7に示すFS型IGBTでは、表面側にデバイス構造を形成した後に、n型FZウェハの裏面を削って薄化した後、裏面からボロンイオンを照射する。そして、ウェハのおもて面を冷却しながら裏面にレーザ光を照射してアニールする。これによって、ボロン原子を活性化させることで、p+コレクタ層101を形成する。
ここで、図7に示すようなFS型IGBTの特性を向上させるためには、耐圧に応じてn-ドリフト層103を薄くすればよい。具体的には、たとえば、耐圧が1200VのIGBTを作製する場合、n-ドリフト層103の厚さを120μmから130μm程度にすることで、十分に所望の性能を得ることができる。また、耐圧が600VのIGBTを作製する場合、n-ドリフト層103の厚さを60μmから70μm程度にすればよい。
n-ドリフト層103であるウェハを薄くする方法は、例えば、研削、研磨、混酸エッチング、アルカリエッチングまたは有機酸エッチングなどの方法がある。このように、ウェハの厚さを薄くすると、ウェハの剛性が著しく低下する。そのため、その後の製造工程において作業者や搬送アームがウェハを保持する際にウェハの強度が不足してウェハが割れたり欠けたりすることがある。そこで、薄いウェハの剛性を高める手段として、リブ構造のウェハが提案されている。
図8は、リブ構造のウェハの構造について示す図である。リブ構造のウェハ1では、ウェハの裏面の外周端部にリブ12が設けられている。例えば、ウェハの裏面の外周に沿った周辺部を、1mmから5mm程度の幅で、120μmから800μm程度の厚さに残し、ウェハの中央部11のみを薄くすることによって、リブ12が形成される。リブ12が設けられていることによって、ウェハの剛性が高くなり、ウェハを取り扱う際のウェハの割れや欠けが減る。
しかしながら、既存のダイシング装置を用いて、図8に示すリブ構造のウェハ1のダイシングを行うと次のような問題が生じる。既存のダイシング装置は、ウェハの径よりも大きな径で、かつ平坦な面を有するダイシングステージを備えている。このステージの上にリブ構造のウェハ1を置くと、ウェハ裏面の中央部(リブの形成されていない凹部)11とステージの間に隙間ができる。そのため、ウェハ中央部にダイシングブレードを当てたときに、ウェハが撓み、割れるおそれがある。そこで、ウェハの裏面の凹部に丁度入る径と高さの凸部を有するステージを用い、その凹部にステージの凸部を入れて隙間をなくした状態でダイシングを行う技術が提案されている(例えば、下記特許文献1参照。)。
また、ウェハの裏面の中央部11に格子状のリブを有するウェハが提案されている(例えば、下記特許文献2参照。)。このウェハでは、ウェハの強度がより一層高くなるので、ウェハの割れや欠けがさらに減る。
しかしながら、図8に示すリブ構造のウェハ1では、上述したように、ウェハ1に合わせたステージなどの特別な保持台や治具が必要となり、既存のダイシング装置をそのまま使用することができない。このため、新たな設備投資が必要となり、半導体デバイスの生産コストが上昇してしまうという問題がある。また、ウェハ1のリブ12の幅や高さによっては、中央部11の厚さが薄くなるにつれて、ウェハ1の反りは大きくなる。例えば6インチのウェハにおいて、ウェハの裏面の外周端部に1mmから5mm程度の幅で、120μmから800μm程度の厚さのリブ12を残す場合、ウェハの反りは2mm程度となる。そのため、リブ構造のウェハ1に合わせたステージを用いても、そのステージにウェハを真空吸着させる場合の吸着力が低下してしまう。吸着力が低下すると、反っているウェハを吸着力で矯正することができなくなってしまうという問題がある。
また、ダイシング工程の際に、ウェハの凹部に粘着テープ等を重ねて貼ってその凹部を埋めてしまえば、既存のダイシング装置を使用することができると考えられる。しかしながら、その場合には、粘着テープの消費量が増えるため、コストの増大を招くという問題がある。また、凹部に粘着テープを貼る工程や粘着テープを剥がす工程が新たに必要となるため、コストの増大を招くという問題がある。
また、上述の特許文献2には、ウェハの裏面の中央部に格子状のリブを有するウェハに対してどのようにダイシングを行うかについては、言及されていない。
このような問題は、ウェハの裏面をステージなどに取り付けて行う工程、例えばフォトリソグラフィ工程においても生じている。そのため、ウェハの裏面を取り付けて行う工程のたびに、ウェハの強度を補う工程が必要となっている。
この発明は、上述した従来技術による問題点を解消するため、ウェハの剛性の低下および生産コストの増大を抑えつつ、ウェハの割れや欠け、反りを低減することのできる半導体装置の製造方法および半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、半導体ウェハのおもて面の中央部に各半導体チップのガードリングを含むデバイスの表面構造を形成する表面構造形成工程と、前記半導体ウェハの裏面の、前記ガードリングに囲まれる領域に対応する部分を除去して、前記ガードリングに囲まれる領域を薄くする薄層化工程と、を含むことを特徴とする。
また、請求項2の発明にかかる半導体装置の製造方法は、半導体ウェハのおもて面の中央部に各半導体チップのガードリングを含むデバイスの表面構造を形成する表面構造形成工程と、前記半導体ウェハの裏面の、前記ガードリングに囲まれる領域および前記ガードリングの一部の領域に対応する部分を除去して、前記ガードリングに囲まれる領域および前記ガードリングの一部の領域を薄くする薄層化工程と、を含むことを特徴とする。
また、請求項3の発明にかかる半導体装置の製造方法は、半導体ウェハのおもて面の中央部に各半導体チップのデバイスの表面構造を形成する表面構造形成工程と、前記半導体ウェハの裏面の、前記デバイスの表面構造に対応する部分を除去して、前記デバイスの表面構造に対応する部分を薄くするとともに、前記デバイスの表面構造に対応する部分を除く領域にリブを形成する薄層化工程と、前記リブの中央部を切断して、外周端部に前記リブの一部が残る個々の前記半導体チップを得るチップ化工程と、を含むことを特徴とする。
また、請求項4の発明にかかる半導体装置の製造方法は、請求項1〜3のいずれか一つに記載の発明において、前記薄層化工程は、前記半導体ウェハに塗布したレジスト膜にマスクパターンを転写してレジストパターンを形成するマスク形成工程と、前記レジストパターンをマスクにしてエッチングを行い、前記半導体ウェハの裏面にリブを形成するリブ形成工程と、を含むことを特徴とする。
また、請求項5の発明にかかる半導体装置の製造方法は、請求項4に記載の発明において、前記マスク形成工程では前記半導体ウェハのおもて面にもレジストパターンを形成することを特徴とする。
また、請求項6の発明にかかる半導体装置の製造方法は、請求項4または5に記載の発明において、前記半導体ウェハの、すべての前記リブの厚さはほぼ同一であることを特徴とする。
また、請求項7の発明にかかる半導体装置の製造方法は、請求項4〜6のいずれか一つに記載の発明において、前記リブは、前記半導体ウェハのおもて面のスクラブラインを含む領域に対応して形成されることを特徴とする。
また、請求項8の発明にかかる半導体装置の製造方法は、請求項4〜7のいずれか一つに記載の発明において、前記リブの幅は400μm以上であることを特徴とする。
また、請求項9の発明にかかる半導体装置の製造方法は、請求項4〜8のいずれか一つに記載の発明において、前記リブの高さは、前記リブの、前記スクラブラインに沿って切断された後に残る部分の幅の2倍以下であることを特徴とする。
また、請求項10の発明にかかる半導体装置の製造方法は、請求項1〜9のいずれか一つに記載の発明において、前記薄層化工程によって薄くされた前記半導体ウェハをダイシング用のステージに置く裏面設置工程と、前記半導体ウェハの中央部をおもて面側から、前記スクラブラインに沿って切断してチップにするチップ化工程とを含むことを特徴とする。
また、請求項11の発明にかかる半導体装置の製造方法は、請求項10に記載の発明において、前記裏面設置工程において、前記ステージに設けられた真空吸着機構によって、前記半導体ウェハの裏面側を真空吸着することを特徴とする。
また、請求項12の発明にかかる半導体装置の製造方法は、請求項10に記載の発明において、前記裏面設置工程において、前記半導体ウェハの裏面と、前記ステージとを、粘着テープを用いて貼付することを特徴とする。
また、請求項13の発明にかかる半導体装置の製造方法は、請求項12に記載の発明において、前記チップ化工程の後に、前記チップを、前記粘着テープから剥離する剥離工程を、さらに含むことを特徴とする。
また、請求項14の発明にかかる半導体装置の製造方法は、請求項13に記載の発明において、前記剥離工程の後に、前記チップを、基板に実装する実装工程を、さらに含むことを特徴とする。
また、請求項15の発明にかかる半導体装置は、半導体ウェハから切断されたチップは、チップのデバイスの表面構造よりわずかに大きな外形を有し、前記チップの裏面は外周端部にリブを有することを特徴とする。
上述した発明によれば、半導体ウェハの中央部に格子状のリブがあるので、半導体ウェハの外周端部の厚いリブと中央部の薄い部分との段差が解消される。従って、半導体ウェハの裏面の凹部を埋めたり、その凹部に入るステージなどを用意しなくても、半導体ウェハを既存のダイシング装置の平坦なステージに置いてダイシングなどの処理をすることができる。また、半導体ウェハの中央部の格子状のリブにより、薄い半導体ウェハの剛性が高くなるので、半導体ウェハの反りが大幅に緩和される。これにより、半導体ウェハのステージへの吸着力が増加し、わずかに残る半導体ウェハの反りを矯正することができる。そのため、ステージと半導体ウェハとの隙間がなくなり、ステージから半導体ウェハの端部が浮かないので、ダイシングの際に半導体ウェハの割れや欠けが減少する。また、スクラブラインに対応する領域の半導体ウェハの裏面にリブが形成されることで、デバイスの表面構造が形成された部分の半導体ウェハは薄くなっている。そのため、デバイスの特性が損なわれず、所望の特性を得ることができる。また、半導体チップは、薄層化による効果が維持されているため、半導体ウェハから切断されたままの状態で基板に実装できる。
本発明にかかる半導体装置の製造方法によれば、ウェハの剛性の低減および生産コストを抑えつつ、ウェハの割れや欠け、反りを低減することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
図1は、ウェハの裏面に格子状のリブを有するウェハの概略について示す図である。以下、この図を参照しながら実施の形態にかかる半導体装置の製造プロセスについて説明する。まず、ウェハ1のおもて面の各チップ14の形成領域に、それぞれデバイスの表面構造を形成する。ついで、ウェハ1の裏面が平坦になるように研削した後、ウェハ1のおもて面と裏面にレジスト膜を塗布する。そして、ウェハ1の裏面に、格子状のマスクパターンを転写して、レジスト膜にレジストパターンを形成する。
図1は、ウェハの裏面に格子状のリブを有するウェハの概略について示す図である。以下、この図を参照しながら実施の形態にかかる半導体装置の製造プロセスについて説明する。まず、ウェハ1のおもて面の各チップ14の形成領域に、それぞれデバイスの表面構造を形成する。ついで、ウェハ1の裏面が平坦になるように研削した後、ウェハ1のおもて面と裏面にレジスト膜を塗布する。そして、ウェハ1の裏面に、格子状のマスクパターンを転写して、レジスト膜にレジストパターンを形成する。
ウェハ1のおもて面のレジスト膜は、後のエッチング工程においてデバイスの表面構造がエッチングされないための保護膜となる。なお、ウェハ1のおもて面のレジスト膜にも、デバイスの表面構造を積み重ねるためのレジストパターンを形成してもよい。
ついで、このレジストパターンをマスクにして、例えば、混酸、アルカリまたは有機アルカリなどの薬液によるウェットエッチングや、六フッ化硫黄または四フッ化炭素などの フッ素系ガスによるドライエッチングを行い、ウェハ1の中央部を、その裏面側から薄くする。これにより、ウェハ1の裏面の中央部に格子状のリブ13が形成される。ウェハ1の薄い部分の厚さtは、特に限定しないが、例えば100μm程度である。格子状のリブ13は、ウェハ1のおもて面のスクラブラインに対応する位置に形成される。格子状のリブ13の幅は、スクラブラインの幅よりも広い。ダイシング工程において、スクラブラインに沿って格子状のリブ13を切断することで個々のチップに切り分ける。
なお、ウェハの裏面にレジストパターンを形成する際には、ウェハの裏面側からスクラブラインの位置を確認する必要がある。例えば、赤外線などの光源を用いると、ウェハ1の裏面側からスクラブラインの正確な位置を確認することができる。
ウェハの裏面には、中央部に格子状のリブ13が形成されていればよい。ウェハ1の外周端部から、その外周端部に最も近いチップまでを幅とする外周端部のリブ12は、形成されていてもよいし、形成されていなくてもよい。図1は、外周端部のリブ12が形成されているウェハ1の例である。外周端部のリブ12を形成する場合は、外周端部のリブ12の高さと中央部のリブ13の高さ(h)が同じであるのが望ましい。ただし、ウェハ1を平坦なステージにおいてダイシングを行う際に、そのステージにウェハを安定して取り付けることができ、ウェハにダイシングブレードを当てたときのウェハの撓みの影響を無視できる程度であれば、多少、個々のリブの高さにばらつきがあってもよい。また、外周端部のリブ12の幅と中央部のリブ13の幅は異なっていてもよい。
図2は、格子状のリブが形成されたウェハのダイシング工程について示す図である。上述の工程により作成されたウェハ1において、ウェハ1の裏面のリブ13を、ダイシングテープ22を用いてダイシングステージ23に貼り付ける。ついで、ダイシングブレード21で、ウェハ1のおもて面側からスクラブラインに沿って切断する。その際、ウェハ1は、リブ13の中央部付近で切断されることになる。このとき、ダイシングブレード21の高さは、ウェハ1を貼り付けた粘着テープを切断しない程度に調節されている。また、隣り合ったチップの距離は、各チップのデバイスの表面構造が切断されないように、スクラブラインを含めて適当な間隔を有するものである。ついで、ダイシングテープ22から、個々のチップ14を剥離する。これにより、個々のチップ14は、ウェハ1から切り離される。
なお、ダイシングテープを用いなくてもよい。その場合には、ダイシングステージ23として真空吸着定盤を用いて、ウェハ1の裏面に形成されたリブ13のエッチングされていない面を真空吸着定盤に吸着させる。
ダイシングにより切り離されたチップ14は、デバイスの表面構造の外周よりもわずかに大きい。チップ14の外周端部の裏面には、前記ウェハ中央部のリブの一部が残っている。このチップ14は、新たに処理されることなく、リブが残っている状態のままモジュールまたはパッケージに実装される。
次に、ウェハ1の中央部に形成されるリブ13の形状について説明する。図3は、図1に示すウェハのリブ構造の一部を示す図である。ウェハ1の各チップの全周には、チップの表面構造の周辺部への電界集中を緩和し、安定して高い耐圧を実現するためのガードリング31がある。そして、中央部のリブ13は、図示しないスクラブラインに隣接する各チップのガードリング31の一部または全部を含むように形成される。また、中央部のリブ13の幅および高さには、次のような関係がある。切断前の中央部のリブ13の幅をX、切断後に隣り合うチップに残る中央部のリブ13のそれぞれの幅をx1およびx2、高さをh、ダイシングにより除去される切り代の幅をaとすると、2x1≧h、2x2≧h、x1+a+x2=Xである。その理由は、中央部のリブ13の幅および高さの関係が2x1<hまたは2x2<hとなる場合、切断後に隣り合うチップに残る中央部のリブ13の幅が中央部のリブ13の高さに比べて小さく、中央部のリブ13のダイシングに対する強度が維持できないため、ダイシングの途中で中央部のリブ13が破損する恐れがあるためである。
そして、中央部のリブ13の幅Xは、広いほど好ましい。しかし、中央部のリブ13の側面は、ガードリングの内周端部よりデバイスの表面構造の内側に位置させてはいけない。ここで、ガードリングの内周端部は、ガードリングとデバイスの活性領域(表面構造領域)との境界に相当する。一方、中央部のリブ13の幅Xの最小値は、400μm以上とする(数値限定の理由については、後述する。)。
以上、説明したように、ウェハの中央部に格子状のリブがあるので、ウェハの外周端部の厚いリブと中央部の薄い部分との段差が解消される。従って、ウェハの裏面の凹部を埋めたり、その凹部に入るステージなどを用意しなくても、ウェハを既存のダイシング装置の平坦なステージに置いてダイシングなどの処理をすることができる。そして、この半導体装置の製造方法は、ダイシング工程に限らず、ウェハ裏面を取り付けて行う工程において有効である。また、ウェハの中央部の格子状のリブにより、薄いウェハの剛性が高くなるので、ウェハの反りが大幅に緩和される。これにより、ウェハのステージへの吸着力が増加し、わずかに残るウェハの反りを矯正することができる。そのため、ステージとウェハとの隙間がなくなり、ステージからウェハの端部が浮かないので、ダイシングの際にウェハの割れや欠けが減少する。また、スクラブラインに対応するウェハの裏面にリブが形成されることで、デバイスの表面構造の部分のウェハは薄くなっている。そのため、デバイスの特性が損なわれず、所望の特性を得ることができる。また、チップは、薄層化によるデバイスの特性が維持されているため、ウェハから切断されたままの状態で基板に実装できるものとなっている。
(実施例)
図4は、ウェハの中央部の格子状のリブ形状とウェハの剛性の関係を示す図である。まず、上述した実施の形態にしたがい、耐圧が600Vとなるパンチスルー型のIGBTを作製した。使用したウェハの直径は6インチである。また、チップの大きさを縦10mm横10mmとし、ガードリングの幅を1mm、隣接するチップ間のスクラブラインの幅を100μmとした。そして、ウェハの格子状のリブの幅および高さ、表面構造領域の厚さ、並びに外周端部のリブの有無の組み合わせを種々変えてサンプルを作製した。また、それぞれのウェハに対して、ダイシングステージへのウェハの吸着圧(定盤吸着圧)、ウェハの反り、および、ダイシングの際にチップに破損があったか否か(ダイシング時基板破損有無)を調べた。その結果を図4に示す。
図4は、ウェハの中央部の格子状のリブ形状とウェハの剛性の関係を示す図である。まず、上述した実施の形態にしたがい、耐圧が600Vとなるパンチスルー型のIGBTを作製した。使用したウェハの直径は6インチである。また、チップの大きさを縦10mm横10mmとし、ガードリングの幅を1mm、隣接するチップ間のスクラブラインの幅を100μmとした。そして、ウェハの格子状のリブの幅および高さ、表面構造領域の厚さ、並びに外周端部のリブの有無の組み合わせを種々変えてサンプルを作製した。また、それぞれのウェハに対して、ダイシングステージへのウェハの吸着圧(定盤吸着圧)、ウェハの反り、および、ダイシングの際にチップに破損があったか否か(ダイシング時基板破損有無)を調べた。その結果を図4に示す。
リブの形成にあたり、まず、ウェハの裏面にレジスト被膜として1μmのLTO(Lowtemperature oxide)膜を塗布し、ポジ型レジストにより格子状のレジストパターンを形成した。そして、このレジストパターンをマスクとしてウェハの裏面に、六フッ化硫黄によるドライエッチングを施すことで、ウェハの厚さを60μmまたは120μmまで薄くした。レジストパターンを形成する際、ウェハを透過する赤外線を照射することにより、隣接するチップ間のスクラブラインの正確な位置をウェハの裏面から確認している。
なお、図4において、外周端部のリブが有とは、ウェハの外周端部に最も近いチップからウェハの外周端部までの間をエッチングしていない状態をいう。図1に示す格子状のリブを形成したウェハは、ウェハの外周端部にリブ有とした図である。
また、格子状のリブの高さは、ダイシングによる切断の後に残される隣接するリブの幅のそれぞれに対して2倍を超えない高さとする。
また、定盤吸着圧は、格子状のリブを形成したウェハを測定用の吸着用定盤に真空吸着させ、真空計を用いて真空圧力を測定した。格子状のリブを形成したウェハを平坦なステージに置き、ウェハの最も高い箇所から最も低い箇所までの差をノギスにより測定することにより、ウェハの反りを確認した。そして、格子状のリブを形成したウェハに実際にダイシングを行うことで、ウェハの割れや欠けの有無を確認した。
実施例によれば、ウェハの裏面側に形成する格子状のリブの幅を400μm以上にした場合、ウェハの反りが緩和されることがわかった。これにより、ダイシングの際の個々のチップに破損が生じないため、歩留まりの低下を抑えることができる。また、ウェハの裏面に格子状のリブを形成することで、上述した種々の組み合わせによらず安定した定盤吸着圧を維持できることがわかった。
以上のように、本発明にかかる半導体装置の製造方法および半導体装置は、デバイス厚の薄い半導体装置を製造するのに有用であり、特に、電力変換装置などに使用されるパワー半導体装置を製造するのに適している。
1 ウェハ
11 中央部
12 リブ(外周端部)
13 リブ(中央部)
14 チップ
11 中央部
12 リブ(外周端部)
13 リブ(中央部)
14 チップ
Claims (15)
- 半導体ウェハのおもて面の中央部に各半導体チップのガードリングを含むデバイスの表面構造を形成する表面構造形成工程と、
前記半導体ウェハの裏面の、前記ガードリングに囲まれる領域に対応する部分を除去して、前記ガードリングに囲まれる領域を薄くする薄層化工程と、
を含むことを特徴とする半導体装置の製造方法。 - 半導体ウェハのおもて面の中央部に各半導体チップのガードリングを含むデバイスの表面構造を形成する表面構造形成工程と、
前記半導体ウェハの裏面の、前記ガードリングに囲まれる領域および前記ガードリングの一部の領域に対応する部分を除去して、前記ガードリングに囲まれる領域および前記ガードリングの一部の領域を薄くする薄層化工程と、
を含むことを特徴とする半導体装置の製造方法。 - 半導体ウェハのおもて面の中央部に各半導体チップのデバイスの表面構造を形成する表面構造形成工程と、
前記半導体ウェハの裏面の、前記デバイスの表面構造に対応する部分を除去して、前記デバイスの表面構造に対応する部分を薄くするとともに、前記デバイスの表面構造に対応する部分を除く領域にリブを形成する薄層化工程と、
前記リブの中央部を切断して、外周端部に前記リブの一部が残る個々の前記半導体チップを得るチップ化工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記薄層化工程は、前記半導体ウェハに塗布したレジスト膜にマスクパターンを転写してレジストパターンを形成するマスク形成工程と、
前記レジストパターンをマスクにしてエッチングを行い、前記半導体ウェハの裏面にリブを形成するリブ形成工程と、
を含むことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。 - 前記マスク形成工程では前記半導体ウェハのおもて面にもレジストパターンを形成することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記半導体ウェハの、すべての前記リブの厚さはほぼ同一であることを特徴とする請求項4または5に記載の半導体装置の製造方法。
- 前記リブは、前記半導体ウェハのおもて面のスクラブラインを含む領域に対応して形成されることを特徴とする請求項4〜6のいずれか一つに記載の半導体装置の製造方法。
- 前記リブの幅は400μm以上であることを特徴とする請求項4〜7のいずれか一つに記載の半導体装置の製造方法。
- 前記リブの高さは、前記リブの、前記スクラブラインに沿って切断された後に残る部分の幅の2倍以下であることを特徴とする請求項4〜8のいずれか一つに記載の半導体装置の製造方法。
- 前記薄層化工程によって薄くされた前記半導体ウェハをダイシング用のステージに置く裏面設置工程と、
前記半導体ウェハの中央部をおもて面側から、前記スクラブラインに沿って切断してチップにするチップ化工程と、
を含むことを特徴とする請求項1〜9のいずれか一つに記載の半導体装置の製造方法。 - 前記裏面設置工程において、前記ステージに設けられた真空吸着機構によって、前記半導体ウェハの裏面側を真空吸着することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記裏面設置工程において、前記半導体ウェハの裏面と、前記ステージとを、粘着テープを用いて貼付することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記チップ化工程の後に、前記チップを、前記粘着テープから剥離する剥離工程を、さらに含むことを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記剥離工程の後に、前記チップを、基板に実装する実装工程を、さらに含むことを特徴とする請求項13に記載の半導体装置の製造方法。
- 半導体ウェハから切断されたチップは、チップのデバイスの表面構造よりわずかに大きな外形を有し、前記チップの裏面は外周端部にリブを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092240A JP2009246198A (ja) | 2008-03-31 | 2008-03-31 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092240A JP2009246198A (ja) | 2008-03-31 | 2008-03-31 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009246198A true JP2009246198A (ja) | 2009-10-22 |
Family
ID=41307755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092240A Pending JP2009246198A (ja) | 2008-03-31 | 2008-03-31 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009246198A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022033A (zh) * | 2014-06-18 | 2014-09-03 | 江苏中科君芯科技有限公司 | 一种ti-igbt芯片背面结构的加工方法 |
-
2008
- 2008-03-31 JP JP2008092240A patent/JP2009246198A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022033A (zh) * | 2014-06-18 | 2014-09-03 | 江苏中科君芯科技有限公司 | 一种ti-igbt芯片背面结构的加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5181728B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP5266869B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9659808B2 (en) | Semiconductor-element manufacturing method and wafer mounting device using a vacuum end-effector | |
US7737531B2 (en) | Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same | |
JP7256120B2 (ja) | 半導体装置の製造方法およびウエハ貼着構造体 | |
US9905684B2 (en) | Semiconductor device having schottky junction between substrate and drain electrode | |
JP2003332271A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
JP5422907B2 (ja) | 半導体装置の製造方法 | |
JP5343525B2 (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
JP2009283717A (ja) | 半導体装置の製造方法 | |
JP5458531B2 (ja) | 半導体装置の製造方法 | |
CN105190844A (zh) | 半导体装置的制造方法 | |
CN106992122B (zh) | 半导体装置的制造方法 | |
US11712749B2 (en) | Parent substrate, wafer composite and methods of manufacturing crystalline substrates and semiconductor devices | |
JP2011165771A (ja) | 半導体装置の製造方法 | |
JP2017054861A (ja) | 半導体装置の製造方法 | |
JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
JP4826290B2 (ja) | 半導体素子の製造方法 | |
JP2009224511A (ja) | 半導体装置の製造方法 | |
JP2012064656A (ja) | 半導体装置の製造方法 | |
JP2017174877A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009246198A (ja) | 半導体装置の製造方法および半導体装置 | |
US20160005843A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2011166034A (ja) | 半導体装置の製造方法 | |
JP2009054718A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |