CN106992122B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106992122B
CN106992122B CN201611160431.XA CN201611160431A CN106992122B CN 106992122 B CN106992122 B CN 106992122B CN 201611160431 A CN201611160431 A CN 201611160431A CN 106992122 B CN106992122 B CN 106992122B
Authority
CN
China
Prior art keywords
wafer
outer peripheral
resin member
peripheral end
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611160431.XA
Other languages
English (en)
Other versions
CN106992122A (zh
Inventor
中田和成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106992122A publication Critical patent/CN106992122A/zh
Application granted granted Critical
Publication of CN106992122B publication Critical patent/CN106992122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本发明使薄化加工后的半导体晶片的操作变得容易，并且防止薄化加工时的半导体晶片的破损。在半导体晶片(10)的第1晶片面(S1)之上形成凹凸形状。在第1晶片面(S1)之上形成将晶片外周端(10E)露出的树脂部件(60)，该树脂部件(60)具有与晶片外周端(10E)分离的树脂外周端(60E)。通过将半导体晶片(10)部分地去除而在半导体晶片(10)的第2晶片面(S2)形成凹部形状(SC)，该凹部形状(SC)具有位于树脂外周端(60E)的内侧且与树脂外周端(60E)相距大于或等于0.5mm的凹部外周端(EC)。在进行了第2晶片面(S2)之上的处理后，将树脂部件(60)去除。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，特别涉及纵型电力用半导体装置的制造方法。
背景技术
在半导体装置的制造中，降低半导体晶片的厚度的加工(下面，也称为“薄化加工”)的重要性近年来不断增加。薄化加工在LSI的领域中，对于通过三维安装等进行的封装的高密度化是有益的，工艺完成时的晶片厚度有时例如降低到25μm左右。另外，薄化加工在纵型电力用半导体装置的领域中，对于改善以接通(ON)特性等为代表的通电性能是有益的。其原因在于，晶片变薄，由此半导体装置中的电流路径变短。近些年，为了改善成本以及特性，有时进行极薄晶片工艺，即，将通过FZ(Floating Zone)法制作出的晶片减薄至50μm左右而使用该晶片。
此外，作为典型的纵型电力用半导体装置，例如存在二极管元件以及半导体开关元件。对于半导体开关元件，典型来说，是IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)或者MOSFET(Metal Oxide Semiconductor Field EffectTransistor：MOS型场效应晶体管)。上述元件广泛应用于工业用电动机以及汽车用电动机等的逆变器电路、大容量服务器的电源装置、以及不间断电源装置等。
通常，作为薄化加工，进行通过背磨或者抛光实现的针对晶片背面的机械研磨、和用于将由此所产生的加工畸变去除的湿式或者干式蚀刻。然后，在背面之上，通过离子注入或者热处理而形成扩散层。然后进一步在背面之上通过蒸镀或者溅射法等而形成电极。然后，进行晶片的切割。具体而言，在将晶片安装于切割片之后，利用切割刀等从晶片切出多个芯片。
为了防止薄化加工过程中及其后的半导体晶片的破损，能够在晶片上表面之上设置保护带。保护带不仅对通过薄化加工而变薄的晶片的强度进行补偿，还具有抑制晶片上表面之上的表面阶差的影响的效果。此外，该表面阶差是在半导体装置的制造中，在半导体晶片的上表面对应于器件构造(沟槽栅极以及电极等)而形成的。作为保护带，已知例如主要由聚对苯二甲酸乙二酯(PET)制作的保护带。然而，对于近年来的薄型器件，表面阶差在器件的总厚中所占的比例变大，其结果，难以利用保护带充分地吸收表面阶差。如果阶差吸收不充分，则半导体晶片容易破损，特别是容易产生磨削加工时的晶片断裂。
因此，根据日本特开2005-317570号公报(专利文献1)，通过加热而使粘贴于晶片表面的背磨用表面保护带变形。由此，缓和晶片表面的聚酰亚胺保护膜所形成的凹凸形状。
另外，根据日本特开2006-196710号公报(专利文献2)，在半导体晶片的具有凹凸的表面粘贴胶带，该胶带具有基材层、和比由凹凸引起的阶差厚的粘接层。粘接层具有：由粘接剂构成的粘接剂层；由与上述基材层的构成材料相比更加柔软、且粘度会由于加热而降低的树脂材料构成的软化材料层。通过对胶带进行加热，从而软化材料层的粘度降低。由此，通过软化材料层变形而使得基材层的表面大致平坦。随后，以粘贴了胶带的状态对半导体晶片的背面进行磨削加工，由此使晶片变薄。根据该公报的记载，通过软化材料层的变形，胶带表面的凹凸的高度变为晶片表面的凹凸的高度的10％左右。即，利用胶带而使晶片表面的凹凸得到缓和。
经过薄化加工后的半导体晶片容易具有翘曲。该翘曲会通过保护带而得到矫正，但矫正的程度小。其原因在于，对于保护带，从其操作性方面考虑，需要能够以某种程度易于变形，因此只能具有较小的刚性。具有大翘曲的晶片难以进行输送、或者在操作时容易产生断裂或者缺口。因而，使用了保护带的技术虽然对表面阶差的吸收有效，但对翘曲的抑制基本没有效果。因此，对于使用了保护带的现有技术，有时不能充分地消除薄化加工后的晶片的操作的困难程度。
作为为了抑制薄化加工后的半导体晶片的翘曲而确保其刚性的方法，存在不将半导体晶片的整体薄化而仅将其一部分薄化的方法。例如，根据日本特开2007-19379号公报（专利文献3），通过晶片的背面之中的与器件区域相当的区域的磨削而形成凹部，在凹部的外周侧形成环状加强部。直至将环状加强部去除为止，由环状加强部对器件区域的外周侧进行加强。因此，背面磨削后的晶片的输送或者针对晶片的追加加工等后续的晶片的操作变得容易。
专利文献1：日本特开2005-317570号公报
专利文献2：日本特开2006-196710号公报
专利文献3：日本特开2007-19379号公报
将如保护带这种树脂部件设置于半导体晶片的上表面之上的技术，对于通过对上表面之上的表面阶差进行吸收而防止晶片的破损是有效的。然而，该技术如上所述对于抑制晶片的翘曲基本没有效果。另一方面，关于使用加强部的技术，该技术通过确保晶片的刚性而使晶片的翘曲得到抑制，因此对于使晶片的操作变得容易是有效的，其中，该加强部是通过将晶片的外周部较厚地保留而构成的。然而，该技术没有吸收表面阶差的作用。因而，仅利用该技术容易产生因表面阶差引起的晶片的破损。
发明内容
因此，本发明人研究了通过将上述2种技术组合而使薄化加工时以及其后的半导体晶片的操作更容易。深度研究的结果是，发现了上述技术不是相互独立地起作用，而是彼此产生影响。具体而言，本发明人发现了下述情况，即，若仅将上述技术单纯地组合，则有时在薄化加工时不能有效地防止半导体晶片的断裂，为了有效地防止该断裂，需要上述树脂部件以及加强部的相对位置满足特定的条件。
本发明就是基于上述见解而提出的，其目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够使薄化加工后的半导体晶片的操作变得容易、且防止薄化加工时的半导体晶片的破损。
本发明的半导体装置的制造方法具有以下工序。准备半导体晶片，该半导体晶片具有第1晶片面、晶片外周端以及与第1晶片面相反的第2晶片面。在半导体晶片的第1晶片面之上形成凹凸形状。在形成凹凸形状之后，在半导体晶片的第1晶片面之上形成树脂部件，该树脂部件具有与晶片外周端分离的树脂外周端，该树脂部件将晶片外周端露出。通过将半导体晶片部分地去除而在半导体晶片的第2晶片面形成凹部形状，该凹部形状具有位于树脂外周端的内侧且与树脂外周端相距大于或等于0.5mm的凹部外周端。在形成凹部形状之后，进行半导体晶片的第2晶片面之上的处理。在进行处理之后，将树脂部件去除。
发明的效果
根据本发明，通过将半导体晶片部分地去除，从而在半导体晶片的第2晶片面形成凹部形状。半导体晶片之中的与凹部形状相比处于外侧的部分具有作为半导体晶片的加强部的作用。由此，通过确保半导体晶片的刚性，从而抑制晶片的翘曲。因而，能够使薄化加工后的半导体晶片的操作变得容易。这里，凹部形状形成为具有位于树脂外周端的内侧且与树脂外周端相距大于或等于0.5mm的凹部外周端。由此，能够防止薄化加工时的半导体晶片的断裂。这样，根据本发明，能够使薄化加工后的半导体晶片的操作变得容易、且防止薄化加工时的半导体晶片的破损。
附图说明
图1是概略性表示本发明的实施方式1中的半导体装置的结构的局部剖视图。
图2是概略性表示本发明的实施方式1中的半导体装置的制造方法的构成的流程图。
图3是概略性表示本发明的实施方式1中的半导体装置的制造方法的工序的剖视图（a）～（d）。
图4是概略性表示本发明的实施方式1中的半导体装置的制造方法中的树脂部件的形成工序的局部剖视图（a）～（c）。
图5是概略性表示本发明的实施方式1中的半导体装置的制造方法中的形成了凹凸形状后的半导体晶片的局部剖视图。
图6是概略性表示本发明的实施方式1中的半导体装置的制造方法中的形成了扩散层的半导体晶片的局部剖视图。
图7是表示本发明的实施方式1中的半导体装置的制造方法中的薄化加工后的半导体晶片的厚度分布的例子的曲线图（a）、以及表示对比例的制造方法中的薄化加工后的半导体晶片的厚度分布的例子的曲线图（b）。
图8是示意性表示薄化加工后的树脂部件与环状加强部之间的相对位置的定义的剖视图（a）、以及示出该相对位置与晶片断裂率的关系的例子的曲线图（b）。
图9是示意性表示薄化加工后的树脂部件与晶片外周端之间的距离的定义的剖视图（a）、以及表示该距离与形成了扩散层后的晶片背面之上的异物数量的关系的曲线图（b）。
图10是概略性表示本发明的实施方式2中的半导体装置的制造方法的构成的流程图。
图11是概略性表示本发明的实施方式3中的半导体装置的制造方法的构成的流程图。
标号的说明
EC凹部外周端，S1晶片上表面（第1晶片面），S2晶片背面（第2晶片面），SC凹部形状，UD凹凸形状，TR沟槽，10半导体晶片，10E晶片外周端，10R环状加强部，31发射极电极，32集电极电极，50半导体装置，60树脂部件，60E树脂外周端。
具体实施方式
下面，基于附图对本发明的实施方式进行说明。此外，在下面的附图中，对相同或者相当的部分标注相同的参考编号。
＜实施方式1＞
(装置结构)
参照图1，本实施方式的半导体装置50是纵型电力用半导体装置，具体而言是沟槽栅型IGBT。半导体装置50具有半导体晶片10、栅极绝缘膜21、栅极电极22、层间绝缘膜23、发射极电极31(第1电极层)和集电极电极32(第2电极层)。半导体晶片10具有晶片上表面S1(第1晶片面)和晶片背面S2(与第1晶片面相反的第2晶片面)。在晶片上表面S1之上由于存在沟槽TR、层间绝缘膜23、发射极电极31、电极焊盘(未图示)等而形成有凹凸形状。
半导体晶片10具有n漂移层1、n型层2、p基极层3、n发射极层4、n型层5和p集电极层6。在本实施方式中，半导体晶片10由硅制成。p集电极层6形成晶片背面S2。n型层5设置于p集电极层6之上。n漂移层1设置于n型层5之上。n型层2设置于n漂移层1之上。p基极层3设置于n型层2之上。n发射极层4部分地设置于p基极层3之上。n发射极层4以及p基极层3形成晶片上表面S1。
设置于晶片上表面S1的沟槽TR将n发射极层4、p基极层3和n型层2贯穿而到达n漂移层1。栅极绝缘膜21覆盖沟槽TR的内壁。栅极电极22隔着栅极绝缘膜21设置于沟槽TR内。发射极电极31设置于晶片上表面S1之上，与n发射极层4以及p基极层3相接触。集电极电极32设置于晶片背面S2之上，与p集电极层6相接触。
(制造方法)
图2是概略性表示本实施方式中的半导体装置的制造方法的构成的流程图。图3(a)～(d)是关注包含半导体晶片10整体的概略形状而按工序的顺序对该制造方法进行说明的图。图4(a)～(c)是示意性表示晶片上表面S1之上的凹凸形状、且按工序的顺序对该制造方法进行说明的图。下面，参照上述图，对本实施方式中的半导体装置的制造方法进行说明。
在步骤S10(图2)中，准备半导体晶片10(图3(a))。半导体晶片10具有晶片上表面S1(第1晶片面)、晶片背面S2(与第1晶片面相反的第2晶片面)和晶片外周端10E。
在步骤S20(图2)中，在晶片上表面S1之上形成凹凸形状UD(图4(a))。此外，该凹凸形状UD示意性表示出因存在半导体装置的元件构造而形成的晶片上表面S1之上的凹凸形状。具体而言，参照图5，凹凸形状UD是因存在沟槽TR、层间绝缘膜23、发射极电极31、电极焊盘(未图示)等而形成的。
在步骤S30(图2)中，接着在半导体晶片10的晶片上表面S1之上形成树脂部件。树脂部件例如由聚酰亚胺树脂制成。具体而言，首先在步骤S31(图2)中，在晶片上表面S1之上堆积树脂部件60(参照图3(b)以及图4(b))。在堆积树脂部件60时或者通过其后的处理，将树脂部件60配置为，具有与晶片外周端10E分离的树脂外周端60E，该树脂部件60将晶片外周端10E露出(参照图3(c))。优选树脂外周端60E配置为在俯视观察(平面布局)时位于晶片外周端10E的内侧且与晶片外周端10E相距大于或等于0.5mm。这意味着，在图3(c)中，关于图中横向的位置，树脂外周端60E位于从晶片外周端10E向内侧(即，向晶片中心侧)隔开大于或等于0.5mm的间隔的位置。在通过涂覆法进行树脂部件60的堆积的情况下，通过利用旋转涂覆机(spin coater)实现的清洗处理而将树脂部件60的端部去除，由此能够容易地获得如上述的配置。此外，与将预先成型的树脂部件粘贴于半导体晶片10之上的情况不同，在如上述涂覆法那样通过材料的堆积而形成树脂部件60的情况下，树脂部件无需具有粘接剂。
接着在步骤S32(图2)中，将树脂部件60平坦化(参照图4(b)以及(c))。优选能够通过对树脂部件60实施热处理而进行平坦化。热处理条件例如是以200℃左右进行3分钟左右的处理。热处理例如能够通过利用热板等加热手段实现的晶片背面S2的加热、或者利用焙烧炉实现的半导体晶片10的加热而进行。也可以取代热处理而进行机械处理。例如，也可以进行使用了金刚石刀具等的切削处理。
在步骤S40(图2)中，如图3(d)所示，通过将半导体晶片10部分地去除而在晶片背面S2形成凹部形状SC。凹部形状SC的形成能够通过磨削等机械加工而进行。优选为了将在机械加工中产生的破碎层去除，还进行湿式蚀刻。湿式蚀刻能够例如将包含氢氟酸以及硝酸的混合酸用作蚀刻液而进行。凹部形状SC具有凹部外周端EC，该凹部外周端EC在俯视观察时位于树脂外周端60E的内侧且与树脂外周端60E相距大于或等于0.5mm。这意味着，在图3(d)中，关于图中横向的位置，凹部外周端EC位于从树脂外周端60E向内侧(即，向晶片中心侧)隔开大于或等于0.5mm的间隔SP的位置。半导体晶片10之中的与凹部形状SC相比处于外侧的部分构成半导体晶片10的环状加强部10R。与半导体晶片10之中的形成了凹部形状SC的部分相比，环状加强部10R具有更大的厚度。另外，环状加强部10R在俯视观察时具有将凹部形状SC包围的环状形状。由此，环状加强部10R具有提高进行薄化加工后的半导体晶片10的刚性的作用。
在步骤S50(图2)中，接着进行用于获得半导体元件构造的、晶片背面S2之上的处理。作为该处理，在本实施方式中，是在步骤S51(图2)中，在晶片背面S2之上作为扩散层而形成n型层5以及p集电极层6(图6)。关于扩散层的形成，典型地是通过离子注入处理以及激活处理而进行。激活处理能够利用电炉或者激光器等而进行。
在步骤S60(图2)中，接着将树脂部件60去除。树脂部件60的去除例如通过下述方式而进行，即，通过将有机溶剂滴下，从而将树脂溶解。或者，也可以进行使用了包含氧的等离子而实施的树脂的碳化(所谓的灰化处理)。或者，也可以使用由硫酸以及双氧水构成的混合液而进行去除，此时还可以一并使用上述灰化处理。
在步骤S70(图2)中，接着在晶片背面S2之上作为电极层而形成集电极电极32。例如，通过蒸镀法或者溅射法而将铝、钛、镍、金等的金属膜成膜于晶片背面S2之上。优选在该金属膜的成膜之后，通过300℃～450℃左右的热处理而产生金属膜中的金属原子(例如铝原子)和半导体晶片10中的硅原子的相互扩散。通过由此所产生的合金化，集电极电极32和半导体晶片10更可靠地得到接合。此外，上述相互扩散还能够利用在安装通过后面叙述的切割而切出的半导体装置50时的焊接处理时的热的作用来产生。通过利用该作用，也可以省略上述的热处理。
在步骤S80(图2)中，切割半导体晶片10。具体而言，首先将集电极电极32粘贴至切割带的粘接面。由此，半导体晶片10被安装至切割框。接着，通过使用了切割刀或者激光器的切割装置，从设置有元件构造的半导体晶片10切出多个芯片作为半导体装置50(图1)。
(实施例)
图7(a)示出步骤S60(图2)之后的半导体晶片10的半导体区域的厚度TH(图6)的分布的例子。在曲线图中，“晶片位置”表示直径方向上的与半导体晶片10的中心位置相距的距离。另外，厚度TH如图6所示，是忽略了沟槽TR的存在的半导体区域的尺寸。厚度测定是在半导体晶片10之中的进行了薄化加工的部分、即凹部形状SC处进行的。另外，在测定中，使用了利用红外光的非接触式测定装置(“浜松ホトニクス”制“Optical MicroGauge”)。
此外，在获得用于上述的厚度测定的样品时，作为步骤S10(图2)，准备了直径200mm的半导体晶片10(图3(a))。另外，作为步骤S20(图2)，形成了具有表面阶差10μm的凹凸形状UD(图4(a))。另外，作为步骤S30(图2)，通过厚度为20μm的塗布工序(图4(b))、以200℃的3分钟的热处理实现的平坦化工序(图4(c))而形成了树脂部件60。另外，作为步骤S40(图2)，通过利用横向进给(infeed)方式的研磨装置实现的直至85μm为止的磨削加工、和其后利用由氢氟酸、硝酸、硫酸以及磷酸构成的混合酸实现的直至65μm为止的湿式蚀刻，进行了薄化加工(图3(d))。环状加强部10R的宽度(图3(d)中的横向的尺寸)设为3mm左右。
另一方面，图7(b)示出对比例的结果，在该对比例中未进行上述的树脂部件60的形成。根据图7(a)以及(b)的比较可知，通过设置树脂部件60，从而使得薄化加工后的半导体晶片10的厚度分布更均匀化。
图8(a)是示意性表示薄化加工后的树脂部件60与环状加强部10R之间的相对位置P的定义的剖视图。相对位置P以半导体晶片10的凹部形状SC与环状加强部10R的边界即凹部外周端EC的位置作为基准而表示树脂外周端60E的位置。相对位置P的符号在树脂外周端60E与基准位置相比位于外侧的情况(换言之，位于环状加强部10R之上的情况)下被定义为正，在树脂外周端60E与基准位置相比位于内侧的情况(换言之，位于凹部形状SC之上的情况)下被定义为负。图8(b)是表示以上述方式定义出的相对位置P与直至50μm为止的薄化加工时的晶片断裂率的关系的例子的曲线图。根据其结果可知，在相对位置P大于或等于0的情况下，薄化加工中的晶片断裂率降低。特别是在相对位置P大于或等于+0.5mm的情况下，换言之，在树脂部件60向环状加强部10R侧凸出大于或等于0.5mm的情况下，能够显著且稳定地降低薄化加工中的晶片断裂率。此外，相对位置P大于或等于+0.5mm这一条件意味着，在图3(d)中，凹部外周端EC位于从树脂外周端60E向内侧隔开大于或等于0.5mm的间隔SP的位置。
图9(a)是示意性表示薄化加工后的树脂部件60与晶片外周端10E之间的距离DS的定义的剖视图。距离DS是晶片外周端10E与树脂外周端60E之间的距离。图9(b)是表示该距离DS与步骤S50(图2)之后的凹部形状SC内的晶片背面S2之上的大小为大于或等于5μm的异物数量的关系的例子的曲线图。根据该结果可知，在距离DS大于或等于0.5mm的情况下能够显著降低晶片背面S2之上的异物数量，在距离DS大于或等于0.75mm的情况下能够进一步显著降低该异物数量。通过降低异物数量，从而抑制为了形成扩散层而向晶片背面S2之上进行的离子注入被异物妨碍这一情况。因而，能够在晶片背面S2之上形成高品质的扩散层。
(效果的汇总)
根据本实施方式，通过将半导体晶片10部分地去除，从而在晶片背面S2形成凹部形状SC(图8(a))。半导体晶片10之中的与凹部形状SC相比处于外侧的部分构成环状加强部10R。环状加强部10R具有作为半导体晶片10的加强部的作用。由此，通过确保半导体晶片10的刚性，从而抑制晶片的翘曲。因而，能够使薄化加工后的半导体晶片10的操作变得容易。这里，凹部形状SC形成为具有凹部外周端EC，该凹部外周端EC在俯视观察时位于树脂外周端60E的内侧且与树脂外周端60E相距大于或等于0.5mm。由此，能够防止薄化加工时的半导体晶片10的断裂(图8(b))。这样，根据本实施方式，能够使薄化加工后的半导体晶片10的操作变得容易，并且防止薄化加工时的半导体晶片10的破损。
通过在堆积树脂部件60之后对树脂部件60进行平坦化(图4(b)以及(c))，从而能够更充分地确保树脂部件60的平坦性。由此，能够更充分地对半导体晶片10的表面阶差进行吸收。
作为将树脂部件60去除之前的处理，在晶片背面S2之上形成n型层5以及p集电极层6(图6)作为扩散层。由此，在晶片背面S2处形成扩散层时，能够利用树脂部件60(图3(d))保护晶片上表面S1。具体而言，防止异物附着于晶片上表面S1之上、或晶片上表面S1受到损伤。
树脂外周端60E(图9(a))与晶片外周端10E分离。优选树脂外周端60E配置为在俯视观察时位于晶片外周端10E的内侧且与晶片外周端10E相距大于或等于0.5mm(参照图9(b))。由此，抑制在半导体晶片10的操作时因树脂部件60形成的异物附着于晶片背面S2之上。
优选树脂部件60例如通过涂覆法等进行材料的堆积而形成。在该情况下，树脂部件60无需具有粘接材料。通过不使用粘接剂，第1是避免在真空中施加热负载的工序中因来自粘接剂的脱出气体而引起的不希望的现象。例如，防止离子注入工序中的注入不良。另外，抑制通过蒸镀法或者溅射法等进行的成膜的品质波动。第2是避免在薄化加工的湿式蚀刻中混合酸等蚀刻液与在树脂部件的端部露出的粘接剂的反应。如果发生该反应，则第1是树脂部件的端部会意外地剥落，从而容易发生半导体晶片10的断裂或者缺口。第2是即使在去除树脂部件之后，通过上述反应而生成的物质也可能残留于半导体晶片10之上。该残留物可能成为半导体晶片10之上的异物的发生源。
＜实施方式2＞
(制造方法)
图10是概略性表示本实施方式中的半导体装置的制造方法的构成的流程图。至步骤S40为止的工序与实施方式1(图2)的工序相同。接着在步骤S50M中，在与实施方式1的步骤S51相同的工序之后，进行步骤S52。该步骤S52是与实施方式1的步骤S70(图2)相同地在晶片背面S2之上形成作为电极层的集电极电极32(图1)的工序，但在本实施方式中，是在将树脂部件60(图3(d))去除的步骤S60之前实施的。换言之，在本实施方式中，作为电极层的集电极电极32的形成是作为将树脂部件60去除之前的在晶片背面S2之上的处理而进行的。此外，对于上述以外的构成，与上述的实施方式1的构成大致相同。
(实施例)
在实施例中，在将电极层形成于晶片背面S2之上后，将晶片上表面S1之上的树脂部件60去除。接着，对在晶片上表面S1之上存在的、大小为大于或等于5μm的伤痕以及异物的数量进行了计数。另一方面，在对比例中，未形成树脂部件60，在形成电极层之后进行了与上述相同的计数。此外，晶片背面S2之上的电极层的形成是利用成膜装置而进行的，该成膜装置具有通过对晶片上表面S1进行吸附而将半导体晶片10固定的工作台。在下面示出上述的计数的结果。
【表1】
Figure BDA0001181259970000131
根据该结果可知，通过在去除树脂部件60之前形成晶片背面S2之上的电极层，从而能够降低晶片上表面S1之上的伤痕以及异物的数量。
(效果的汇总)
根据本实施方式，作为在将树脂部件60去除之前的处理，在晶片背面S2之上形成电极层。由此，在晶片背面S2处形成电极层时，能够利用树脂部件60保护晶片上表面S1。具体而言，防止异物附着于晶片上表面S1之上，或者晶片上表面S1受到损伤。
＜实施方式3＞
(制造方法)
图11是概略性表示本实施方式中的半导体装置的制造方法的构成的流程图。至步骤S50M为止的工序与实施方式2(图10)的工序相同。然后，在步骤S60M中进行切割，接着在步骤S80M中将树脂部件60(图3(d))去除。换言之，在将树脂部件60去除之前对半导体晶片10进行切割。树脂部件60的去除例如能够通过下述方式而进行，即，通过从切割框之上将有机溶剂滴下，从而将树脂溶解。或者，也可以进行灰化处理。此外，对于上述以外的结构，与上述的实施方式2的结构大致相同。
(实施例)
对于直至薄化工序(步骤S40)为止的处理，以与实施方式1中的实施例相同的方法进行至厚65μm为止。在实施例中，在进行切割且将晶片上表面S1之上的树脂部件60去除之后，对在晶片上表面S1(芯片上表面)之上存在的、因切割形成的切屑等大小为大于或等于10μm的异物数量进行了计数。另一方面，在对比例中，未形成树脂部件60，在切割之后进行了与上述相同的计数。在下面示出上述计数的结果。
【表2】
Figure BDA0001181259970000141
根据该结果可知，通过在去除树脂部件60之前进行切割，从而能够降低晶片上表面S1之上的异物数量。
(效果的汇总)
根据本实施方式，作为在将树脂部件60去除之前的处理，对半导体晶片10进行切割。由此，在切割时，能够利用树脂部件60保护晶片上表面S1。具体而言，防止异物附着于晶片上表面S1之上。
在上述各实施方式中，详细说明了半导体装置50(图1)，但半导体装置也可以是除图1所示的半导体装置以外的纵型电力用半导体装置。具体而言，在图1中示出了n沟道型的装置，但也可以将导电性调换而构成p沟道型的装置。另外，半导体装置并不限定于IGBT，也可以为其他纵型半导体开关元件，例如，也可以为MISFET(Metal InsulatorSemiconductor Field Effect Transistor：MIS型场效应晶体管)。MISFET例如也可以通过下述方式获得，即，通过在图1中将p集电极层6省略而将晶片背面S2设为由n型层5构成。在该情况下，发射极电极31以及集电极电极32分别与源极电极以及漏极电极相当。另外，作为半导体装置，在图1中示出了沟槽型的半导体装置，但半导体装置也可以为不具有沟槽的、平面型的半导体装置。另外，半导体装置并不限定于半导体开关元件，例如也可以为二极管元件。
本发明在其发明的范围内，能够对各实施方式进行自由组合，或者对各实施方式适当进行变形、省略。

Claims (6)

1.一种半导体装置的制造方法，其具有下述工序：
准备半导体晶片的工序，该半导体晶片具有第1晶片面、晶片外周端以及与所述第1晶片面相反的第2晶片面；
在所述半导体晶片的所述第1晶片面之上形成凹凸形状的工序；
在形成所述凹凸形状的工序之后使用涂覆法在所述半导体晶片的所述第1晶片面之上形成树脂部件的工序，该树脂部件具有与所述晶片外周端分离的树脂外周端，该树脂部件将所述晶片外周端露出；
通过将所述半导体晶片部分地去除而在所述半导体晶片的所述第2晶片面形成凹部形状的工序，该凹部形状具有位于所述树脂外周端的内侧且与所述树脂外周端相距大于或等于0.5mm的凹部外周端；
在形成所述凹部形状的工序之后，进行所述半导体晶片的所述第2晶片面之上的处理的工序；以及
在进行所述处理的工序之后，将所述树脂部件去除的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，
形成所述树脂部件的工序包含下述工序：
在所述第1晶片面之上堆积所述树脂部件的工序；以及
在堆积所述树脂部件的工序之后，将所述树脂部件平坦化的工序。
3.根据权利要求1或者2所述的半导体装置的制造方法，其中，
进行所述处理的工序包含在所述第2晶片面之上形成扩散层的工序。
4.根据权利要求1或者2所述的半导体装置的制造方法，其中，
进行所述处理的工序包含在所述第2晶片面之上形成电极层的工序。
5.根据权利要求1或者2所述的半导体装置的制造方法，其中，
还具有在将所述树脂部件去除的工序之前对所述半导体晶片进行切割的工序。
6.根据权利要求1或者2所述的半导体装置的制造方法，其中，
在形成树脂部件的工序中，所述树脂外周端配置于所述晶片外周端的内侧且与所述晶片外周端相距大于或等于0.5mm。
CN201611160431.XA 2015-12-15 2016-12-15 半导体装置的制造方法 Active CN106992122B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015243779A JP6510393B2 (ja) 2015-12-15 2015-12-15 半導体装置の製造方法
JP2015-243779 2015-12-15

Publications (2)

Publication Number Publication Date
CN106992122A CN106992122A (zh) 2017-07-28
CN106992122B true CN106992122B (zh) 2020-07-14

Family

ID=58671276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611160431.XA Active CN106992122B (zh) 2015-12-15 2016-12-15 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9653412B1 (zh)
JP (1) JP6510393B2 (zh)
CN (1) CN106992122B (zh)
DE (1) DE102016222005B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216154A (ja) * 2018-06-12 2019-12-19 株式会社ディスコ ウェーハの加工方法
JP2020053443A (ja) * 2018-09-24 2020-04-02 株式会社デンソー 半導体ウェハの製造方法
JP2020136445A (ja) * 2019-02-19 2020-08-31 株式会社ディスコ ウエーハの加工方法
JP7332398B2 (ja) * 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
JP7431052B2 (ja) 2020-02-13 2024-02-14 株式会社ディスコ ウェーハの加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956469A (zh) * 2011-08-26 2013-03-06 三菱电机株式会社 半导体元件的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3514712B2 (ja) * 1999-12-01 2004-03-31 シャープ株式会社 半導体ウエハの裏面研削装置
US6520844B2 (en) 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
JP2006196710A (ja) 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
US7429772B2 (en) * 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
JP5073962B2 (ja) * 2006-05-12 2012-11-14 株式会社ディスコ ウエーハの加工方法
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
JP2010016188A (ja) * 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP5599342B2 (ja) * 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
CN104221131B (zh) * 2012-09-07 2016-12-21 富士电机株式会社 半导体元件的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956469A (zh) * 2011-08-26 2013-03-06 三菱电机株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
JP6510393B2 (ja) 2019-05-08
CN106992122A (zh) 2017-07-28
JP2017112158A (ja) 2017-06-22
DE102016222005B4 (de) 2024-01-18
DE102016222005A1 (de) 2017-06-22
US9653412B1 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
CN106992122B (zh) 半导体装置的制造方法
KR101475384B1 (ko) 반도체장치의 제조방법
KR101309675B1 (ko) 반도체장치의 제조방법
US8507362B2 (en) Process of forming ultra thin wafers having an edge support ring
TWI609418B (zh) 半導體元件之製造方法以及晶圓安裝裝置
JP7256120B2 (ja) 半導体装置の製造方法およびウエハ貼着構造体
US9972521B2 (en) Method for manufacturing semiconductor device to facilitate peeling of a supporting substrate bonded to a semiconductor wafer
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR101440393B1 (ko) 반도체장치의 제조방법
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
US9704813B2 (en) Method of manufacturing semiconductor device
JP6762396B2 (ja) 半導体装置の製造方法
US9240456B2 (en) Method for manufacturing semiconductor device
CN114496723A (zh) 半导体装置的制造方法和热板
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP2020177963A (ja) 半導体チップの製造方法
WO2022210680A1 (ja) パワー半導体及びその製造方法
JP4724729B2 (ja) 半導体装置の製造方法
JP2010016189A (ja) 遮蔽板及びそれを用いた半導体装置の製造方法
JP2014078587A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant