CN104022033A - 一种ti-igbt芯片背面结构的加工方法 - Google Patents
一种ti-igbt芯片背面结构的加工方法 Download PDFInfo
- Publication number
- CN104022033A CN104022033A CN201410274412.4A CN201410274412A CN104022033A CN 104022033 A CN104022033 A CN 104022033A CN 201410274412 A CN201410274412 A CN 201410274412A CN 104022033 A CN104022033 A CN 104022033A
- Authority
- CN
- China
- Prior art keywords
- back side
- chip
- disk
- igbt
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000003754 machining Methods 0.000 title abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000001465 metallisation Methods 0.000 claims abstract description 5
- 238000011161 development Methods 0.000 claims abstract description 4
- 238000003672 processing method Methods 0.000 claims description 12
- 238000013519 translation Methods 0.000 claims description 10
- 230000014616 translation Effects 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012067 mathematical method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种TI-IGBT芯片背面结构的加工方法，属于微电子技术领域。该方法包括：圆片正面结构加工完后，在所述圆片的背面注入P型掺杂；对所述圆片的背面涂光刻胶，然后根据背面掩膜板对圆片的背面光刻胶划分不同区域依次进行曝光。掩膜板图形包含有多个图形单元，图形单元平移对称地排列；控制曝光区域间的相对位置，使整个圆片的曝光图形基于图形单元连续并平移对称；显影后对所述圆片的背面注入N型掺杂，然后将背面光刻胶去除，最终退火激活掺杂后进行背面金属化。本发明可以使不同电压及电流等级的TI-IGBT产品共用同一块背面掩膜板，节省了大量的制版成本，提高生产率。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种TI-IGBT芯片背面结构曝光的方法。
背景技术
TI-IGBT：Triple mode Integrate-Insulated Gate BipolarTransistor，三模式集成绝缘栅型双极晶体管。它是将IGBT、VDMOS、FRD三种器件的结构和功能巧妙的结合起来。器件在正向导通时类似IGBT器件，具有较小的导通压降。在关断过程中类似VDMOS器件，具有较快的关断速度。当器件承受反向电压时，器件工作类似FRD器件。TI-IGBT器件可以双向导通电流，在驱动感性负载时无需反并联续流FRD。相对于传统IGBT器件，TI-IGBT一方面提高了器件的整体性能，另一方面大幅降低了器件的制造成本。
VDMOS器件的背面是N型半导体，属于单极性器件，开关速度快，但是随着耐压的增加，器件的导通压降迅速增大。IGBT器件的背面是P型半导体，在导通时P型集电极会注入大量的空穴，从而发生电导调制效应，降低了导通压降。但另一方面由于注入了大量少子，器件关断时需要将过剩的少子复合掉，这导致器件关断较慢。TI-IGBT是将VDMOS结构、IGBT结构及FRD结构相融合的结构，其性能既有低的导通压降，又有快的关断速度，同时器件还具有逆导功能。
现有技术中如图1所示，先加工好TI-IGBT的正面工艺及N+缓冲层，然后在圆片的背面全部区域注入P型掺杂形成P+集电区(参见图2)，再在圆片背面涂光刻胶后用背面掩膜板曝光，通过显影将需要注入N型掺杂的区域上方的光刻胶去除后注入N型掺杂。N型掺杂的剂量要足够大，以保证将P型杂质都补偿掉。N型掺杂分布结深要足够深，以保证N+集电区与N+缓冲层连通(参见图3)。
现有技术制作掩膜板时要求背面版图与正面版图大小匹配，针对不同的正面版图需要专门制作相应的背面掩膜板。圆片背面曝光时背面掩膜板需要与圆片正面的各芯片的图形套准，通常使用步进式光刻机逐一对一个芯片或少数芯片背面进行曝光。其缺点在于：第一、针对不同电压电流等级的TI-IGBT产品，需要制作相对应的背面掩膜板，增加了制版成本；第二、背面掩膜板与正面图形套准困难，需要先进的设备，工艺难度较大；第三、每次只能为一个芯片或少数芯片的背面进行曝光，效率较低。
发明内容
本发明所要解决的技术问题是提供一种TI-IGBT芯片背面结构的加工方法，解决了现有技术中对不同电压或电流等级的TI-IGBT芯片进行曝光需要单独设计和制作相应的背面掩膜板的技术问题。
为解决上述技术问题，本发明提供了一种TI-IGBT芯片背面结构的加工方法，具体包括如下步骤：
圆片正面结构加工完后，在所述圆片的背面注入P型掺杂；
对所述圆片的背面涂光刻胶，然后根据背面掩膜板对所述圆片的背面划分不同区域，依次进行曝光，根据所述背面掩膜板形成的掩膜板图形，最后形成背面图形；
其中，所述掩膜板图形包含有多个图形单元，所述多个图形单元平移对称地排列，依次控制曝光区域间的相对位置，使整个所述圆片的曝光图形基于图形单元连续并平移对称；显影后对所述圆片的背面注入N型掺杂，然后将所述光刻胶去除，最终退火激活掺杂后进行背面金属化。
进一步地，多个所述圆片背面的图形单元的排列方向与所述圆片正面的芯片的排列方向平行。
进一步地，多个所述圆片背面的图形单元的排列方向与所述圆片正面的芯片的排列方向之间形成一偏转角。
进一步地，所述圆片正面的芯片尺寸为所述圆片背面的图形单元尺寸的整数倍。
进一步地，所述TI-IGBT结构为N沟道TI-IGBT或P沟道TI-IGBT。
本发明提供的TI-IGBT芯片背面结构的加工方法，通过精确控制背面不同曝光区域的相对位置，使背面图形单元在整个硅片的范围内连续且平移对称。在此基础上可以通过两种方式提高芯片参数的一致性，一是控制背面图形的排列方向，二是使芯片的尺寸为背面图形单元尺寸的整数倍。这样，背面图形曝光时无需与圆片正面芯片的图形套准，只需精确控制背面不同曝光区域的相对位置。对于不同电压、电流等级的芯片可使用同一块背面掩膜板加工，甚至对于不同尺寸的圆片也可共用背面掩膜板加工，节省了大量的制版成本。本专利所述方法是以适当降低产品的性能及参数一致性为代价，尽可能地压缩产品的生产成本，提高生产率。
附图说明
图1为现有技术提供的加工TI-IGBT的正面工艺和N+缓冲层示意图；
图2为现有技术提供的形成P+集电区结构示意图；
图3为现有技术提供的将N+集电区与N+缓冲层连通结构示意图；
图4为本发明实施例提供的TI-IGBT芯片背面结构的加工方法流程图；
图5为本发明实施例一提供的圆片通过分区域曝光完成整个圆片曝光的示意图；
图6为本发明实施例一提供的TI-IGBT圆片背面结构图形排列方向与芯片排列方向平行的示意图；
图7为本发明实施例一提供的TI-IGBT圆片上不同芯片背面包含的N+集电区位置及数量对比示意图；
图8为本发明实施例二提供的TI-IGBT圆片背面图形排列方向与圆片正面芯片排列方向呈特定偏移角的示意图；
图9为本发明实施例二提供的TI-IGBT圆片上不同芯片背面包含的N+集电区位置及数量对比示意图；
图10为本发明实施例三提供的TI-IGBT圆片背面图形单元尺寸与圆片正面芯片尺寸关系示意图。
具体实施方式
参见图4，本发明实施例提供的一种TI-IGBT芯片背面结构的加工方法，包括如下步骤：
步骤101：圆片正面结构加工完后，在圆片的背面注入P型掺杂；
步骤102：对圆片的背面涂光刻胶，然后根据背面掩膜板对圆片的背面划分不同区域，依次进行曝光，根据背面掩膜板形成的掩膜板图形，最后形成背面图形；
其中，掩膜板图形包含有多个图形单元，多个图形单元平移对称地排列，依次控制曝光区域间的相对位置，使整个圆片的曝光图形基于图形单元连续并平移对称；
步骤103：对曝光后的圆片进行显影；
步骤104：对圆片的背面注入N型掺杂；
步骤105：对圆片的背面光刻胶去除；
步骤106：对圆片进入退火，激活掺杂后进行背面金属化。
实施例1：
本发明实施例中，以N沟道TI-IGBT为例，然而也适用于P沟道TI-IGBT。只需要将P/N相互替换既是P沟道TI-IGBT的对应结构。
芯片的正面工艺完成后，在圆片背面注入P型掺杂后对圆片背面涂光刻胶。然后根据背面掩膜板划分不同区域依次进行曝光，形成背面图形；
掩膜板图形包含有多个图形单元，图形单元平移对称地排列；精确控制曝光区域间的相对位置，使整个圆片的曝光图形基于图形单元连续并平移对称；显影后对所述圆片的背面注入N型掺杂，然后将背面光刻胶去除，最终退火激活掺杂后进行背面金属化。
在图5中，圆片上的实线小方框为一个单独的芯片，虚线方框为背面每次曝光的范围。背面掩膜可以一次性为众多芯片背面结构曝光，背面图形无需与正面图形套准，只需精确控制不同背面曝光区域的相对位置，以保证背面图形单元在整个圆片内连续且平移对称。由于正面图形与背面图形不套准，所以每个芯片的背面N+集电区域的位置和数量不完全相同，如图6所示。对于TI-IGBT的参数主要是和芯片背面的N+集电区的总数量有关，与这些N+集电区所处的位置关系不大。对于图6所示的背面版图，只要保证每个芯片背面的N+集电区个数相差不大就可以保证芯片的参数一致性。如果整个圆片上的芯片最多可包含Nmax个N+集电区区域，最少包含Nmin个N+集电区区域，则(Nmax-Nmin)/(Nmax+Nmin)/越小整个圆片上的芯片参数一致性越好。对于不同的电压、电流等级的TI-IGBT，芯片的尺寸虽然不同，但仍可以用同一块掩膜板进行曝光加工。
实施例2：
另外，由于背面图形与正面图形没有套准，往往会导致(Nmax-Nmin)/(Nmax+Nmin)较大，如图7所示的芯片A和芯片B背面所包含的N+集电区数量相差较大，对于TI-IGBT的参数一致性主要是和圆形区域的数量有关。如果不同芯片包含的N+掺杂区数量差别特别大(如芯片A背面包含16个N+掺杂区，而芯片B背面只包含9个N+掺杂区)，必然会导致芯片的参数一致性较差。
参见图8，为了尽可能降低(Nmax-Nmin)/(Nmax+Nmin)，可以将所述圆片背面的图形单元的排列方向与所述圆片正面的芯片的排列方向之间形成一适当的偏转角。计算表明(Nmax-Nmin)/(Nmax+Nmin)会随着偏移角α的变化而改变，如果偏移角α选取合适的话(Nmax-Nmin)/(Nmax+Nmin)会降到比较低的水平，如图9所示。偏移角α的大小需要根据圆片正面芯片的尺寸及圆片背面图形单元的尺寸确定，具体可通过数学方法或借助数学软件计算求得最优值。
从数学上参数一致性和α有很大的关系，只要α选择合适，芯片的参数一致性可得达到较好的水平。最优的偏转角α是个硅片正面的芯片长和宽及硅片背面图形元胞长和宽的函数，不同的情况最优角不同，但可以通过数学方法求得。
实施例3：
参见图10，为了进一步提高参数的一致性可以在设计时将芯片的尺寸与背面图形的元胞尺寸进行匹配。通常情况下不同电压、电流等级的芯片共用同一块背面掩膜板，也就是说圆片背面掩膜板的图形单元尺寸是确定的，这样，圆片正面的芯片尺寸设定为图形单元的元胞尺寸的整数倍。为了便于说明，假设圆片背面的图形单元为矩形，且尺寸为a×b。如果芯片的尺寸设计为ma×nb(m，n为自然数)，那么虽然背面图形未与正面图形套准，但每个芯片背面包含的N+集电区数量完全相同，而且不同芯片背面N+集区电的位置完全相同，从而最大程度地提高了整个圆片内不同芯片之间参数的一致性。
本发明实施例提供的TI-IGBT芯片背面结构的加工方法，可以降低芯片的制造成本，使产品更具竞争力。具体是从三个方面降低成本，如下：
⑴对于不同电压、电流等级的芯片可使用同一块背面掩膜板，甚至对于不同尺寸的圆片也可共用同一块背面掩膜板，节省了大量的制版成本。
⑵避免使用先进的加工设备。由于无需与圆片的正面图形套准，使用普通的光刻机加工背面工艺即可。如果用传统方法需要使用先进的加工设备，一方面先进的设备较昂贵，另一方面先进的设备机时成本较高。
⑶提高了加工效率。由于可以同时为数十到上百个芯片的背面图形曝光，曝光速度成倍增加，减小了对光刻设备的占用机时，提高了生产率。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (5)
1.一种TI-IGBT芯片背面结构的加工方法，其特征在于，具体包括如下步骤：
圆片正面结构加工完后，在所述圆片的背面注入P型掺杂；
对所述圆片的背面涂光刻胶，然后根据背面掩膜板对所述圆片的背面划分不同区域，依次进行曝光，根据所述背面掩膜板形成的掩膜板图形，最后形成背面图形；
其中，所述掩膜板图形包含有多个图形单元，所述多个图形单元平移对称地排列，依次控制曝光区域间的相对位置，使整个所述圆片的曝光图形基于图形单元连续并平移对称；显影后对所述圆片的背面注入N型掺杂，然后将所述光刻胶去除，最终退火激活掺杂后进行背面金属化。
2.根据权利要求1所述的加工方法，其特征在于，多个所述圆片背面的图形单元的排列方向与所述圆片正面的芯片的排列方向平行。
3.根据权利要求1所述的加工方法，其特征在于，多个所述圆片背面的图形单元的排列方向与所述圆片正面的芯片的排列方向之间形成一偏转角。
4.根据权利要求1所述的加工方法，其特征在于，所述圆片正面的芯片尺寸为所述圆片背面的图形单元尺寸的整数倍。
5.根据权利要求1-4任一所述的加工方法，其特征在于，所述TI-IGBT结构为N沟道TI-IGBT或P沟道TI-IGBT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410274412.4A CN104022033B (zh) | 2014-06-18 | 2014-06-18 | 一种ti-igbt芯片背面结构的加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410274412.4A CN104022033B (zh) | 2014-06-18 | 2014-06-18 | 一种ti-igbt芯片背面结构的加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022033A true CN104022033A (zh) | 2014-09-03 |
| CN104022033B CN104022033B (zh) | 2016-08-24 |
Family
ID=51438730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410274412.4A Active CN104022033B (zh) | 2014-06-18 | 2014-06-18 | 一种ti-igbt芯片背面结构的加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104022033B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105225996A (zh) * | 2015-09-18 | 2016-01-06 | 江苏中科君芯科技有限公司 | 具有内置二极管的igbt器件背面工艺 |
| CN105280538A (zh) * | 2015-09-18 | 2016-01-27 | 江苏中科君芯科技有限公司 | 能实现背面精细化光刻的igbt背面制作方法 |
| CN107315320A (zh) * | 2017-05-10 | 2017-11-03 | 株洲中车时代电气股份有限公司 | 功率半导体芯片，该芯片的光刻版及其曝光方法 |
| CN108292291A (zh) * | 2015-11-30 | 2018-07-17 | Pezy计算股份有限公司 | 管芯和封装件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070001265A1 (en) * | 2005-07-04 | 2007-01-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US20070080407A1 (en) * | 2005-10-06 | 2007-04-12 | Sanken Electric Co., Ltd. | Insulated gate bipolar transistor |
| CN101393928A (zh) * | 2008-10-31 | 2009-03-25 | 电子科技大学 | 一种阳极短路的隧道泵igbt |
| JP2009246198A (ja) * | 2008-03-31 | 2009-10-22 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置 |
| CN103839988A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | Empt-ti-igbt器件的结构及其制备方法 |
| CN103839992A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | 一种功率器件—ti-igbt的结构及其制备方法 |
| CN103855155A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | 一种三模式集成绝缘栅型双极晶体管及其形成方法 |
| WO2014086015A1 (zh) * | 2012-12-06 | 2014-06-12 | 中国科学院微电子研究所 | 一种ti-igbt及其形成方法 |
-
2014
- 2014-06-18 CN CN201410274412.4A patent/CN104022033B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070001265A1 (en) * | 2005-07-04 | 2007-01-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US20070080407A1 (en) * | 2005-10-06 | 2007-04-12 | Sanken Electric Co., Ltd. | Insulated gate bipolar transistor |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2009246198A (ja) * | 2008-03-31 | 2009-10-22 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置 |
| CN101393928A (zh) * | 2008-10-31 | 2009-03-25 | 电子科技大学 | 一种阳极短路的隧道泵igbt |
| CN103839988A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | Empt-ti-igbt器件的结构及其制备方法 |
| CN103839992A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | 一种功率器件—ti-igbt的结构及其制备方法 |
| CN103855155A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | 一种三模式集成绝缘栅型双极晶体管及其形成方法 |
| WO2014086015A1 (zh) * | 2012-12-06 | 2014-06-12 | 中国科学院微电子研究所 | 一种ti-igbt及其形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105225996A (zh) * | 2015-09-18 | 2016-01-06 | 江苏中科君芯科技有限公司 | 具有内置二极管的igbt器件背面工艺 |
| CN105280538A (zh) * | 2015-09-18 | 2016-01-27 | 江苏中科君芯科技有限公司 | 能实现背面精细化光刻的igbt背面制作方法 |
| CN105225996B (zh) * | 2015-09-18 | 2017-12-12 | 江苏中科君芯科技有限公司 | 具有内置二极管的igbt器件背面工艺 |
| CN105280538B (zh) * | 2015-09-18 | 2018-01-30 | 江苏中科君芯科技有限公司 | 能实现背面精细化光刻的igbt背面制作方法 |
| CN108292291A (zh) * | 2015-11-30 | 2018-07-17 | Pezy计算股份有限公司 | 管芯和封装件 |
| CN107315320A (zh) * | 2017-05-10 | 2017-11-03 | 株洲中车时代电气股份有限公司 | 功率半导体芯片，该芯片的光刻版及其曝光方法 |
| CN107315320B (zh) * | 2017-05-10 | 2019-01-22 | 株洲中车时代电气股份有限公司 | 功率半导体芯片，该芯片的光刻版及其曝光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104022033B (zh) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104022033A (zh) | 一种ti-igbt芯片背面结构的加工方法 | |
| US9418851B2 (en) | Method for manufacturing a semiconductor device | |
| US10600903B2 (en) | Semiconductor device including a power transistor device and bypass diode | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| US20150084119A1 (en) | Layout configurations for integrating schottky contacts into a power transistor device | |
| DE102015121563A1 (de) | Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements | |
| JPH1197716A (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| CN108878534A (zh) | 超结结构及其制造方法 | |
| US11705510B2 (en) | Gate-turn-off thyristor and manufacturing method thereof | |
| CN104157683B (zh) | Igbt芯片及其制备方法 | |
| CN105529369A (zh) | 一种半导体元胞结构和功率半导体器件 | |
| EP2751841B1 (en) | Interdigitated back contact photovoltaic cell with floating front surface emitter regions | |
| CN203134807U (zh) | 绝缘栅型双极晶体管 | |
| CN110137081A (zh) | 硅沟槽的制造方法和超结结构的制造方法 | |
| US10333005B2 (en) | Merged P-intrinsic-N (PIN) Schottky diode | |
| CN104299908B (zh) | Vdmos及其制造方法 | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| CN216488095U (zh) | 选择性发射极太阳能电池片及光伏组件 | |
| CN102931216B (zh) | 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法 | |
| CN105529363A (zh) | 超级结及其制造方法 | |
| CN112510093A (zh) | 一种生产nldmos器件的方法及nldmos器件 | |
| CN103050408A (zh) | 超级结制作方法 | |
| CN102931215A (zh) | 集成有低漏电肖特基二极管的igbt结构及其制备方法 | |
| CN103022114A (zh) | 一种基于截止环的高压大功率igbt芯片及其设计方法 | |
| CN108400093A (zh) | 超级结器件工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |