JP2003152311A - 配線基板の製造方法 - Google Patents
配線基板の製造方法Info
- Publication number
- JP2003152311A JP2003152311A JP2001350314A JP2001350314A JP2003152311A JP 2003152311 A JP2003152311 A JP 2003152311A JP 2001350314 A JP2001350314 A JP 2001350314A JP 2001350314 A JP2001350314 A JP 2001350314A JP 2003152311 A JP2003152311 A JP 2003152311A
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- opening
- main surface
- resist layer
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 開口を有するソルダーレジスト層を備える配
線基板について、小さな開口を精度よく形成することが
できる配線基板の製造方法を提供すること。 【解決手段】 配線基板101は、開口径が60μm以
下である主面側第2開口129が形成されたソルダーレ
ジスト層127を備える。そして、この配線基板101
の製造方法は、レーザにより上記主面側第2開口129
を形成する開口形成工程を備える。
線基板について、小さな開口を精度よく形成することが
できる配線基板の製造方法を提供すること。 【解決手段】 配線基板101は、開口径が60μm以
下である主面側第2開口129が形成されたソルダーレ
ジスト層127を備える。そして、この配線基板101
の製造方法は、レーザにより上記主面側第2開口129
を形成する開口形成工程を備える。
Description
【0001】
【発明の属する技術分野】本発明は、ソルダーレジスト
層を有する配線基板の製造方法に関し、特に、ソルダー
レジスト層に開口が形成された配線基板の製造方法に関
する。
層を有する配線基板の製造方法に関し、特に、ソルダー
レジスト層に開口が形成された配線基板の製造方法に関
する。
【0002】
【従来の技術】従来より、開口を有するソルダーレジス
ト層が形成された配線基板が知られている。例えば、図
11に基板主面902側の要部の部分拡大断面図を示す
配線基板901が挙げられる。この配線基板901は、
ICチップを搭載する基板主面902と、基板裏面(図
示しない)とを有する略板形状である。配線基板901
は、図に示すように、基板主面902側に樹脂絶縁層9
05を備える。そして、この樹脂絶縁層905上には、
所定の位置に多数の開口909が形成されたソルダーレ
ジスト層907が積層されている。
ト層が形成された配線基板が知られている。例えば、図
11に基板主面902側の要部の部分拡大断面図を示す
配線基板901が挙げられる。この配線基板901は、
ICチップを搭載する基板主面902と、基板裏面(図
示しない)とを有する略板形状である。配線基板901
は、図に示すように、基板主面902側に樹脂絶縁層9
05を備える。そして、この樹脂絶縁層905上には、
所定の位置に多数の開口909が形成されたソルダーレ
ジスト層907が積層されている。
【0003】また、樹脂絶縁層905の表面905Hに
は、ICチップ等の電子部品の端子と接続されるパッド
911が多数形成されている。これらのパッド911
は、平面視略円形状で平板形状である。各々のパッド9
11は、ソルダーレジスト層907の開口909の下に
位置し、その中央部911Tが開口909の底面をな
し、周縁部911Sがソルダーレジスト層907で覆わ
れている。パッド911のうち開口909の底面をなす
中央部911T上には、Niメッキ層913が形成され
ている。さらに、このNiメッキ層913上には、開口
909の内部からソルダーレジスト層907の表面90
7H(基板主面902)を越えて膨出するハンダバンプ
915がそれぞれ形成されている。
は、ICチップ等の電子部品の端子と接続されるパッド
911が多数形成されている。これらのパッド911
は、平面視略円形状で平板形状である。各々のパッド9
11は、ソルダーレジスト層907の開口909の下に
位置し、その中央部911Tが開口909の底面をな
し、周縁部911Sがソルダーレジスト層907で覆わ
れている。パッド911のうち開口909の底面をなす
中央部911T上には、Niメッキ層913が形成され
ている。さらに、このNiメッキ層913上には、開口
909の内部からソルダーレジスト層907の表面90
7H(基板主面902)を越えて膨出するハンダバンプ
915がそれぞれ形成されている。
【0004】このような配線基板901は、次のように
して製造する。即ち、樹脂絶縁層905とパッド911
が形成された基板を用意する。そして、この基板の樹脂
絶縁層905及びパッド911上に、写真法(フォトリ
ソグラフィ法)により、開口909を有するソルダーレ
ジスト層907を形成する。具体的には、樹脂絶縁層9
05及びパッド911上に、エポキシ樹脂等からなる半
硬化のソルダーレジスト層を形成し、開口909に対応
した所定パターンのマスクを用いて露光し、その後現像
する。その後、さらに加熱処理し硬化させて、所定パタ
ーンのソルダーレジスト層907を形成する。
して製造する。即ち、樹脂絶縁層905とパッド911
が形成された基板を用意する。そして、この基板の樹脂
絶縁層905及びパッド911上に、写真法(フォトリ
ソグラフィ法)により、開口909を有するソルダーレ
ジスト層907を形成する。具体的には、樹脂絶縁層9
05及びパッド911上に、エポキシ樹脂等からなる半
硬化のソルダーレジスト層を形成し、開口909に対応
した所定パターンのマスクを用いて露光し、その後現像
する。その後、さらに加熱処理し硬化させて、所定パタ
ーンのソルダーレジスト層907を形成する。
【0005】次に、Niメッキを施し、ソルダーレジス
ト層907の開口909内に露出するパッド911の中
央部911T上に、Niメッキ層913を形成する。そ
の後、Auメッキを施して、このNiメッキ層913上
に、酸化防止のため、Auメッキ層を形成する。次に、
ソルダーレジスト層907の開口909に対応した所定
パターンの印刷マスクを用いて、各開口909にハンダ
ペーストを印刷し、その後、これをリフローしてハンダ
バンプ915を形成する。その際、Auメッキは、ハン
ダ内に拡散するので、ハンダバンプ915は、上述した
ようにNiメッキ層913上に形成される。
ト層907の開口909内に露出するパッド911の中
央部911T上に、Niメッキ層913を形成する。そ
の後、Auメッキを施して、このNiメッキ層913上
に、酸化防止のため、Auメッキ層を形成する。次に、
ソルダーレジスト層907の開口909に対応した所定
パターンの印刷マスクを用いて、各開口909にハンダ
ペーストを印刷し、その後、これをリフローしてハンダ
バンプ915を形成する。その際、Auメッキは、ハン
ダ内に拡散するので、ハンダバンプ915は、上述した
ようにNiメッキ層913上に形成される。
【0006】
【発明が解決しようとする課題】しかしながら、この配
線基板901の製造方法では、ソルダーレジスト層90
7の開口909の開口径が小さくなると、精度よく開口
909を形成することが困難となる。特に近年、ICチ
ップ等の搭載する電子部品の小型化に伴い、電子部品の
端子が狭ピッチで配置されていることから、ソルダーレ
ジスト層907の開口909も狭ピッチで配置され、開
口径の小さくなってきているので、開口907をいかに
精度よく形成するかが課題となっている。
線基板901の製造方法では、ソルダーレジスト層90
7の開口909の開口径が小さくなると、精度よく開口
909を形成することが困難となる。特に近年、ICチ
ップ等の搭載する電子部品の小型化に伴い、電子部品の
端子が狭ピッチで配置されていることから、ソルダーレ
ジスト層907の開口909も狭ピッチで配置され、開
口径の小さくなってきているので、開口907をいかに
精度よく形成するかが課題となっている。
【0007】本発明はかかる現状に鑑みてなされたもの
であって、開口を有するソルダーレジスト層を備える配
線基板について、小さな開口を精度よく形成することが
できる配線基板の製造方法を提供することを目的とす
る。
であって、開口を有するソルダーレジスト層を備える配
線基板について、小さな開口を精度よく形成することが
できる配線基板の製造方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段、作用及び効果】その解決
手段は、開口径が60μm以下の開口を有するソルダー
レジスト層を備える配線基板の製造方法であって、レー
ザにより上記開口を形成する開口形成工程を備える配線
基板の製造方法である。
手段は、開口径が60μm以下の開口を有するソルダー
レジスト層を備える配線基板の製造方法であって、レー
ザにより上記開口を形成する開口形成工程を備える配線
基板の製造方法である。
【0009】本発明によれば、ソルダーレジスト層に形
成する開口が60μm以下と小さい場合に、それを光を
微少なスポットに絞ったレーザにより形成する。レーザ
による開口の形成は、従来の写真法(フォトリソグラフ
ィ法)による開口の形成よりも精度よく開口を形成する
ことができる。従って、開口径が60μm以下であって
も、精度よく開口を形成することができる。一般に、フ
リップチップ型のICチップを搭載する配線基板では、
ICチップの各端子と接続される接続端子が形成された
開口は、狭ピッチで配置され、開口径が小さい。従っ
て、このような配線基板の製造に本発明を適用するのが
好適である。
成する開口が60μm以下と小さい場合に、それを光を
微少なスポットに絞ったレーザにより形成する。レーザ
による開口の形成は、従来の写真法(フォトリソグラフ
ィ法)による開口の形成よりも精度よく開口を形成する
ことができる。従って、開口径が60μm以下であって
も、精度よく開口を形成することができる。一般に、フ
リップチップ型のICチップを搭載する配線基板では、
ICチップの各端子と接続される接続端子が形成された
開口は、狭ピッチで配置され、開口径が小さい。従っ
て、このような配線基板の製造に本発明を適用するのが
好適である。
【0010】なお、開口は、平面視略円形状のものに限
定されるものではなく、例えば、平面視略矩形状、平面
視略楕円形状、平面視略長円形状など、いずれの形状で
あっても構わない。従って、本明細書でいう「開口径」
とは、開口を平面視したときに、開口内の任意の2点間
の距離が最大となる寸法をいう。配線基板は、上記の構
成を満たすものであればいずれのものでもよく、例え
ば、コア基板の両面に複数の絶縁層と配線層が交互に形
成され、その両面にソルダーレジスト層が形成されたも
のや、コア基板の片面に複数の絶縁層や配線層が交互に
形成され、その上にソルダーレジスト層が形成されたも
のなどが挙げられる。また、コア基板を有しない基板に
ソルダーレジスト層が形成されたものでもよい。なお、
絶縁層は、セラミック製でも樹脂製でもよい。即ち、絶
縁体は、アルミナ、窒化アルミニウム、ガラスセラミッ
ク、低温焼成セラミックなどのセラミックでも、エポキ
シ樹脂、BT樹脂などの樹脂でも、あるいは、ガラス−
エポキシ樹脂複合材料、セラミック−樹脂複合材料など
の複合材料などであってもよい。
定されるものではなく、例えば、平面視略矩形状、平面
視略楕円形状、平面視略長円形状など、いずれの形状で
あっても構わない。従って、本明細書でいう「開口径」
とは、開口を平面視したときに、開口内の任意の2点間
の距離が最大となる寸法をいう。配線基板は、上記の構
成を満たすものであればいずれのものでもよく、例え
ば、コア基板の両面に複数の絶縁層と配線層が交互に形
成され、その両面にソルダーレジスト層が形成されたも
のや、コア基板の片面に複数の絶縁層や配線層が交互に
形成され、その上にソルダーレジスト層が形成されたも
のなどが挙げられる。また、コア基板を有しない基板に
ソルダーレジスト層が形成されたものでもよい。なお、
絶縁層は、セラミック製でも樹脂製でもよい。即ち、絶
縁体は、アルミナ、窒化アルミニウム、ガラスセラミッ
ク、低温焼成セラミックなどのセラミックでも、エポキ
シ樹脂、BT樹脂などの樹脂でも、あるいは、ガラス−
エポキシ樹脂複合材料、セラミック−樹脂複合材料など
の複合材料などであってもよい。
【0011】また、他の解決手段は、第1開口とこの第
1開口よりも小さい第2開口とを有するソルダーレジス
ト層を備える配線基板の製造方法であって、写真法によ
り、上記第1開口を有するソルダーレジスト層を形成す
るソルダーレジスト層形成工程と、上記第1開口を有す
るソルダーレジスト層に、レーザにより、上記第2開口
を形成する第2開口形成工程と、を備える配線基板の製
造方法である。
1開口よりも小さい第2開口とを有するソルダーレジス
ト層を備える配線基板の製造方法であって、写真法によ
り、上記第1開口を有するソルダーレジスト層を形成す
るソルダーレジスト層形成工程と、上記第1開口を有す
るソルダーレジスト層に、レーザにより、上記第2開口
を形成する第2開口形成工程と、を備える配線基板の製
造方法である。
【0012】本発明で製造する配線基板は、ソルダーレ
ジスト層に大きさの異なる開口、即ち、第1開口とこれ
よりも小さい第2開口とを有する。ここで、従来の写真
法による開口の形成は、開口径が小さい場合に精度よく
開口を形成することが困難である。一方、レーザによる
開口の形成は、開口を1つ1つ順番に形成しなければな
らないので、時間を要する。これに対し、本発明では、
まず、ソルダーレジスト層形成工程で、写真法(フォト
リソグラフィ法)により、大きな開口(第1開口)だけ
を一挙に形成し、後に、第2開口形成工程で、レーザに
より小さな開口(第2開口)を1つずつ順番に形成す
る。このため、開口を効率よくかつ精度よく形成するこ
とができる。
ジスト層に大きさの異なる開口、即ち、第1開口とこれ
よりも小さい第2開口とを有する。ここで、従来の写真
法による開口の形成は、開口径が小さい場合に精度よく
開口を形成することが困難である。一方、レーザによる
開口の形成は、開口を1つ1つ順番に形成しなければな
らないので、時間を要する。これに対し、本発明では、
まず、ソルダーレジスト層形成工程で、写真法(フォト
リソグラフィ法)により、大きな開口(第1開口)だけ
を一挙に形成し、後に、第2開口形成工程で、レーザに
より小さな開口(第2開口)を1つずつ順番に形成す
る。このため、開口を効率よくかつ精度よく形成するこ
とができる。
【0013】一般に、フリップチップ型のICチップ
と、チップコンデンサなどの他の電子部品とを搭載する
配線基板では、ICチップの各端子と接続される接続端
子が形成された開口は、狭ピッチで配置され、開口径が
小さく、一方、他の電子部品の各端子と接続される接続
端子が形成された開口は、比較的広いピッチで配置さ
れ、開口径が比較的大きい。従って、このような配線基
板の製造に本発明を適用するのが好適である。
と、チップコンデンサなどの他の電子部品とを搭載する
配線基板では、ICチップの各端子と接続される接続端
子が形成された開口は、狭ピッチで配置され、開口径が
小さく、一方、他の電子部品の各端子と接続される接続
端子が形成された開口は、比較的広いピッチで配置さ
れ、開口径が比較的大きい。従って、このような配線基
板の製造に本発明を適用するのが好適である。
【0014】また、他の解決手段は、複数の開口を有す
るソルダーレジスト層を備える配線基板の製造方法であ
って、写真法により、上記開口のうち開口径が60μm
を越える第1開口を有するソルダーレジスト層を形成す
るソルダーレジスト層形成工程と、上記第1開口を有す
るソルダーレジスト層に、レーザにより、上記開口のう
ち開口径が60μm以下の第2開口を形成する第2開口
形成工程と、を備える配線基板の製造方法である。
るソルダーレジスト層を備える配線基板の製造方法であ
って、写真法により、上記開口のうち開口径が60μm
を越える第1開口を有するソルダーレジスト層を形成す
るソルダーレジスト層形成工程と、上記第1開口を有す
るソルダーレジスト層に、レーザにより、上記開口のう
ち開口径が60μm以下の第2開口を形成する第2開口
形成工程と、を備える配線基板の製造方法である。
【0015】本発明で製造する配線基板は、ソルダーレ
ジスト層に開口径が60μmを越える第1開口と開口径
が60μm以下の第2開口とを有する。ここで、従来の
写真法による開口の形成は、開口径が60μm以下と小
さい場合、精度よく開口を形成することが困難である。
一方、レーザによる開口の形成は、開口を1つ1つ順番
に形成しなければならないので、時間を要する。これに
対し、本発明では、まず、ソルダーレジスト層形成工程
で、写真法により60μmを越える大きな開口(第1開
口)だけを一挙に形成し、後に、第2開口形成工程で、
レーザにより60μm以下の小さな開口(第2開口)を
1つずつ順番に形成する。このため、開口を効率よく、
かつ、精度よく形成することができる。
ジスト層に開口径が60μmを越える第1開口と開口径
が60μm以下の第2開口とを有する。ここで、従来の
写真法による開口の形成は、開口径が60μm以下と小
さい場合、精度よく開口を形成することが困難である。
一方、レーザによる開口の形成は、開口を1つ1つ順番
に形成しなければならないので、時間を要する。これに
対し、本発明では、まず、ソルダーレジスト層形成工程
で、写真法により60μmを越える大きな開口(第1開
口)だけを一挙に形成し、後に、第2開口形成工程で、
レーザにより60μm以下の小さな開口(第2開口)を
1つずつ順番に形成する。このため、開口を効率よく、
かつ、精度よく形成することができる。
【0016】また、他の解決手段は、基板主面をなし、
主面側開口を有する主面側ソルダーレジスト層と、基板
裏面をなし、上記主面側開口よりも大きい裏面側開口を
有する裏面側ソルダーレジスト層と、を備える配線基板
の製造方法であって、主面側ソルダーレジスト層に、レ
ーザにより、上記主面側開口を形成する主面側開口形成
工程と、写真法により、上記裏面側開口を有する裏面側
ソルダーレジスト層を形成する裏面側ソルダーレジスト
層形成工程と、を備える配線基板の製造方法である。
主面側開口を有する主面側ソルダーレジスト層と、基板
裏面をなし、上記主面側開口よりも大きい裏面側開口を
有する裏面側ソルダーレジスト層と、を備える配線基板
の製造方法であって、主面側ソルダーレジスト層に、レ
ーザにより、上記主面側開口を形成する主面側開口形成
工程と、写真法により、上記裏面側開口を有する裏面側
ソルダーレジスト層を形成する裏面側ソルダーレジスト
層形成工程と、を備える配線基板の製造方法である。
【0017】本発明で製造する配線基板は、主面側ソル
ダーレジスト層に比較的小さな主面側開口を有し、裏面
側ソルダーレジスト層に主面側開口よりも大きな裏面側
開口を有する。ここで、上記のように、写真法による開
口の形成は、開口径が小さい場合に精度よく開口を形成
することが困難であり、一方、レーザによる開口の形成
は、1つ1つの開口を順番に形成しなければならないの
で、時間を要する。これに対し、本発明では、比較的小
さな主面側開口は、精度よく開口を形成するため、レー
ザにより形成し、比較的大きな裏面側開口は、効率よく
開口を形成するため、写真法により形成する。このた
め、配線基板の開口を効率よくかつ精度よく形成するこ
とができる。
ダーレジスト層に比較的小さな主面側開口を有し、裏面
側ソルダーレジスト層に主面側開口よりも大きな裏面側
開口を有する。ここで、上記のように、写真法による開
口の形成は、開口径が小さい場合に精度よく開口を形成
することが困難であり、一方、レーザによる開口の形成
は、1つ1つの開口を順番に形成しなければならないの
で、時間を要する。これに対し、本発明では、比較的小
さな主面側開口は、精度よく開口を形成するため、レー
ザにより形成し、比較的大きな裏面側開口は、効率よく
開口を形成するため、写真法により形成する。このた
め、配線基板の開口を効率よくかつ精度よく形成するこ
とができる。
【0018】一般に、フリップチップ型のICチップを
基板主面に搭載し、基板裏面がマザーボード等の他の基
板に搭載される配線基板では、ICチップの各端子と接
続される接続端子が形成された主面側開口は、狭ピッチ
で配置され、開口径が小さい。一方、他の基板の各端子
と接続される接続端子が形成された裏面側開口は、比較
的広いピッチで配置され、開口径が比較的大きい。従っ
て、このような配線基板の製造に本発明を適用するのが
好適である。
基板主面に搭載し、基板裏面がマザーボード等の他の基
板に搭載される配線基板では、ICチップの各端子と接
続される接続端子が形成された主面側開口は、狭ピッチ
で配置され、開口径が小さい。一方、他の基板の各端子
と接続される接続端子が形成された裏面側開口は、比較
的広いピッチで配置され、開口径が比較的大きい。従っ
て、このような配線基板の製造に本発明を適用するのが
好適である。
【0019】さらに、上記の配線基板の製造方法であっ
て、前記主面側開口にハンダペーストを印刷し、リフロ
ーして、上記主面側開口にハンダバンプを形成するハン
ダバンプ形成工程を備える配線基板の製造方法とすると
良い。
て、前記主面側開口にハンダペーストを印刷し、リフロ
ーして、上記主面側開口にハンダバンプを形成するハン
ダバンプ形成工程を備える配線基板の製造方法とすると
良い。
【0020】本発明によれば、開口が小さい主面側開口
にハンダペーストを印刷し、ハンダバンプを形成するハ
ンダバンプ形成工程を備える。開口が小さくなるにつ
れ、開口に所定形状のハンダバンプを形成するのが困難
となる。ハンダペーストを印刷したときに、開口内に空
気が閉じこめられたり、開口に所定量のハンダペースト
が印刷されない場合があるからである。特に、開口が精
度よく形成されていない場合には、この傾向が顕著に現
れる。しかし、本発明では、前述したように、レーザに
より精度よく主面側開口を形成しているので、主面側開
口により確実にハンダペーストを印刷することができ、
より確実に所定形状のハンダバンプを形成することがで
きる。
にハンダペーストを印刷し、ハンダバンプを形成するハ
ンダバンプ形成工程を備える。開口が小さくなるにつ
れ、開口に所定形状のハンダバンプを形成するのが困難
となる。ハンダペーストを印刷したときに、開口内に空
気が閉じこめられたり、開口に所定量のハンダペースト
が印刷されない場合があるからである。特に、開口が精
度よく形成されていない場合には、この傾向が顕著に現
れる。しかし、本発明では、前述したように、レーザに
より精度よく主面側開口を形成しているので、主面側開
口により確実にハンダペーストを印刷することができ、
より確実に所定形状のハンダバンプを形成することがで
きる。
【0021】さらに、上記のいずれかに記載の配線基板
の製造方法であって、前記主面側開口は、開口径が60
μm以下であり、前記裏面側開口は、開口径が60μm
を越える配線基板の製造方法とすると良い。
の製造方法であって、前記主面側開口は、開口径が60
μm以下であり、前記裏面側開口は、開口径が60μm
を越える配線基板の製造方法とすると良い。
【0022】従来の写真法による開口の形成は、開口径
が60μm以下と小さい場合、精度よく開口を形成する
ことが困難である。一方、レーザによる開口の形成は、
開口を1つ1つ順番に形成しなければならないので、時
間を要する。これに対し、本発明では、開口径が60μ
m以下の主面側開口は、レーザにより形成し、開口径が
60μmを越える裏面側開口は、写真法により一挙に形
成する。このため、開口を効率よく、かつ、精度よく形
成することができる。
が60μm以下と小さい場合、精度よく開口を形成する
ことが困難である。一方、レーザによる開口の形成は、
開口を1つ1つ順番に形成しなければならないので、時
間を要する。これに対し、本発明では、開口径が60μ
m以下の主面側開口は、レーザにより形成し、開口径が
60μmを越える裏面側開口は、写真法により一挙に形
成する。このため、開口を効率よく、かつ、精度よく形
成することができる。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつ説明する。本実施形態で製造される配線
基板101について、図1に概略図を、図2にICチッ
プ搭載領域105の投影領域近傍の部分拡大断面図を、
図3にコンデンサ搭載領域106の投影領域近傍の部分
拡大断面図を示す。この配線基板101は、図1に示す
ように、基板主面102と基板裏面103とを有する略
矩形の略板形状である。基板主面102の略中央のIC
チップ搭載領域105には、フリップチップ型のICチ
ップICが搭載され、基板主面102の周縁の複数のコ
ンデンサ搭載領域106には、チップコンデンサCON
がそれぞれ搭載される。一方、基板裏面103は、マザ
ーボードMBに搭載される。
面を参照しつつ説明する。本実施形態で製造される配線
基板101について、図1に概略図を、図2にICチッ
プ搭載領域105の投影領域近傍の部分拡大断面図を、
図3にコンデンサ搭載領域106の投影領域近傍の部分
拡大断面図を示す。この配線基板101は、図1に示す
ように、基板主面102と基板裏面103とを有する略
矩形の略板形状である。基板主面102の略中央のIC
チップ搭載領域105には、フリップチップ型のICチ
ップICが搭載され、基板主面102の周縁の複数のコ
ンデンサ搭載領域106には、チップコンデンサCON
がそれぞれ搭載される。一方、基板裏面103は、マザ
ーボードMBに搭載される。
【0024】配線基板101は、図2及び図3に示すよ
うに、その中心にガラス−エポキシ樹脂からなる厚さ約
800μmのコア基板111を備える。そして、このコ
ア基板111のコア主面112上には、エポキシ樹脂等
からなる厚さ約35μmの主面側第1絶縁層121が積
層され、その上には、同じくエポキシ樹脂等からなる厚
さ約35μmの主面側第2絶縁層124が積層され、さ
らにその上には、同じくエポキシ樹脂等からなる厚さ約
21μmの主面側ソルダーレジスト層127が積層され
ている。また同様に、コア基板111のコア裏面113
上には、エポキシ樹脂等からなる厚さ約35μmの裏面
側第1絶縁層131が積層され、その上には、同じくエ
ポキシ樹脂等からなる厚さ約35μmの裏面側第2絶縁
層134が積層され、さらにその上には、同じくエポキ
シ樹脂等からなる厚さ約21μmの裏面側ソルダーレジ
スト層137が積層されている。
うに、その中心にガラス−エポキシ樹脂からなる厚さ約
800μmのコア基板111を備える。そして、このコ
ア基板111のコア主面112上には、エポキシ樹脂等
からなる厚さ約35μmの主面側第1絶縁層121が積
層され、その上には、同じくエポキシ樹脂等からなる厚
さ約35μmの主面側第2絶縁層124が積層され、さ
らにその上には、同じくエポキシ樹脂等からなる厚さ約
21μmの主面側ソルダーレジスト層127が積層され
ている。また同様に、コア基板111のコア裏面113
上には、エポキシ樹脂等からなる厚さ約35μmの裏面
側第1絶縁層131が積層され、その上には、同じくエ
ポキシ樹脂等からなる厚さ約35μmの裏面側第2絶縁
層134が積層され、さらにその上には、同じくエポキ
シ樹脂等からなる厚さ約21μmの裏面側ソルダーレジ
スト層137が積層されている。
【0025】このうちコア基板111には、これを貫通
する直径800μmのスルーホール115が所定の位置
に多数形成され、その内周面には、Cuからなる略筒状
の厚さ約20μmのスルーホール導体116がそれぞれ
形成されている。そして、スルーホール導体116内に
は、エポキシ樹脂等からなる略円柱形状の樹脂充填体1
17がそれぞれ形成されている。主面側第1絶縁層12
1には、これを貫通するビア孔122が所定の位置に多
数形成され、その内壁面には、Cuからなる椀状のビア
導体123がそれぞれ形成されている。また、主面側第
2絶縁層124にも、これを貫通するビア孔125が所
定の位置に多数形成され、その内壁面には、Cuからな
る椀状のビア導体126がそれぞれ形成されている。ま
た、主面側ソルダーレジスト層127には、これを貫通
する平面視矩形状で開口径約600μmの主面側第1開
口128がコンデンサ搭載領域106の所定の位置に多
数形成され(図3参照)、平面視略円形状で直径約50
μmの主面側第2開口129がICチップ搭載領域10
5の所定の位置に多数形成されている(図2参照)。
する直径800μmのスルーホール115が所定の位置
に多数形成され、その内周面には、Cuからなる略筒状
の厚さ約20μmのスルーホール導体116がそれぞれ
形成されている。そして、スルーホール導体116内に
は、エポキシ樹脂等からなる略円柱形状の樹脂充填体1
17がそれぞれ形成されている。主面側第1絶縁層12
1には、これを貫通するビア孔122が所定の位置に多
数形成され、その内壁面には、Cuからなる椀状のビア
導体123がそれぞれ形成されている。また、主面側第
2絶縁層124にも、これを貫通するビア孔125が所
定の位置に多数形成され、その内壁面には、Cuからな
る椀状のビア導体126がそれぞれ形成されている。ま
た、主面側ソルダーレジスト層127には、これを貫通
する平面視矩形状で開口径約600μmの主面側第1開
口128がコンデンサ搭載領域106の所定の位置に多
数形成され(図3参照)、平面視略円形状で直径約50
μmの主面側第2開口129がICチップ搭載領域10
5の所定の位置に多数形成されている(図2参照)。
【0026】また同様に、裏面側第1絶縁層131に
も、これを貫通するビア孔132が所定の位置に多数形
成され、その内壁面には、Cuからなる椀状のビア導体
133がそれぞれ形成されている。また、裏面側第2絶
縁層134にも、これを貫通するビア孔135が所定の
位置に多数形成され、その内壁面には、Cuからなる椀
状のビア導体136がそれぞれ形成されている。また、
裏面側ソルダーレジスト層137には、これを貫通する
平面視略円形状で直径約650μmの裏面側開口138
が所定の位置に多数形成されている。
も、これを貫通するビア孔132が所定の位置に多数形
成され、その内壁面には、Cuからなる椀状のビア導体
133がそれぞれ形成されている。また、裏面側第2絶
縁層134にも、これを貫通するビア孔135が所定の
位置に多数形成され、その内壁面には、Cuからなる椀
状のビア導体136がそれぞれ形成されている。また、
裏面側ソルダーレジスト層137には、これを貫通する
平面視略円形状で直径約650μmの裏面側開口138
が所定の位置に多数形成されている。
【0027】コア基板111と主面側第1絶縁層121
との層間には、配線やパッドを有し、コア基板111の
スルーホール導体116及び主面側第1絶縁層121の
ビア導体123と接続する主面側第1導体層141が形
成されている。また、主面側第1絶縁層121と主面側
第2絶縁層124との層間には、配線やパッドを有し、
主面側第1絶縁層121のビア導体123及び主面側第
2絶縁層124のビア導体126と接続する主面側第2
導体層143が形成されている。また、主面側第2絶縁
層124と主面側ソルダーレジスト層127との層間に
は、配線やパッドを有し、主面側第2絶縁層124のビ
ア導体126と接続する主面側第3導体層145が形成
されている。
との層間には、配線やパッドを有し、コア基板111の
スルーホール導体116及び主面側第1絶縁層121の
ビア導体123と接続する主面側第1導体層141が形
成されている。また、主面側第1絶縁層121と主面側
第2絶縁層124との層間には、配線やパッドを有し、
主面側第1絶縁層121のビア導体123及び主面側第
2絶縁層124のビア導体126と接続する主面側第2
導体層143が形成されている。また、主面側第2絶縁
層124と主面側ソルダーレジスト層127との層間に
は、配線やパッドを有し、主面側第2絶縁層124のビ
ア導体126と接続する主面側第3導体層145が形成
されている。
【0028】この主面側第3導体層145の一部の主面
側第1パッド147は、図3に示すように、主面側ソル
ダーレジスト層127の主面側第1開口128の下にそ
れぞれ位置している。これらの主面側第1パッド147
は、搭載するコンデンサCONの端子と接続されるパッ
ドであり、平面視略円形状の略板形状である。主面側第
1パッド147のうち、主面側第1開口128の底面を
なす中央部上には、厚さ約5μmの主面側第1Niメッ
キ層149がそれぞれ形成されている。さらに、この主
面側第1Niメッキ層149上には、主面側第1開口1
28の内部から主面側ソルダーレジスト層127の表面
127H(基板主面102)を越えて膨出する第1ハン
ダバンプ151がそれぞれ形成されている。
側第1パッド147は、図3に示すように、主面側ソル
ダーレジスト層127の主面側第1開口128の下にそ
れぞれ位置している。これらの主面側第1パッド147
は、搭載するコンデンサCONの端子と接続されるパッ
ドであり、平面視略円形状の略板形状である。主面側第
1パッド147のうち、主面側第1開口128の底面を
なす中央部上には、厚さ約5μmの主面側第1Niメッ
キ層149がそれぞれ形成されている。さらに、この主
面側第1Niメッキ層149上には、主面側第1開口1
28の内部から主面側ソルダーレジスト層127の表面
127H(基板主面102)を越えて膨出する第1ハン
ダバンプ151がそれぞれ形成されている。
【0029】また、主面側第3導体層145の一部の主
面側第2パッド148は、図2に示すように、主面側ソ
ルダーレジスト層127の主面側第2開口129の下に
それぞれ位置している。これらの主面側第2パッド14
8は、搭載するICチップICの端子と接続されるパッ
ドであり、平面視略円形状の略板形状である。主面側第
2パッド148のうち、主面側第2開口129の底面を
なす中央部上には、厚さ約5μmの主面側第2Niメッ
キ層150がそれぞれ形成されている。さらに、この主
面側第1Niメッキ層150上には、主面側第2開口1
29の内部から主面側ソルダーレジスト層127の表面
127H(基板主面102)を越えて略半球状に膨出す
る第2ハンダバンプ152がそれぞれ形成されている。
面側第2パッド148は、図2に示すように、主面側ソ
ルダーレジスト層127の主面側第2開口129の下に
それぞれ位置している。これらの主面側第2パッド14
8は、搭載するICチップICの端子と接続されるパッ
ドであり、平面視略円形状の略板形状である。主面側第
2パッド148のうち、主面側第2開口129の底面を
なす中央部上には、厚さ約5μmの主面側第2Niメッ
キ層150がそれぞれ形成されている。さらに、この主
面側第1Niメッキ層150上には、主面側第2開口1
29の内部から主面側ソルダーレジスト層127の表面
127H(基板主面102)を越えて略半球状に膨出す
る第2ハンダバンプ152がそれぞれ形成されている。
【0030】一方、コア基板111と裏面側第1絶縁層
131との層間にも、配線やパッドを有し、コア基板1
11のスルーホール導体116及び裏面側第1絶縁層1
31のビア導体133と接続する裏面側第1導体層16
1が形成されている。また、裏面側第1絶縁層131と
裏面側第2絶縁層134との層間には、配線やパッドを
有し、裏面側第1絶縁層131のビア導体133及び裏
面側第2絶縁層134のビア導体136と接続する裏面
側第2導体層163が形成されている。また、裏面側第
2絶縁層134と裏面側ソルダーレジスト層137との
層間には、配線やパッドを有し、裏面側第2絶縁層13
4のビア導体136と接続する裏面側第3導体層165
が形成されている。
131との層間にも、配線やパッドを有し、コア基板1
11のスルーホール導体116及び裏面側第1絶縁層1
31のビア導体133と接続する裏面側第1導体層16
1が形成されている。また、裏面側第1絶縁層131と
裏面側第2絶縁層134との層間には、配線やパッドを
有し、裏面側第1絶縁層131のビア導体133及び裏
面側第2絶縁層134のビア導体136と接続する裏面
側第2導体層163が形成されている。また、裏面側第
2絶縁層134と裏面側ソルダーレジスト層137との
層間には、配線やパッドを有し、裏面側第2絶縁層13
4のビア導体136と接続する裏面側第3導体層165
が形成されている。
【0031】この裏面側第3導体層165の一部の裏面
側パッド167は、裏面側ソルダーレジスト層137の
裏面側開口138の下にそれぞれ位置している。これら
の裏面側パッド167は、マザーボードMBの端子と接
続されるパッドであり、平面視略円形状の略板形状であ
る。裏面側パッド167のうち、裏面側開口138の底
面をなす中央部上には、厚さ約5μmの裏面側Niメッ
キ層169がそれぞれ形成されている。さらに、この裏
面側Niメッキ層169上には、酸化防止のため、厚さ
約0.05μmのごく薄い裏面側Auメッキ層170が
それぞれ形成されている。
側パッド167は、裏面側ソルダーレジスト層137の
裏面側開口138の下にそれぞれ位置している。これら
の裏面側パッド167は、マザーボードMBの端子と接
続されるパッドであり、平面視略円形状の略板形状であ
る。裏面側パッド167のうち、裏面側開口138の底
面をなす中央部上には、厚さ約5μmの裏面側Niメッ
キ層169がそれぞれ形成されている。さらに、この裏
面側Niメッキ層169上には、酸化防止のため、厚さ
約0.05μmのごく薄い裏面側Auメッキ層170が
それぞれ形成されている。
【0032】次いで、この配線基板101の製造方法に
ついて説明する。まず、コア基板111を用意する(図
4参照)。そして、これにドリル等で所定の位置にスル
ーホール115を穿孔する。次に、Cu無電解メッキと
Cu電解メッキを順次施し、スルーホール115の内周
面に略筒状のスルーホール導体116を形成すると共
に、コア主面112とコア裏面113の略全面にベタ状
導体層を形成する。次に、スルーホール導体116内に
樹脂充填体117を形成する。具体的には、スルーホー
ル導体116の孔に対応した所定パターンの印刷マスク
を用いて、スルーホール導体116内に樹脂ペーストを
印刷充填し、その後、樹脂ペーストを熱硬化させて、樹
脂充填体117を形成する。そして、樹脂充填体117
の端部を研磨除去し、コア主面112及びコア裏面11
3を面一にする。さらに、Cu無電解メッキとCu電解
メッキを順次施し、樹脂充填体117上に蓋メッキ層を
形成する。次に、コア主面112とコア裏面113のベ
タ状導体層上にそれぞれ所定パターンのエッチングレジ
スト層を公知の写真法(フォトリソグラフィ法)により
形成する。そして、エッチングレジスト層から露出する
導体層をエッチング除去し、導体層をパターン化する。
その後、エッチングレジスト層をそれぞれ除去すれば、
図4に示すように、コア主面112に所定パターンの主
面側第1導体層141が、コア裏面113に所定パター
ンの裏面側第1導体層161が形成される。
ついて説明する。まず、コア基板111を用意する(図
4参照)。そして、これにドリル等で所定の位置にスル
ーホール115を穿孔する。次に、Cu無電解メッキと
Cu電解メッキを順次施し、スルーホール115の内周
面に略筒状のスルーホール導体116を形成すると共
に、コア主面112とコア裏面113の略全面にベタ状
導体層を形成する。次に、スルーホール導体116内に
樹脂充填体117を形成する。具体的には、スルーホー
ル導体116の孔に対応した所定パターンの印刷マスク
を用いて、スルーホール導体116内に樹脂ペーストを
印刷充填し、その後、樹脂ペーストを熱硬化させて、樹
脂充填体117を形成する。そして、樹脂充填体117
の端部を研磨除去し、コア主面112及びコア裏面11
3を面一にする。さらに、Cu無電解メッキとCu電解
メッキを順次施し、樹脂充填体117上に蓋メッキ層を
形成する。次に、コア主面112とコア裏面113のベ
タ状導体層上にそれぞれ所定パターンのエッチングレジ
スト層を公知の写真法(フォトリソグラフィ法)により
形成する。そして、エッチングレジスト層から露出する
導体層をエッチング除去し、導体層をパターン化する。
その後、エッチングレジスト層をそれぞれ除去すれば、
図4に示すように、コア主面112に所定パターンの主
面側第1導体層141が、コア裏面113に所定パター
ンの裏面側第1導体層161が形成される。
【0033】次に、主面側第1絶縁層形成工程におい
て、コア主面112及び主面側第1導体層141上に、
写真法(フォトリソグラフィ法)により、所定の位置に
多数のビア孔122を有する主面側第1絶縁層121を
形成する(図5参照)。具体的には、コア主面112及
び主面側第1導体層141上に、エポキシ樹脂等からな
る半硬化の主面側第1絶縁層を形成し、ビア孔122に
対応した所定パターンのマスクを用いて露光し、その後
現像する。その後、さらに加熱処理し硬化させて、所定
パターンの主面側第1絶縁層121を形成する。また同
様にして、裏面側第1絶縁層形成工程において、コア裏
面113及び裏面側第1導体層161上に、所定の位置
に多数のビア孔132を有する裏面側第1絶縁層131
を形成する。
て、コア主面112及び主面側第1導体層141上に、
写真法(フォトリソグラフィ法)により、所定の位置に
多数のビア孔122を有する主面側第1絶縁層121を
形成する(図5参照)。具体的には、コア主面112及
び主面側第1導体層141上に、エポキシ樹脂等からな
る半硬化の主面側第1絶縁層を形成し、ビア孔122に
対応した所定パターンのマスクを用いて露光し、その後
現像する。その後、さらに加熱処理し硬化させて、所定
パターンの主面側第1絶縁層121を形成する。また同
様にして、裏面側第1絶縁層形成工程において、コア裏
面113及び裏面側第1導体層161上に、所定の位置
に多数のビア孔132を有する裏面側第1絶縁層131
を形成する。
【0034】次に、ビア導体・主面側第2導体層・裏面
側第2導体層形成工程において、図5に示すように、主
面側第1絶縁層121のビア孔122にビア導体123
を形成すると共に、裏面側第1絶縁層131のビア孔1
32にビア導体133を形成する。また、主面側第1絶
縁層121上に主面側第2導体層143を形成し、裏面
側第1絶縁層131上に裏面側第2導体層163を形成
する。具体的には、Cu無電解メッキを施し、主面側第
1絶縁層121上及びそのビア孔122内、裏面側第1
絶縁層131上及びそのビア孔132内に、無電解メッ
キ層を形成する。次に、主面側第1絶縁層121上の無
電解メッキ層上に、所定パターンのメッキレジスト層を
公知の写真法(フォトリソグラフィ法)により形成す
る。また、裏面側第1絶縁層131上の無電解メッキ層
上にも、同様に所定パターンのメッキレジスト層を形成
する。次に、Cu電解メッキを施し、各々のメッキレジ
スト層から露出する無電解メッキ層上に電解メッキ層を
形成する。その後、表裏面のメッキレジスト層をそれぞ
れ剥離して、露出した無電解メッキ層をエッチングによ
り除去し、所定パターンの主面側第2導体層143と裏
面側第2導体層163を形成する。
側第2導体層形成工程において、図5に示すように、主
面側第1絶縁層121のビア孔122にビア導体123
を形成すると共に、裏面側第1絶縁層131のビア孔1
32にビア導体133を形成する。また、主面側第1絶
縁層121上に主面側第2導体層143を形成し、裏面
側第1絶縁層131上に裏面側第2導体層163を形成
する。具体的には、Cu無電解メッキを施し、主面側第
1絶縁層121上及びそのビア孔122内、裏面側第1
絶縁層131上及びそのビア孔132内に、無電解メッ
キ層を形成する。次に、主面側第1絶縁層121上の無
電解メッキ層上に、所定パターンのメッキレジスト層を
公知の写真法(フォトリソグラフィ法)により形成す
る。また、裏面側第1絶縁層131上の無電解メッキ層
上にも、同様に所定パターンのメッキレジスト層を形成
する。次に、Cu電解メッキを施し、各々のメッキレジ
スト層から露出する無電解メッキ層上に電解メッキ層を
形成する。その後、表裏面のメッキレジスト層をそれぞ
れ剥離して、露出した無電解メッキ層をエッチングによ
り除去し、所定パターンの主面側第2導体層143と裏
面側第2導体層163を形成する。
【0035】次に、主面側第2絶縁層形成工程におい
て、主面側第1絶縁層形成工程と同様にして、主面側第
1絶縁層121及び主面側第2導体層143上に、所定
の位置に多数のビア孔125を有する主面側第2絶縁層
124を形成する(図6参照)。また同様に、裏面側第
2絶縁層形成工程において、裏面側第1絶縁層131及
び裏面側第2導体層163上に、所定の位置に多数のビ
ア孔135を有する裏面側第2絶縁層134を形成す
る。
て、主面側第1絶縁層形成工程と同様にして、主面側第
1絶縁層121及び主面側第2導体層143上に、所定
の位置に多数のビア孔125を有する主面側第2絶縁層
124を形成する(図6参照)。また同様に、裏面側第
2絶縁層形成工程において、裏面側第1絶縁層131及
び裏面側第2導体層163上に、所定の位置に多数のビ
ア孔135を有する裏面側第2絶縁層134を形成す
る。
【0036】次に、ビア導体・主面側第3導体層・裏面
側第3導体層形成工程において、図6に示すように、主
面側第2絶縁層124のビア孔125にビア導体126
を形成すると共に、裏面側第2絶縁層134のビア孔1
35にビア導体136を形成する。また、主面側第2絶
縁層121上に主面側第3導体層145を形成し、裏面
側第1絶縁層134上に裏面側第2導体層165を形成
する。この工程は、上記のビア導体・主面側第2導体層
・裏面側第2導体層形成工程と同様に行えばよい。
側第3導体層形成工程において、図6に示すように、主
面側第2絶縁層124のビア孔125にビア導体126
を形成すると共に、裏面側第2絶縁層134のビア孔1
35にビア導体136を形成する。また、主面側第2絶
縁層121上に主面側第3導体層145を形成し、裏面
側第1絶縁層134上に裏面側第2導体層165を形成
する。この工程は、上記のビア導体・主面側第2導体層
・裏面側第2導体層形成工程と同様に行えばよい。
【0037】次に、主面側ソルダーレジスト層形成工程
において、図7及び図8に示すように、主面側第2絶縁
層124及び主面側第3導体層145上に、公知の写真
法(フォトリソグラフィ法)により、所定の位置に多数
の主面側第1開口128を有する主面側ソルダーレジス
ト層127を形成する。なお、図7は、ICチップ搭載
領域105の投影領域近傍を示す説明図であり、図8
は、コンデンサ搭載領域106の投影領域近傍を示す説
明図である。具体的には、主面側第2絶縁層124及び
主面側第3導体層145上に、エポキシ樹脂等からなる
半硬化の主面側ソルダーレジスト層を形成し、主面側第
1開口128に対応した所定パターンのマスクを用いて
露光し、その後現像する。その後、さらに加熱処理し硬
化させて、主面側第1開口128を有する所定パターン
の主面側ソルダーレジスト層127を形成する。その
際、主面側第1開口128(開口径約600μm)は、
開口径が60μmよりも大きいので、これを写真法によ
り形成しても、精度よく形成することができる。しか
も、写真法によれば、一挙にすべての主面側第1開口1
28を形成することができるので、効率よくこれらを形
成することができる。
において、図7及び図8に示すように、主面側第2絶縁
層124及び主面側第3導体層145上に、公知の写真
法(フォトリソグラフィ法)により、所定の位置に多数
の主面側第1開口128を有する主面側ソルダーレジス
ト層127を形成する。なお、図7は、ICチップ搭載
領域105の投影領域近傍を示す説明図であり、図8
は、コンデンサ搭載領域106の投影領域近傍を示す説
明図である。具体的には、主面側第2絶縁層124及び
主面側第3導体層145上に、エポキシ樹脂等からなる
半硬化の主面側ソルダーレジスト層を形成し、主面側第
1開口128に対応した所定パターンのマスクを用いて
露光し、その後現像する。その後、さらに加熱処理し硬
化させて、主面側第1開口128を有する所定パターン
の主面側ソルダーレジスト層127を形成する。その
際、主面側第1開口128(開口径約600μm)は、
開口径が60μmよりも大きいので、これを写真法によ
り形成しても、精度よく形成することができる。しか
も、写真法によれば、一挙にすべての主面側第1開口1
28を形成することができるので、効率よくこれらを形
成することができる。
【0038】次に、主面側第2開口形成工程において、
図9に示すように、主面側第1開口128が形成された
主面側ソルダーレジスト層127に、レーザにより、所
定の位置に多数の主面側第2開口129を形成する。具
体的には、光を微少なスポットに絞ったCO2 レーザに
より、主面側第2開口129を1つずつ順番に形成す
る。その際、主面側第2開口129(直径約50μm)
は、開口径が60μmよりも小さいが、レーザによりこ
れを穿孔しているので、精度よく形成することができ
る。なお、開口内の樹脂残渣などを除去するデスミア処
理をする場合には、主面側第1開口128と主面側第2
開口129を形成した後に行うのが好ましい。両方の開
口を形成した後であれば、1回のデスミア処理で済むか
らである。
図9に示すように、主面側第1開口128が形成された
主面側ソルダーレジスト層127に、レーザにより、所
定の位置に多数の主面側第2開口129を形成する。具
体的には、光を微少なスポットに絞ったCO2 レーザに
より、主面側第2開口129を1つずつ順番に形成す
る。その際、主面側第2開口129(直径約50μm)
は、開口径が60μmよりも小さいが、レーザによりこ
れを穿孔しているので、精度よく形成することができ
る。なお、開口内の樹脂残渣などを除去するデスミア処
理をする場合には、主面側第1開口128と主面側第2
開口129を形成した後に行うのが好ましい。両方の開
口を形成した後であれば、1回のデスミア処理で済むか
らである。
【0039】また、裏面側ソルダーレジスト層形成工程
において、図10に示すように、裏面側第2絶縁層13
4及び裏面側第3導体層165上に、写真法(フォトリ
ソグラフィ法)により、所定の位置に多数の裏面側開口
138を有する裏面側ソルダーレジスト層137を形成
する。即ち、裏面側第2絶縁層134及び裏面側第3導
体層165上に、エポキシ樹脂等からなる半硬化の裏面
側ソルダーレジスト層を形成し、裏面側開口138に対
応した所定パターンのマスクを用いて露光し、その後現
像する。その後、さらに加熱処理し硬化させて、裏面側
開口138を有する所定パターンの裏面側ソルダーレジ
スト層137を形成する。その際、裏面側開口138
(直径約650μm)は、開口径が60μmよりも大き
いので、これを写真法により形成しても、精度よく形成
することができる。しかも、写真法によれば、一挙にす
べての裏面側開口138を形成することができるので、
効率よくこれらを形成することができる。
において、図10に示すように、裏面側第2絶縁層13
4及び裏面側第3導体層165上に、写真法(フォトリ
ソグラフィ法)により、所定の位置に多数の裏面側開口
138を有する裏面側ソルダーレジスト層137を形成
する。即ち、裏面側第2絶縁層134及び裏面側第3導
体層165上に、エポキシ樹脂等からなる半硬化の裏面
側ソルダーレジスト層を形成し、裏面側開口138に対
応した所定パターンのマスクを用いて露光し、その後現
像する。その後、さらに加熱処理し硬化させて、裏面側
開口138を有する所定パターンの裏面側ソルダーレジ
スト層137を形成する。その際、裏面側開口138
(直径約650μm)は、開口径が60μmよりも大き
いので、これを写真法により形成しても、精度よく形成
することができる。しかも、写真法によれば、一挙にす
べての裏面側開口138を形成することができるので、
効率よくこれらを形成することができる。
【0040】次に、Niメッキ工程において、Niメッ
キを施し、主面側ソルダーレジスト層127の主面側第
1開口128内に露出する主面側第1パッド147上
に、厚さ約5μmの主面側第1Niメッキ層149を形
成し、主面側第2開口129内に露出する主面側第2パ
ッド148上に、同じく厚さ約5μmの主面側第2Ni
メッキ層150を形成する。またこれと共に、裏面側ソ
ルダーレジスト層137の裏面側開口138内に露出す
る裏面側パッド167上にも、厚さ約5μmの裏面側N
iメッキ層169を形成する(図2及び図3参照)。
キを施し、主面側ソルダーレジスト層127の主面側第
1開口128内に露出する主面側第1パッド147上
に、厚さ約5μmの主面側第1Niメッキ層149を形
成し、主面側第2開口129内に露出する主面側第2パ
ッド148上に、同じく厚さ約5μmの主面側第2Ni
メッキ層150を形成する。またこれと共に、裏面側ソ
ルダーレジスト層137の裏面側開口138内に露出す
る裏面側パッド167上にも、厚さ約5μmの裏面側N
iメッキ層169を形成する(図2及び図3参照)。
【0041】次に、Auメッキ工程において、Auメッ
キを施し、主面側第1Niメッキ層149上に厚さ約
0.05μmのごく薄い主面側第1Auメッキ層(図示
しない)を形成し、主面側第2Niメッキ層150上に
同じく厚さ約0.05μmのごく薄い主面側第2Auメ
ッキ層(図示しない)を形成する。またこれと共に、裏
面側Niメッキ層169上にも、厚さ約0.05μmの
ごく薄い裏面側Auメッキ層170を形成する(図2及
び図3参照)。
キを施し、主面側第1Niメッキ層149上に厚さ約
0.05μmのごく薄い主面側第1Auメッキ層(図示
しない)を形成し、主面側第2Niメッキ層150上に
同じく厚さ約0.05μmのごく薄い主面側第2Auメ
ッキ層(図示しない)を形成する。またこれと共に、裏
面側Niメッキ層169上にも、厚さ約0.05μmの
ごく薄い裏面側Auメッキ層170を形成する(図2及
び図3参照)。
【0042】次に、ハンダバンプ形成工程において、主
面側第1Niメッキ層149上に第1ハンダバンプ15
1を形成すると共に、主面側第2Niメッキ層150上
に第2ハンダバンプ152を形成する。具体的には、主
面側ソルダーレジスト層127の主面側第1開口128
及び主面側第2開口129に対応した所定パターンの印
刷マスクを用いて、主面側第1Auメッキ層及び主面側
第2Auメッキ層上にハンダペーストをそれぞれ印刷す
る。その後、これをリフローすれば、Auメッキがハン
ダ内に拡散し、主面側第1Niメッキ層149上に第1
ハンダバンプ151が、主面側第2Niメッキ層150
上に第2ハンダバンプ152が形成される(図2及び図
3参照)。以上のようにして、配線基板101が完成す
る。
面側第1Niメッキ層149上に第1ハンダバンプ15
1を形成すると共に、主面側第2Niメッキ層150上
に第2ハンダバンプ152を形成する。具体的には、主
面側ソルダーレジスト層127の主面側第1開口128
及び主面側第2開口129に対応した所定パターンの印
刷マスクを用いて、主面側第1Auメッキ層及び主面側
第2Auメッキ層上にハンダペーストをそれぞれ印刷す
る。その後、これをリフローすれば、Auメッキがハン
ダ内に拡散し、主面側第1Niメッキ層149上に第1
ハンダバンプ151が、主面側第2Niメッキ層150
上に第2ハンダバンプ152が形成される(図2及び図
3参照)。以上のようにして、配線基板101が完成す
る。
【0043】以上で説明したように、本実施形態の配線
基板101の製造方法では、開口径60μm以下の主面
側第2開口129を、レーザにより形成する。このた
め、従来の写真法で形成する場合よりも精度よく形成す
ることができる。また、本実施形態では、主面側ソルダ
ーレジスト層形成工程で、写真法により、大きな開口
(主面側第1開口128)だけを一挙に形成し、後に、
主面側第2開口形成工程で、レーザにより小さな開口
(主面側第2開口129)を1つずつ順番に形成する。
換言すれば、主面側ソルダーレジスト層形成工程で、写
真法により60μmを越える大きな開口(主面側第1開
口128)だけを一挙に形成し、後に、主面側第2開口
形成工程で、レーザにより60μm以下の小さな開口
(主面側第2開口129)を1つずつ順番に形成する。
このため、主面側第1開口128及び主面側第2開口1
29を、効率よくかつ精度よく主面側ソルダーレジスト
層127に形成することができる。
基板101の製造方法では、開口径60μm以下の主面
側第2開口129を、レーザにより形成する。このた
め、従来の写真法で形成する場合よりも精度よく形成す
ることができる。また、本実施形態では、主面側ソルダ
ーレジスト層形成工程で、写真法により、大きな開口
(主面側第1開口128)だけを一挙に形成し、後に、
主面側第2開口形成工程で、レーザにより小さな開口
(主面側第2開口129)を1つずつ順番に形成する。
換言すれば、主面側ソルダーレジスト層形成工程で、写
真法により60μmを越える大きな開口(主面側第1開
口128)だけを一挙に形成し、後に、主面側第2開口
形成工程で、レーザにより60μm以下の小さな開口
(主面側第2開口129)を1つずつ順番に形成する。
このため、主面側第1開口128及び主面側第2開口1
29を、効率よくかつ精度よく主面側ソルダーレジスト
層127に形成することができる。
【0044】また、本実施形態では、開口径が60μm
以下の比較的小さな主面側第2開口129は、レーザに
より形成し、開口径が60μmを越える比較的大きな裏
面側開口138は、写真法により形成する。このため、
主面側第2開口129及び裏面側開口138を、効率よ
くかつ精度よく形成することができる。また、本実施形
態では、レーザにより精度よく主面側第2開口129を
形成しているので、ハンダバンプ形成工程において、主
面側第2開口129により確実にハンダペーストを印刷
することができ、より確実に所定形状の第2ハンダバン
プ152を形成することができる。
以下の比較的小さな主面側第2開口129は、レーザに
より形成し、開口径が60μmを越える比較的大きな裏
面側開口138は、写真法により形成する。このため、
主面側第2開口129及び裏面側開口138を、効率よ
くかつ精度よく形成することができる。また、本実施形
態では、レーザにより精度よく主面側第2開口129を
形成しているので、ハンダバンプ形成工程において、主
面側第2開口129により確実にハンダペーストを印刷
することができ、より確実に所定形状の第2ハンダバン
プ152を形成することができる。
【0045】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、パッド(主面側第1,第2パッド147,14
8、裏面側パッド167)が底面に形成された開口を示
したが、ソルダーレジスト層に形成される開口は、この
ようなものに限るものではない。例えば、位置合わせマ
ークを露出させるための開口や、ロゴマークを表す開口
なども挙げられる。また、上記実施形態では、主面側第
1絶縁層121のビア孔122、主面側第2絶縁層12
4のビア孔125、裏面側第1絶縁層131のビア孔1
32、裏面側第2絶縁層134のビア孔135を、写真
法により形成している。しかし、これらのビア孔122
等をレーザにより形成することもできる。このようにす
れば、より精度よくビア孔122等を形成することがで
きる。
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、パッド(主面側第1,第2パッド147,14
8、裏面側パッド167)が底面に形成された開口を示
したが、ソルダーレジスト層に形成される開口は、この
ようなものに限るものではない。例えば、位置合わせマ
ークを露出させるための開口や、ロゴマークを表す開口
なども挙げられる。また、上記実施形態では、主面側第
1絶縁層121のビア孔122、主面側第2絶縁層12
4のビア孔125、裏面側第1絶縁層131のビア孔1
32、裏面側第2絶縁層134のビア孔135を、写真
法により形成している。しかし、これらのビア孔122
等をレーザにより形成することもできる。このようにす
れば、より精度よくビア孔122等を形成することがで
きる。
【図1】実施形態に係る配線基板の概略図である。
【図2】実施形態に係る配線基板のうち、ICチップ搭
載領域の投影領域近傍を示す部分拡大断面図である。
載領域の投影領域近傍を示す部分拡大断面図である。
【図3】実施形態に係る配線基板のうち、コンデンサ搭
載領域の投影領域近傍を示す部部分拡大断面図である。
載領域の投影領域近傍を示す部部分拡大断面図である。
【図4】実施形態に係る配線基板の製造方法に関し、コ
ア基板にスルーホール導体や主面側第1導体層、裏面側
第1導体層を形成した様子を示す説明図である。
ア基板にスルーホール導体や主面側第1導体層、裏面側
第1導体層を形成した様子を示す説明図である。
【図5】実施形態に係る配線基板の製造方法に関し、主
面側第1絶縁層、裏面側第1絶縁層、主面側第2導体
層、裏面側第2導体層等を形成した様子を示す説明図で
ある。
面側第1絶縁層、裏面側第1絶縁層、主面側第2導体
層、裏面側第2導体層等を形成した様子を示す説明図で
ある。
【図6】実施形態に係る配線基板の製造方法に関し、主
面側第2絶縁層、裏面側第2絶縁層、主面側第3導体
層、裏面側第3導体層等を形成した様子を示す説明図で
ある。
面側第2絶縁層、裏面側第2絶縁層、主面側第3導体
層、裏面側第3導体層等を形成した様子を示す説明図で
ある。
【図7】実施形態に係る配線基板の製造方法に関し、主
面側第1開口を有する主面側ソルダーレジスト層を形成
した様子を示す説明図のうち、ICチップ搭載領域の投
影領域近傍を示す説明図である。
面側第1開口を有する主面側ソルダーレジスト層を形成
した様子を示す説明図のうち、ICチップ搭載領域の投
影領域近傍を示す説明図である。
【図8】実施形態に係る配線基板の製造方法に関し、主
面側第1開口を有する主面側ソルダーレジスト層を形成
した様子を示す説明図のうち、コンデンサ搭載領域の投
影領域近傍を示す説明図である。
面側第1開口を有する主面側ソルダーレジスト層を形成
した様子を示す説明図のうち、コンデンサ搭載領域の投
影領域近傍を示す説明図である。
【図9】実施形態に係る配線基板の製造方法に関し、主
面側第1開口を有する主面側ソルダーレジスト層に主面
側第2開口を形成した様子を示す説明図である。
面側第1開口を有する主面側ソルダーレジスト層に主面
側第2開口を形成した様子を示す説明図である。
【図10】実施形態に係る配線基板の製造方法に関し、
裏面側開口を有する裏面側ソルダーレジスト層を形成し
た様子を示す説明図である。
裏面側開口を有する裏面側ソルダーレジスト層を形成し
た様子を示す説明図である。
【図11】従来形態に係る配線基板の基板主面側の部分
拡大断面図である。
拡大断面図である。
101 配線基板
102 基板主面
103 基板裏面
127 主面側ソルダーレジスト層
128 主面側第1開口
129 主面側第2開口
137 裏面側ソルダーレジスト層
138 裏面側開口
IC ICチップ
CON チップコンデンサ
MB マザーボード
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
// H05K 3/46 H05K 3/46 X
H01L 23/12 Q
(72)発明者 山崎 耕三
愛知県名古屋市瑞穂区高辻町14番18号 日
本特殊陶業株式会社内
Fターム(参考) 5E314 AA24 AA27 AA32 BB06 BB10
BB11 BB12 CC01 DD07 FF05
FF17 GG17
5E319 AA03 AA07 AA08 AB05 AC02
AC16 AC17 BB02 CC33 CD25
GG01
5E346 AA06 AA12 AA15 AA17 AA43
BB01 BB16 CC02 CC08 CC31
CC54 DD02 DD13 DD25 DD33
DD44 DD47 EE34 FF15 GG15
GG17 GG19 GG22 GG25 GG28
HH11 HH25
Claims (6)
- 【請求項1】開口径が60μm以下の開口を有するソル
ダーレジスト層を備える配線基板の製造方法であって、 レーザにより上記開口を形成する開口形成工程を備える
配線基板の製造方法。 - 【請求項2】第1開口とこの第1開口よりも小さい第2
開口とを有するソルダーレジスト層を備える配線基板の
製造方法であって、 写真法により、上記第1開口を有するソルダーレジスト
層を形成するソルダーレジスト層形成工程と、 上記第1開口を有するソルダーレジスト層に、レーザに
より、上記第2開口を形成する第2開口形成工程と、を
備える配線基板の製造方法。 - 【請求項3】複数の開口を有するソルダーレジスト層を
備える配線基板の製造方法であって、 写真法により、上記開口のうち開口径が60μmを越え
る第1開口を有するソルダーレジスト層を形成するソル
ダーレジスト層形成工程と、 上記第1開口を有するソルダーレジスト層に、レーザに
より、上記開口のうち開口径が60μm以下の第2開口
を形成する第2開口形成工程と、を備える配線基板の製
造方法。 - 【請求項4】基板主面をなし、主面側開口を有する主面
側ソルダーレジスト層と、 基板裏面をなし、上記主面側開口よりも大きい裏面側開
口を有する裏面側ソルダーレジスト層と、を備える配線
基板の製造方法であって、 主面側ソルダーレジスト層に、レーザにより、上記主面
側開口を形成する主面側開口形成工程と、 写真法により、上記裏面側開口を有する裏面側ソルダー
レジスト層を形成する裏面側ソルダーレジスト層形成工
程と、を備える配線基板の製造方法。 - 【請求項5】請求項4に記載の配線基板の製造方法であ
って、 前記主面側開口にハンダペーストを印刷し、リフローし
て、上記主面側開口にハンダバンプを形成するハンダバ
ンプ形成工程を備える配線基板の製造方法。 - 【請求項6】請求項4または請求項5に記載の配線基板
の製造方法であって、 前記主面側開口は、開口径が60μm以下であり、 前記裏面側開口は、開口径が60μmを越える配線基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001350314A JP2003152311A (ja) | 2001-11-15 | 2001-11-15 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001350314A JP2003152311A (ja) | 2001-11-15 | 2001-11-15 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003152311A true JP2003152311A (ja) | 2003-05-23 |
Family
ID=19162844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001350314A Pending JP2003152311A (ja) | 2001-11-15 | 2001-11-15 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003152311A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006082783A1 (ja) * | 2005-02-02 | 2006-08-10 | Ibiden Co., Ltd. | 多層プリント配線板 |
JP2009239163A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2010258147A (ja) * | 2009-04-23 | 2010-11-11 | Ajinomoto Co Inc | プリント配線板の製造方法 |
KR101069572B1 (ko) | 2005-02-02 | 2011-10-05 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
US8119927B2 (en) | 2008-05-15 | 2012-02-21 | Shinko Electric Industries Co., Ltd. | Wiring board, method for manufacturing the same, and semiconductor package |
-
2001
- 2001-11-15 JP JP2001350314A patent/JP2003152311A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006082783A1 (ja) * | 2005-02-02 | 2006-08-10 | Ibiden Co., Ltd. | 多層プリント配線板 |
JP2006216711A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
EP1845761A1 (en) * | 2005-02-02 | 2007-10-17 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7402760B2 (en) | 2005-02-02 | 2008-07-22 | Ibiden Co., Ltd. | Multi-layer printed wiring board and manufacturing method thereof |
EP1845761A4 (en) * | 2005-02-02 | 2009-11-25 | Ibiden Co Ltd | MULTILAYER CONDUCTOR PLATE |
KR101069572B1 (ko) | 2005-02-02 | 2011-10-05 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
KR101162524B1 (ko) | 2005-02-02 | 2012-07-09 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
US8367943B2 (en) | 2005-02-02 | 2013-02-05 | Ibiden Co., Ltd. | Multilayered printed wiring board |
JP2009239163A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 配線基板 |
US8119927B2 (en) | 2008-05-15 | 2012-02-21 | Shinko Electric Industries Co., Ltd. | Wiring board, method for manufacturing the same, and semiconductor package |
KR101550467B1 (ko) | 2008-05-15 | 2015-09-04 | 신코 덴키 코교 가부시키가이샤 | 배선기판, 배선기판의 제조방법, 및 반도체 패키지 |
JP2010258147A (ja) * | 2009-04-23 | 2010-11-11 | Ajinomoto Co Inc | プリント配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
US9293406B2 (en) | Semiconductor package and manufacturing method thereof | |
US7435618B2 (en) | Method to manufacture a coreless packaging substrate | |
US20050146030A1 (en) | Solder ball pad structure | |
JP4769056B2 (ja) | 配線基板及びその製法方法 | |
JP2008300507A (ja) | 配線基板とその製造方法 | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
JP2004193292A (ja) | スル−ホ−ル配線基板およびその製造方法 | |
JP2001230513A (ja) | プリント基板及びその製造方法 | |
JP2005064446A (ja) | 積層用モジュールの製造方法 | |
JP2003142811A (ja) | 配線基板及び配線基板の製造方法 | |
JP2003152311A (ja) | 配線基板の製造方法 | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
JP2001189561A (ja) | 多層配線基板とその製造方法 | |
JP3874669B2 (ja) | 配線基板の製造方法 | |
JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
JP4343777B2 (ja) | 電子部品内蔵ウエハ | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
JP2003152320A (ja) | 配線基板及び配線基板の製造方法 | |
JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000307217A (ja) | 配線パターンの形成方法及び半導体装置 | |
JPH1187605A (ja) | 半導体装置及びその製造方法 | |
JP2001339010A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |