JP2009218258A - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP2009218258A JP2009218258A JP2008057452A JP2008057452A JP2009218258A JP 2009218258 A JP2009218258 A JP 2009218258A JP 2008057452 A JP2008057452 A JP 2008057452A JP 2008057452 A JP2008057452 A JP 2008057452A JP 2009218258 A JP2009218258 A JP 2009218258A
- Authority
- JP
- Japan
- Prior art keywords
- shield
- substrate
- terminal
- ground
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本発明は、この課題を解決するために基板4の表面に電子部品が搭載されて形成された高周波回路と、この高周波回路のグランドと接続されたグランドパターン6と、このグランドパターン6に対し第1のスルーホール7aを介して接続されるとともに前記基板の裏面に設けられたグランド端子8と、前記高周波回路を覆う金属製のシールド導体5とを備え、シールド導体5に接続されるとともに、基板4に設けられたシールド端子11を設け、グランドパターン6および前記グランド端子8とは共に、前記シールド導体5ならびに前記シールド端子11と分離されて設けられたものである。これにより、高周波モジュールのシールド性が良好となる。
【選択図】図1
Description
以下、本実施の形態について図面を用いて説明する。図1は本実施の形態におけるモジュールの断面図である。図1において本実施の形態におけるモジュール1では、半導体素子2や水晶振動子3などの複数個の電子部品が基板4の表面に実装され、基板4上に高周波回路が形成されている。基板4の表側にはシールドカバー5(シールド導体の一例として用いた)が装着され、シールドカバー5がこれらの電子部品を覆う構造を有している。なお、本実施の形態において基板4には、4層の多層基板を用いている。
以下、本実施の形態について図面を用いて説明する。図4は、本実施の形態におけるモジュールの断面図である。図4において、図1と同じものには、同じ番号を用いて、その説明は簡略化している。
2 半導体素子
3 水晶振動子
4 基板
5 シールドカバー
5a 脚
6 グランドパターン
7a スルーホール
7b スルーホール
8 グランド端子
9a スルーホール
9b スルーホール
10a 信号端子
10b 信号端子
11 シールド端子
12 接続導体
12a スルーホール
12b 中継パターン
12c 接続部
21 電子機器
22 マザー基板
31 モジュール
32 樹脂層
33 シールド導体
Claims (7)
- 基板と、この基板の表面に電子部品が搭載されて形成された高周波回路と、この高周波回路のグランドと接続されたグランドパターンと、このグランドパターンに対し第1のスルーホールを介して接続されるとともに前記基板の裏面に設けられたグランド端子と、前記高周波回路を覆う金属製のシールド導体とを備え、前記シールド導体に接続されるとともに、前記基板に設けられたシールド端子を設け、前記グランドパターンおよび前記グランド端子とは共に、前記シールド導体ならびに前記シールド端子と分離されて設けられた高周波モジュール。
- 基板の内層もしくは表面の外縁部には、シールド導体とシールド端子との間を接続する接続導体が設けられるとともに、前記シールド端子は前記基板の裏面側に形成された請求項1に記載の高周波モジュール。
- 基板の裏面には、高周波回路と接続された信号端子を設け、シールド端子は、グランド端子と前記信号端子とを囲うように配置された請求項2に記載の高周波モジュール。
- シールド端子は、複数個のシールド端子が断続して配置された請求項3に記載の高周波モジュール。
- シールド端子同士の間隔は、高周波回路における最も高い周波数の波長の4分の1以下の長さとした請求項4に記載の高周波モジュール。
- 接続導体とシールド端子との間は、複数個の第2のスルーホールで接続され、これらの第2のスルーホール同士の間隔は、高周波回路における最も高い周波数の波長の4分の1以下の距離とした請求項2に記載の高周波モジュール。
- シールド導体は、基板の側面全周に設けられた請求項1に記載の高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057452A JP5146019B2 (ja) | 2008-03-07 | 2008-03-07 | 高周波モジュールとこれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057452A JP5146019B2 (ja) | 2008-03-07 | 2008-03-07 | 高周波モジュールとこれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009218258A true JP2009218258A (ja) | 2009-09-24 |
JP5146019B2 JP5146019B2 (ja) | 2013-02-20 |
Family
ID=41189865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008057452A Expired - Fee Related JP5146019B2 (ja) | 2008-03-07 | 2008-03-07 | 高周波モジュールとこれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5146019B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016096439A (ja) * | 2014-11-13 | 2016-05-26 | 太陽誘電株式会社 | 弾性波デバイス、送受信デバイスおよび移動体通信機 |
WO2018139046A1 (ja) * | 2017-01-27 | 2018-08-02 | 株式会社村田製作所 | インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 |
WO2019045088A1 (ja) * | 2017-09-04 | 2019-03-07 | 株式会社村田製作所 | 高周波モジュールおよびその製造方法 |
WO2022255847A1 (ko) * | 2021-06-04 | 2022-12-08 | 삼성전자 주식회사 | 전자 장치에서의 쉴드 구조 및 그 동작 방법 |
-
2008
- 2008-03-07 JP JP2008057452A patent/JP5146019B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016096439A (ja) * | 2014-11-13 | 2016-05-26 | 太陽誘電株式会社 | 弾性波デバイス、送受信デバイスおよび移動体通信機 |
US9887686B2 (en) | 2014-11-13 | 2018-02-06 | Taiyo Yuden Co., Ltd. | Acoustic wave device, transceiver device, and mobile communication device |
WO2018139046A1 (ja) * | 2017-01-27 | 2018-08-02 | 株式会社村田製作所 | インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 |
US11166386B2 (en) | 2017-01-27 | 2021-11-02 | Murata Manufacturing Co., Ltd. | Interposer substrate, circuit module, and interposer substrate manufacturing method |
WO2019045088A1 (ja) * | 2017-09-04 | 2019-03-07 | 株式会社村田製作所 | 高周波モジュールおよびその製造方法 |
JPWO2019045088A1 (ja) * | 2017-09-04 | 2020-07-27 | 株式会社村田製作所 | 高周波モジュールおよびその製造方法 |
US11335645B2 (en) | 2017-09-04 | 2022-05-17 | Murata Manufacturing Co., Ltd. | High-frequency module and manufacturing method thereof |
WO2022255847A1 (ko) * | 2021-06-04 | 2022-12-08 | 삼성전자 주식회사 | 전자 장치에서의 쉴드 구조 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5146019B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102669B2 (en) | Chip package structure with shielding cover | |
JP2010080968A (ja) | モジュール部品の製造方法 | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
JP2009158838A (ja) | 電子機器 | |
CN110506454B (zh) | 基板间连接构造 | |
JP5146019B2 (ja) | 高周波モジュールとこれを用いた電子機器 | |
JPWO2006093155A1 (ja) | 基板間接続コネクタ及び基板間接続コネクタを用いた回路基板装置 | |
JPWO2020130004A1 (ja) | 回路基板及び電子機器 | |
EP1594353A1 (en) | High frequency multilayer printed wiring board | |
JP2015176966A (ja) | 電子機器 | |
CN1972561A (zh) | 印刷电路板 | |
JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
JP2008124167A (ja) | 高周波モジュールと、これを用いた電子機器 | |
JP2014053445A (ja) | 回路基板および複合モジュール | |
US7414321B2 (en) | Wiring configuration for semiconductor component | |
JP2004056155A (ja) | モジュール部品 | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール | |
JP2011108719A (ja) | 高周波装置 | |
US20070089901A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
WO2021124805A1 (ja) | 電子部品モジュール | |
JP2006253278A (ja) | 高周波モジュール | |
JP2010205797A (ja) | 電子回路のシールド構造 | |
JP2007067002A (ja) | 高周波モジュール | |
JP2006174262A (ja) | 基板の接続構造 | |
TWI334753B (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100308 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |