JP2006310498A - Ceramic multilayer substrate with cavity - Google Patents

Ceramic multilayer substrate with cavity Download PDF

Info

Publication number
JP2006310498A
JP2006310498A JP2005130559A JP2005130559A JP2006310498A JP 2006310498 A JP2006310498 A JP 2006310498A JP 2005130559 A JP2005130559 A JP 2005130559A JP 2005130559 A JP2005130559 A JP 2005130559A JP 2006310498 A JP2006310498 A JP 2006310498A
Authority
JP
Japan
Prior art keywords
cavity
multilayer substrate
ceramic multilayer
ceramic
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005130559A
Other languages
Japanese (ja)
Inventor
Nobuaki Ogawa
伸明 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005130559A priority Critical patent/JP2006310498A/en
Publication of JP2006310498A publication Critical patent/JP2006310498A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that, since the ceramic layer 1A of the part of a cavity 1D is thin and weak in a strength in a conventional ceramic multilayer substrate with cavity shown in FIG. 6 and, moreover, a second front side mounted part 2B is mounted in the top surface of the ceramic multilayer substrate 1 so that it may reach about the cavity 1D, a stress concentration acts on a joint around the second front surface mounted part 2B when it is iteratively attacked by shocks, such as falling, etc. when the ceramic multilayer substrate with the cavity is used for a portable electronic apparatus, such as, for example, a cellular phone, and a matter of being easy to generate a crack K in the cavity 1D at the ceramic layer 1A corresponding part as shown in FIG. 6. <P>SOLUTION: In the ceramic multilayer substrate 10 with the cavity, a recess 11D is formed in the cavity C opposite to the top surface 11C of the ceramic multilayer substrate 11, and a resin layer 12 overlying the recess 11D is provided on the top surface 11C, and the top surface of the resin layer 12 is formed evenly. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、キャビティ付きセラミック多層基板、更に詳しくは、機械的強度を向上させ、信頼性を高めることができるキャビティ付きセラミック多層基板に関する。   The present invention relates to a ceramic multilayer substrate with a cavity, and more particularly to a ceramic multilayer substrate with a cavity that can improve mechanical strength and increase reliability.

従来のキャビティ付きセラミック多層基板は、例えば図６に示すように、複数のセラミック層１Ａが積層された積層体からなるセラミック多層基板１備え、このセラミック多層基板１は、その下面１Ｂ側に開口するキャビティ１Ｄを有している。キャビティ１Ｄの底面には第１の表面実装部品２Ａが実装され、セラミック多層基板１の上面１Ｃには第２、第３の表面実装部品２Ｂ、２Ｃが実装されている。第１の表面実装部品２Ａは例えばボンディングワイヤ３を介してキャビティ１Ｄ内の側壁の段部に形成された第１表面電極４Ａに接続されている。第２、第３の表面実装部品２Ｂ、２Ｃは、半田を介して第２、第３表面電極４Ｂ、４Ｃに接続されている。第１、第２の表面実装部品２Ａ、２Ｂは、例えば半導体素子等の能動素子からなり、第３の表面実装部品２Ｃは、例えばコンデンサ等の受動素子からなっている。また、セラミック多層基板１の下面１Ｂにはキャビティ１Ｄの周囲に配置された複数の端子電極４Ｄが形成され、これらの端子電極４Ｄを介してキャビティ付きセラミック多層基板をマザーボードに実装するように構成されている。   For example, as shown in FIG. 6, a conventional ceramic multilayer substrate with a cavity includes a ceramic multilayer substrate 1 made of a laminate in which a plurality of ceramic layers 1A are laminated, and the ceramic multilayer substrate 1 opens to the lower surface 1B side. It has a cavity 1D. The first surface mount component 2A is mounted on the bottom surface of the cavity 1D, and the second and third surface mount components 2B and 2C are mounted on the top surface 1C of the ceramic multilayer substrate 1. The first surface-mounted component 2A is connected to the first surface electrode 4A formed on the stepped portion of the side wall in the cavity 1D through the bonding wire 3, for example. The second and third surface mount components 2B and 2C are connected to the second and third surface electrodes 4B and 4C via solder. The first and second surface mount components 2A, 2B are made of active elements such as semiconductor elements, for example, and the third surface mount component 2C is made of passive elements such as capacitors. A plurality of terminal electrodes 4D arranged around the cavity 1D are formed on the lower surface 1B of the ceramic multilayer substrate 1, and the ceramic multilayer substrate with cavities is mounted on the motherboard via the terminal electrodes 4D. ing.

また、図示してないが、セラミック多層基板１内には内部導体パターンが設けられ、内部導体パターンを介して各表面電極４Ａ〜４Ｄが互いに電気的に接続されている。   Although not shown, an internal conductor pattern is provided in the ceramic multilayer substrate 1, and the surface electrodes 4A to 4D are electrically connected to each other through the internal conductor pattern.

この種のキャビティ付きセラミック多層基板は、例えば特許文献１に記載されている。特許文献１に記載の技術では、多層セラミック基板のキャビティの底面に形成された底面導体膜を容量形成用の導体膜として利用することにより、多層セラミック基板の薄型化を実現している。   This type of ceramic multilayer substrate with a cavity is described in Patent Document 1, for example. In the technique described in Patent Document 1, the multilayer ceramic substrate is thinned by using the bottom conductor film formed on the bottom surface of the cavity of the multilayer ceramic substrate as a conductor film for forming a capacitor.

特開２００４−０６３６６４JP 2004-063664 A

しかしながら、図６に示す従来のキャビティ付きセラミック多層基板の場合には、キャビティ１Ｄの底面部分を形成するセラミック層１Ａが他の部分よりも薄く、強度的に弱くなっている。しかも、セラミック多層基板１の上面１Ｃにはキャビティ１Ｄの上方に達するように第２の表面実装部品２Ｂが実装されているため、キャビティ付きセラミック多層基板が例えば携帯電話等の携帯用の電子機器に用いられている場合、落下等の衝撃を繰り返し受けると、第２の表面実装部品２Ｂが例えばグリッドアレイ構造の半導体素子の場合には周囲の接合部に集中応力が作用する。特に、キャビティ１Ｄに対応するセラミック層１Ａは強度が弱いため、この部分に集中応力が作用すると図６に示すようにクラックＫが発生し易く、極端な場合にはセラミック多層基板１が破損する虞がある。   However, in the case of the conventional ceramic multilayer substrate with a cavity shown in FIG. 6, the ceramic layer 1A forming the bottom surface portion of the cavity 1D is thinner than the other portions and weak in strength. In addition, since the second surface mounting component 2B is mounted on the upper surface 1C of the ceramic multilayer substrate 1 so as to reach the upper side of the cavity 1D, the ceramic multilayer substrate with the cavity is used as a portable electronic device such as a mobile phone. When used, when the impact such as dropping is repeatedly received, when the second surface mount component 2B is a semiconductor element having a grid array structure, for example, concentrated stress acts on the surrounding joint. In particular, since the ceramic layer 1A corresponding to the cavity 1D has low strength, if concentrated stress acts on this portion, crack K is likely to occur as shown in FIG. 6, and in an extreme case, the ceramic multilayer substrate 1 may be damaged. There is.

本発明は、上記課題を解決するためになされたもので、キャビティの底面部分を形成するセラミック層の強度を高め、耐衝撃性を向上させた信頼性の高いキャビティ付きセラミック多層基板を提供することを目的としている。   The present invention has been made to solve the above-described problems, and provides a highly reliable ceramic multilayer substrate with a cavity in which the strength of the ceramic layer forming the bottom surface portion of the cavity is increased and the impact resistance is improved. It is an object.

本発明の請求項１に記載のキャビティ付きセラミック多層基板は、複数のセラミック層が積層された積層体からなり、互いに対向する第１、第２主面を有するセラミック多層基板を備え、上記第１主面側で開口するキャビティを有するキャビティ付きセラミック多層基板において、上記セラミック多層基板の上記第２主面側であって、上記キャビティと対向する部分に凹部が形成されており、且つ、上記第２主面には、上記凹部を覆い且つ表面が平坦に形成された樹脂層が設けられている
ことを特徴とするものである。 According to a first aspect of the present invention, there is provided a ceramic multilayer substrate with a cavity comprising a ceramic multilayer substrate having a first main surface and a second main surface facing each other, comprising a laminate in which a plurality of ceramic layers are laminated. In the ceramic multilayer substrate with a cavity having a cavity opened on the main surface side, a concave portion is formed on the second main surface side of the ceramic multilayer substrate and facing the cavity, and the second The main surface is provided with a resin layer that covers the recess and has a flat surface.

また、本発明の請求項２に記載のキャビティ付きセラミック多層基板は、請求項１に記載の発明において、上記樹脂層には、実施的に上記セラミック多層基板の導体パターンと接続される層間接続導体のみが設けられていることを特徴とするものである。   According to a second aspect of the present invention, there is provided the ceramic multilayer substrate with a cavity according to the first aspect of the present invention, wherein the resin layer has an interlayer connection conductor that is practically connected to a conductor pattern of the ceramic multilayer substrate. Only.

また、本発明の請求項３に記載のキャビティ付きセラミック多層基板は、請求項１または請求項２に記載の発明において、上記第１主面にはマザーボードへの接続用の端子電極が設けられており、上記キャビティ内には第１の表面実装部品が設けられ、上記樹脂層には第２の表面実装部品が設けられていることを特徴とするものである。   According to a third aspect of the present invention, in the ceramic multilayer substrate with a cavity according to the first or second aspect, a terminal electrode for connection to a motherboard is provided on the first main surface. A first surface mount component is provided in the cavity, and a second surface mount component is provided in the resin layer.

また、本発明の請求項４に記載のキャビティ付きセラミック多層基板は、請求項３に記載の発明において、上記第２の表面実装部品は、少なくともその一部が上記凹部に対応する部分に達するように上記樹脂層の表面に設けられていることを特徴とするものである。   According to a fourth aspect of the present invention, there is provided the ceramic multilayer substrate with a cavity according to the third aspect of the present invention, wherein at least a part of the second surface mount component reaches a portion corresponding to the recess. It is provided on the surface of the resin layer.

また、本発明の請求項５に記載のキャビティ付きセラミック多層基板は、請求項２〜請求項４のいずれか１項に記載の発明において、上記キャビティの底部には、上記凹部の形状に即した凸部が形成されていることを特徴とするものである。   Moreover, the ceramic multilayer substrate with a cavity according to claim 5 of the present invention is the invention according to any one of claims 2 to 4, wherein the bottom of the cavity conforms to the shape of the recess. A convex portion is formed.

また、本発明の請求項６に記載のキャビティ付きセラミック多層基板は、請求項１〜請求項５のいずれか１項に記載の発明において、上記セラミック層は、低温焼成セラミック材料によって構成されており、上記セラミック多層基板の表面導体パターン及び内部導体パターンは、金、銀及び銅のうちの少なくともいずれか一つの金属を主成分とする導電性材料によって構成されていることを特徴とするものである。   According to a sixth aspect of the present invention, in the ceramic multilayer substrate with a cavity according to the first aspect, the ceramic layer is made of a low-temperature fired ceramic material. The surface conductor pattern and the inner conductor pattern of the ceramic multilayer substrate are made of a conductive material whose main component is at least one of gold, silver, and copper. .

本発明の請求項１〜請求項６に記載の発明によれば、キャビティの底面部分を形成するセラミック層の強度を高め、耐衝撃性を向上させた信頼性の高いキャビティ付きセラミック多層基板を提供することができる。   According to the first to sixth aspects of the present invention, there is provided a highly reliable ceramic multilayer substrate with a cavity in which the strength of the ceramic layer forming the bottom surface portion of the cavity is increased and the impact resistance is improved. can do.

以下、図１〜図４に示す実施形態に基づいて本発明を説明する。   Hereinafter, the present invention will be described based on the embodiment shown in FIGS.

第１の実施形態
本実施形態のキャビティ付きセラミック多層基板１０は、例えば図１の（ａ）に示すように、複数のセラミック層１１Ａが積層された積層体からなり、上下で互いに対向する第１、第２主面１１Ｂ、１１Ｃを有するセラミック多層基板１１を備え、セラミック多層基板１１は第１主面（下面）１１Ｂ側に開口するキャビティＣを有している。このキャビティＣは、セラミック多層基板１１の下面１１Ｂ側で開口するため、ダウンキャビティとして形成されている。また、セラミック多層基板１１の第２主面（上面）１１Ｃには樹脂層１２が形成され、この樹脂層１２によってキャビティＣの底面部分を形成するセラミック層１１Ａの曲げ強度等の機械的強度を高めている。 First Embodiment A cavity-equipped ceramic multilayer substrate 10 according to the present embodiment includes, for example, a laminated body in which a plurality of ceramic layers 11A are laminated as shown in FIG. The ceramic multilayer substrate 11 having the second main surfaces 11B and 11C is provided, and the ceramic multilayer substrate 11 has a cavity C opened to the first main surface (lower surface) 11B side. Since the cavity C opens on the lower surface 11B side of the ceramic multilayer substrate 11, it is formed as a down cavity. Further, a resin layer 12 is formed on the second main surface (upper surface) 11C of the ceramic multilayer substrate 11, and this resin layer 12 increases mechanical strength such as bending strength of the ceramic layer 11A forming the bottom surface portion of the cavity C. ing.

上記キャビティＣ内には第１の表面実装部品１３が実装され、樹脂層１２の上面には第２、第３の表面実装部品１４、１５がそれぞれ実装されている。また、キャビティＣには第１の表面実装部品１３を封止する樹脂部１６が形成され、この樹脂部１６によって第１の表面実装部品１３を保護している。また、セラミック多層基板１１には下端が開口した箱状の金属ケース１７が第２、第３の表面実装部品１４、１５を覆うように取り付けられ、この金属ケース１７によって第２、第３の表面実装部品１４、１５を電磁気的に保護している。第１、第２の表面実装部品１３、１４は、例えばシリコン半導体素子、ガリウム砒素半導体素子等の能動素子からなり、第３の表面実装部品１５は、コンデンサ、インダクタ等の受動素子からなっている。   A first surface-mounted component 13 is mounted in the cavity C, and second and third surface-mounted components 14 and 15 are mounted on the upper surface of the resin layer 12, respectively. In addition, a resin portion 16 for sealing the first surface mount component 13 is formed in the cavity C, and the first surface mount component 13 is protected by the resin portion 16. A box-shaped metal case 17 having an open lower end is attached to the ceramic multilayer substrate 11 so as to cover the second and third surface-mounted components 14 and 15, and the second and third surfaces are covered by the metal case 17. The mounting components 14 and 15 are electromagnetically protected. The first and second surface mount components 13 and 14 are composed of active elements such as silicon semiconductor elements and gallium arsenide semiconductor elements, and the third surface mount component 15 is composed of passive elements such as capacitors and inductors. .

図１の（ａ）に示すように、上記セラミック多層基板１１の上面１１ＣにはキャビティＣに対応する部分に凹部１１Ｄが形成され、キャビティＣの底面には凹部１１Ｄに即して凸部１１Ｅが形成されている。つまり、キャビティＣの底面部分を形成するセラミック多層基板１１は下方に湾曲した形状を呈している。   As shown in FIG. 1A, a concave portion 11D is formed in a portion corresponding to the cavity C on the upper surface 11C of the ceramic multilayer substrate 11, and a convex portion 11E is formed on the bottom surface of the cavity C corresponding to the concave portion 11D. Is formed. That is, the ceramic multilayer substrate 11 forming the bottom surface portion of the cavity C has a shape curved downward.

上記樹脂層１２は、図１の（ａ）に示すように、その上面が第２、第３の表面実装部品１４、１５を実装するように平坦に形成されている。樹脂層１２の上面が平坦であっても、凹部１１Ｄは樹脂によって埋められているため、この部分の樹脂層１２は他の部分より厚くなっている。従って、この部分に第２の表面実装部品樹脂層１２の接合部が位置し、この接合部に衝撃等による集中応力が作用しても、この集中応力を樹脂層１２の厚肉部において分散することができ、衝撃力を緩和することができる。また、樹脂層１２の上面が平坦であるため、より多くの表面実装部品を搭載することができる。   As shown in FIG. 1A, the resin layer 12 has a flat upper surface so that the second and third surface-mounted components 14 and 15 are mounted thereon. Even if the upper surface of the resin layer 12 is flat, the concave portion 11D is filled with the resin, so that the resin layer 12 in this portion is thicker than the other portions. Therefore, even if the joint portion of the second surface mount component resin layer 12 is located in this portion, and concentrated stress due to impact or the like acts on this joint portion, this concentrated stress is dispersed in the thick portion of the resin layer 12. Can reduce the impact force. Further, since the upper surface of the resin layer 12 is flat, more surface mount components can be mounted.

また、樹脂層１２は凹部１１Ｄにおいて他の部分よりも肉厚になっているため、キャビティＣに対応する部分以外で強度的に強い部分の樹脂層１２を薄くすることができ、樹脂層１２を有するキャビティ付きセラミック多層基板１０の低背化を促進することができる。特に、第２の表面実装部品１４がボールグリッドアレイ構造の半導体素子の場合には接合部に集中応力が作用し易いため、その接合強度の向上に特に有効である。   In addition, since the resin layer 12 is thicker than the other portions in the recess 11D, it is possible to reduce the strength of the resin layer 12 other than the portion corresponding to the cavity C. A reduction in the height of the cavity-equipped ceramic multilayer substrate 10 can be promoted. In particular, when the second surface mount component 14 is a semiconductor element having a ball grid array structure, concentrated stress is likely to act on the joint, which is particularly effective in improving the joint strength.

上記凹部１１Ｄの深さＴ（図１の（ｂ）参照）は、例えば５〜１５０μｍの範囲が好ましい。この深さＴが５μｍ未満になるとキャビティＣの底面に対応するセラミック層１１Ａの機械的強度の改善や衝撃緩和効果が十分でなく、１５０μｍを超えると樹脂層１２上面の平坦化が難しくなる。   The depth T (see FIG. 1B) of the recess 11D is preferably in the range of 5 to 150 μm, for example. When the depth T is less than 5 μm, the mechanical strength of the ceramic layer 11A corresponding to the bottom surface of the cavity C is not sufficiently improved and the impact mitigating effect is not sufficient.

また、上記凹部１１Ｄに即して形成されるキャビティＣ底面の凸部１１Ｅの突出量は、キャビティＣの底面部分を形成するセラミック層１１Ａの厚みと樹脂層１２の厚みによって制限される。この部分のセラミック層１１Ａが厚い場合や樹脂層１２を厚くしても良い場合には突出量が少なくても良い。逆に、セラミック層１１Ａの厚みが薄い場合やこの部分以外の樹脂層１２を厚くできない場合には突出量を大きくする必要がある。尚、詳しくは後述するが、凹部１１Ｄを形成するための金型の凸部の突出量は、凹部１１Ｄの深さＴに対応し、１５０μｍが上限である。例えばキャビティＣの深さが２００μｍ以上であれば、２０μｍ程度の突出量で良い。   Further, the protruding amount of the convex portion 11E on the bottom surface of the cavity C formed in conformity with the concave portion 11D is limited by the thickness of the ceramic layer 11A and the thickness of the resin layer 12 forming the bottom surface portion of the cavity C. When the ceramic layer 11A in this portion is thick or the resin layer 12 may be thick, the protruding amount may be small. Conversely, when the thickness of the ceramic layer 11A is thin or when the resin layer 12 other than this portion cannot be thickened, it is necessary to increase the protrusion amount. In addition, although mentioned later in detail, the protrusion amount of the convex part of the metal mold | die for forming the recessed part 11D respond | corresponds to the depth T of the recessed part 11D, and 150 micrometers is an upper limit. For example, if the depth of the cavity C is 200 μm or more, a protrusion amount of about 20 μm is sufficient.

また、上記セラミック多層基板１１は、図１の（ａ）に示すように所定のパターンで形成された第１の導体パターン１８を有している。第１の導体パターン１８は、各セラミック層１１Ａの界面に所定のパターンで形成された複数の面内導体１８Ａと、セラミック多層基板１１の上面１１Ｃに所定のパターンで形成された複数の表面電極１８Ｂと、セラミック多層基板１１の下面１１Ｂに所定のパターンで形成された複数の端子電極１８Ｃと、これらの面内導体１８Ａ、表面電極１８Ｂ及び端子電極１８Ｃを互いに電気的に接続するように各セラミック層１１Ａをそれぞれ所定のパターンで貫通して形成されたビア導体１８Ｄと、を有している。また、キャビティＣの側壁には水平段部が形成され、この水平段部にも表面電極１８Ｅが形成されている。キャビティ付きセラミック多層基板１０をマザーボード等の実装基板に実装する場合には、セラミック多層基板１１の下面に形成された端子電極１８Ｃを利用する。   The ceramic multilayer substrate 11 has a first conductor pattern 18 formed in a predetermined pattern as shown in FIG. The first conductor pattern 18 includes a plurality of in-plane conductors 18A formed in a predetermined pattern on the interface of each ceramic layer 11A, and a plurality of surface electrodes 18B formed in a predetermined pattern on the upper surface 11C of the ceramic multilayer substrate 11. A plurality of terminal electrodes 18C formed in a predetermined pattern on the lower surface 11B of the ceramic multilayer substrate 11, and the ceramic layers so as to electrically connect the in-plane conductors 18A, the surface electrodes 18B, and the terminal electrodes 18C to each other. And via conductors 18D formed so as to penetrate 11A in a predetermined pattern. Further, a horizontal step portion is formed on the side wall of the cavity C, and a surface electrode 18E is also formed on the horizontal step portion. When the ceramic multilayer substrate 10 with cavities is mounted on a mounting substrate such as a mother board, the terminal electrodes 18C formed on the lower surface of the ceramic multilayer substrate 11 are used.

上記キャビティＣ内に実装された第１の表面実装部品１３は、接着剤１９を介してキャビティＣの底面に固定され、Ａｕ、Ａｌ、Ｃｕ等のボンディングワイヤ１３Ａを介して水平段部に形成された表面電極１８Ｅに電気的に接続されている。   The first surface-mounted component 13 mounted in the cavity C is fixed to the bottom surface of the cavity C via an adhesive 19 and is formed in a horizontal step portion via bonding wires 13A such as Au, Al, and Cu. The surface electrode 18E is electrically connected.

上記樹脂層１２は、所定のパターンで形成された第２の導体パターン２０を有している。第２の導体パターン２０は、所定のパターンで樹脂層１２を貫通する複数の層間接続導体（ビア導体）２０Ａと、これらのビア導体２０Ａに接続され且つ樹脂層１２の上面に所定のパターンで形成された複数の表面電極２０Ｂと、を有し、ビア導体２０Ａの下端がセラミック多層基板１１の上面１１Ｃに形成された表面電極１８Ｂを介して第１の導体パターン１８に接続されている。つまり、本実施形態では、樹脂層１２内に面内導体を有していない。そして、第２、第３の表面実装部品１４、１５は、半田ボールや導電性樹脂を介してそれぞれの表面電極２０Ｂに電気的に接続されている。   The resin layer 12 has a second conductor pattern 20 formed in a predetermined pattern. The second conductor pattern 20 is formed in a predetermined pattern on a plurality of interlayer connection conductors (via conductors) 20A penetrating the resin layer 12 in a predetermined pattern and connected to the via conductors 20A. And a lower end of the via conductor 20A is connected to the first conductor pattern 18 via a surface electrode 18B formed on the upper surface 11C of the ceramic multilayer substrate 11. That is, in this embodiment, the resin layer 12 does not have an in-plane conductor. The second and third surface mount components 14 and 15 are electrically connected to the respective surface electrodes 20B via solder balls or conductive resin.

而して、上記セラミック多層基板１１を形成するセラミック材料は特に制限されないが、セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さなＡｕ、ＡｇやＣｕ等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。また、低温焼結セラミック材料を用いることにより、セラミック焼結体を素体とするコンデンサやインダクタ等の受動素子をセラミック多層基板１１内に組み込むことができる。 Thus, the ceramic material for forming the ceramic multilayer substrate 11 is not particularly limited, but for example, a low temperature co-fired ceramic (LTCC) material can be used as the ceramic material. The low-temperature sintered ceramic material is a ceramic material that can be sintered at a temperature of 1050 ° C. or less and can be simultaneously fired with Au, Ag, Cu, or the like having a small specific resistance. Specifically, as the low-temperature sintered ceramic material, a glass composite LTCC material obtained by mixing borosilicate glass with ceramic powder such as alumina, zirconia, magnesia, and forsterite, ZnO—MgO—Al 2 O 3 — Crystallized glass-based LTCC material using crystallized glass of SiO 2 , BaO—Al 2 O 3 —SiO 2 ceramic powder, Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 ceramic powder, etc. Non-glass type LTCC materials using Further, by using a low-temperature sintered ceramic material, a passive element such as a capacitor or an inductor having a ceramic sintered body as an element can be incorporated in the ceramic multilayer substrate 11.

上記セラミック多層基板１１に形成された第１の導体パターン１８は、導電性金属材料によって形成することができる。導電性金属材料としては、Ａｇ、Ａｇ−Ｐｔ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ及びＡｕの少なくとも一種を主成分とする金属を用いることができる。これらの導電性金属のうち、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金及びＣｕは、比抵抗が小さいため、特に高周波向けの導体パターンにおいてより好ましく用いることができる。また、セラミック多層基板１１の材料として低温焼結セラミック材料を用いる場合には、ＡｇまたはＣｕ等の低抵抗で１０５０℃以下の融点をもつ金属を用いることができ、セラミック多層基板１１と第１の導体パターン１８とを１０５０℃以下の低温で同時焼成することができる。従って、面内導体１８Ａ、表面電極１８Ｂ及びビア導体１８Ｄ等は、いずれも焼結金属として形成されている。   The first conductor pattern 18 formed on the ceramic multilayer substrate 11 can be formed of a conductive metal material. As the conductive metal material, a metal mainly containing at least one of Ag, Ag—Pt alloy, Cu, Ni, Pt, Pd, W, Mo, and Au can be used. Among these conductive metals, Ag, Ag—Pt alloy, Ag—Pd alloy, and Cu can be more preferably used particularly in a high-frequency conductor pattern because of their low specific resistance. When a low-temperature sintered ceramic material is used as the material of the ceramic multilayer substrate 11, a metal having a low resistance such as Ag or Cu and a melting point of 1050 ° C. or less can be used. The conductor pattern 18 can be simultaneously fired at a low temperature of 1050 ° C. or lower. Accordingly, the in-plane conductor 18A, the surface electrode 18B, the via conductor 18D, and the like are all formed as sintered metal.

セラミック多層基板１１を低温焼結セラミック材料によって形成した場合、セラミック多層基板１１の表面は、銅箔と同程度の表面粗さＲmax（数μｍ）を有するため、樹脂層１２との接合力が弱い。そこで、本実施形態では、セラミック多層基板１１と樹脂層１２との界面に位置する表面電極１８Ｂは、上述のように焼結金属によって形成されている。表面電極１８Ｂを形成する焼結金属は、表面粗さＲmaxが数１０μｍで銅箔の表面粗さ数μｍと比較して一桁高いため、焼結金属のアンカー効果によって樹脂層１２との接合強度を高めることができる。このような表面粗さの差は、銅箔がメッキまたは銅板の圧延によって形成されたものであるのに対し、焼結金属は樹脂成分を体積比率１０〜４０％含有する導電性ペーストを焼き付けて形成されるため、その樹脂成分の焼失によって内部や表面に空洞が残存して表面粗さが大きくなることに起因にしている。   When the ceramic multilayer substrate 11 is formed of a low-temperature sintered ceramic material, the surface of the ceramic multilayer substrate 11 has the same surface roughness Rmax (several μm) as that of the copper foil, so that the bonding force with the resin layer 12 is weak. . Therefore, in the present embodiment, the surface electrode 18B located at the interface between the ceramic multilayer substrate 11 and the resin layer 12 is formed of sintered metal as described above. The sintered metal forming the surface electrode 18B has a surface roughness Rmax of several tens of μm and an order of magnitude higher than the surface roughness of the copper foil, which is an order of magnitude higher. Therefore, the bonding strength with the resin layer 12 due to the anchor effect of the sintered metal Can be increased. The difference in surface roughness is that the copper foil is formed by plating or rolling a copper plate, whereas the sintered metal is obtained by baking a conductive paste containing a resin component in a volume ratio of 10 to 40%. Because of the formation of the resin component, the resin component is burned away, leaving voids inside and on the surface to increase the surface roughness.

また、セラミック多層基板１１を形成するセラミック材料としては、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助材を加え、１１００℃以上で焼結されたものが用いられる。この場合、第１の導体パターン１８としては、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｎｉ及びこれらの合金から選択される金属を使用する。   Moreover, as a ceramic material which forms the ceramic multilayer substrate 11, a high temperature sintered ceramic (HTCC: High Temperature Co-fired Ceramic) material can also be used. Examples of the high-temperature sintered ceramic material include alumina, aluminum nitride, mullite, and other materials added with a sintering aid such as glass and sintered at 1100 ° C. or higher. In this case, as the first conductor pattern 18, a metal selected from Mo, Pt, Pd, W, Ni, and alloys thereof is used.

上記樹脂層１２は、熱硬化性樹脂と無機フィラーとの混合樹脂組成物によって形成されたものが好ましい。熱硬化性樹脂としては、例えば耐熱性、耐湿性に優れたエポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができ、無機フィラーとしては例えばアルミナ、シリカ、チタニア等を用いることができる。このように無機フィラーを添加することによって、上述のように樹脂層１２の熱膨張率を適宜調整することができると共に放熱性を向上させることができ、更に、樹脂層１２の製造時に樹脂の流動性を適宜制御することができる。また、キャビティＣを埋める樹脂部１６は、樹脂層１２と同一または異なる混合樹脂組成物によって形成することができる。   The resin layer 12 is preferably formed of a mixed resin composition of a thermosetting resin and an inorganic filler. As the thermosetting resin, for example, an epoxy resin, a phenol resin, a cyanate resin or the like excellent in heat resistance and moisture resistance can be used, and as the inorganic filler, for example, alumina, silica, titania or the like can be used. By adding the inorganic filler in this way, the coefficient of thermal expansion of the resin layer 12 can be appropriately adjusted as described above, and the heat dissipation can be improved. Further, the resin flow during the production of the resin layer 12 can be improved. The property can be appropriately controlled. Further, the resin portion 16 filling the cavity C can be formed of the same or different mixed resin composition as the resin layer 12.

上記樹脂層１２に形成される第２の導体パターン２０のビア導体２０Ａは導電性樹脂によって形成することができる。導電性樹脂は、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えばＡｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属を用いることができ、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の樹脂を用いることができる。また、ビア導体２０Ａは、必要に応じて、例えば無電解メッキ銅及び電解メッキ銅によって形成することができる。第２の導体パターン２０の表面電極２０Ｂは銅箔等の金属箔によって形成することができる。   The via conductor 20A of the second conductor pattern 20 formed on the resin layer 12 can be formed of a conductive resin. The conductive resin is a conductive resin composition containing, for example, metal particles and a thermosetting resin. As the metal particles, for example, a metal such as Au, Ag, Cu, or Ni can be used. As the thermosetting resin, for example, a resin such as an epoxy resin, a phenol resin, or a cyanate resin can be used. Further, the via conductor 20A can be formed of, for example, electroless plated copper and electrolytic plated copper as necessary. The surface electrode 20B of the second conductor pattern 20 can be formed of a metal foil such as a copper foil.

次いで、本発明のキャビティ付きセラミック多層基板を製造する方法について、図２、図３をも参照しながら説明する。   Next, a method for producing a ceramic multilayer substrate with a cavity according to the present invention will be described with reference to FIGS.

まず、低温焼結セラミック粉末として例えばアルミナ粉末及びホウ珪酸ガラスからなる混合粉末を調製する。この混合粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によって厚み１０〜２００μｍのシート状に成形することによってセラミックグリーンシートを所定枚数作製する。次いで、例えばレーザ光や金型を用いてセラミックグリーンシートそれぞれに直径０．１ｍｍ程度のビアホールを所定のパターンで形成する。   First, a mixed powder made of, for example, alumina powder and borosilicate glass is prepared as a low-temperature sintered ceramic powder. A slurry is prepared by dispersing the mixed powder in an organic vehicle, and a predetermined number of ceramic green sheets are produced by forming the slurry into a sheet having a thickness of 10 to 200 μm by a casting method. Next, via holes having a diameter of about 0.1 mm are formed in a predetermined pattern in each ceramic green sheet using, for example, laser light or a mold.

その後、図２の（ａ）に示すよう、セラミックグリーンシート１１１Ａのビアホール内に導電性ペーストを充填してビア導体部１１８Ｄを形成する。導電性ペーストとしては、例えばＡｇまたはＣｕを主成分とし、樹脂、有機溶剤を混練して調整されたものを用いる。その後、例えばスクリーン印刷法によって同一の導電性ペーストを複数のセラミックグリーンシート１１１Ａ上にそれぞれ所定のパターンで印刷、乾燥して面内導体部１１８Ａや表面電極部１１８Ｂを形成する。次いで、例えばレーザ光や金型を用いて所定のセラミックグリーンシート１１１Ａに所定の大きさのキャビティ用の孔を開ける。図１の（ａ）に示すキャビティＣは段部があるため、図２の（ａ）に示すようにキャビティ用の孔として大小二種類の孔Ｃ’、Ｃ”を設ける。   Thereafter, as shown in FIG. 2A, a via paste is filled in the via hole of the ceramic green sheet 111A to form a via conductor portion 118D. As the conductive paste, for example, a paste containing Ag or Cu as a main component and kneaded with a resin and an organic solvent is used. Thereafter, for example, the same conductive paste is printed in a predetermined pattern on the plurality of ceramic green sheets 111A by a screen printing method, for example, and dried to form the in-plane conductor portion 118A and the surface electrode portion 118B. Next, a cavity hole having a predetermined size is formed in a predetermined ceramic green sheet 111A using, for example, a laser beam or a mold. Since the cavity C shown in FIG. 1A has a stepped portion, as shown in FIG. 2A, two types of large and small holes C ′ and C ″ are provided as holes for the cavity.

次いで、例えば図２の（ｂ）に示すように、キャビティＣを形成する側にはラバー等の弾性体１００を配し、この弾性体１００上に同図の（ａ）で示すようにキャビティ用の孔Ｃ”、Ｃ’を有する複数のセラミックグリーンシート１１１Ａ及びその他の複数のセラミックグリーンシート１１１Ａを積層した後、その上に、同図の（ｂ）に示すように下面にキャビティ用の孔Ｃ’に相当する領域内で凸部２００Ａが形成された金型２００を配する。金型２００の下面は、同図の（ｂ）に示すように凸部２００Ａ以外が平坦に形成されている。そして、４０〜１００℃の温度、５〜２５０ＭＰａの圧力で等方圧プレスして同図に（ｃ）に示すように金型２００と弾性体１００との間の複数のセラミックグリーンシート１１１Ａを圧着してグリーン積層体１１１を得る。グリーン積層体１１１には第１の導体パターン部１１８が形成されている。   Next, for example, as shown in FIG. 2B, an elastic body 100 such as rubber is disposed on the side where the cavity C is formed, and the cavity is formed on the elastic body 100 as shown in FIG. A plurality of ceramic green sheets 111A having holes C ″ and C ′ and a plurality of other ceramic green sheets 111A are laminated, and then a cavity hole C is formed on the lower surface thereof as shown in FIG. A mold 200 having a convex portion 200A is disposed in a region corresponding to '. The lower surface of the mold 200 is flat except for the convex portion 200A as shown in FIG. Then, isotropic pressure pressing is performed at a temperature of 40 to 100 ° C. and a pressure of 5 to 250 MPa, and a plurality of ceramic green sheets 111A between the mold 200 and the elastic body 100 are crimped as shown in FIG. Then green Obtaining Sotai 111. The green laminate 111 is formed first conductive pattern portion 118.

然る後、グリーン積層体１１１を例えば所定温度で焼成して、図３の（ａ）に示すセラミック多層基板１１を得る。第１の導体パターン部１１８を形成する金属成分がＡｇ系の場合には例えば空気中８５０℃前後の温度で焼成し、その金属成分がＣｕ系の場合には例えばＮ２ガス中９５０℃前後の温度で焼成する。そして、必要に応じて、セラミック多層基板１１の上面１１Ｃの表面電極１８Ｂ及び下面１１Ｂの端子電極１８Ｃの表面上に、例えばＮｉ／Ｓｎ又はＮｉ／Ａｕなどを湿式メッキなどの手法を用いて成膜する。 Thereafter, the green laminate 111 is fired at a predetermined temperature, for example, to obtain the ceramic multilayer substrate 11 shown in FIG. When the metal component forming the first conductor pattern portion 118 is Ag-based, for example, it is fired at a temperature of about 850 ° C. in air, and when the metal component is Cu-based, for example, it is about 950 ° C. in N 2 gas. Bake at temperature. Then, if necessary, for example, Ni / Sn or Ni / Au is formed on the surface of the surface electrode 18B on the upper surface 11C and the surface of the terminal electrode 18C on the lower surface 11B of the ceramic multilayer substrate 11 using a technique such as wet plating. To do.

上述の作業と並行して樹脂層１２用の樹脂シートを作製する。それにはまず、例えばＰＥＴフィルム等の支持体上に厚み１０〜４０μｍ程度の金属箔（例えば銅箔）を貼り付けた後、フォトレジストを塗布してレジスト層を銅箔上に形成し、所定のパターンで露光した後、現像して不要なレジスト層を除去する。次いで、エッチング処理を施して不要な銅箔部分を除去した後、レジスト膜を剥離して、図３の（ａ）に示すように支持体３００に所定のパターンで表面電極部１２０Ｂを形成する。   In parallel with the above operation, a resin sheet for the resin layer 12 is produced. First, for example, a metal foil (eg, copper foil) having a thickness of about 10 to 40 μm is pasted on a support such as a PET film, and then a photoresist is applied to form a resist layer on the copper foil. After exposure with a pattern, development is performed to remove an unnecessary resist layer. Next, after an unnecessary copper foil portion is removed by performing an etching process, the resist film is peeled off, and the surface electrode portion 120B is formed in a predetermined pattern on the support 300 as shown in FIG.

然る後、エポキシ樹脂等の熱硬化性樹脂とアルミナ、シリカ、チタニア等の無機フィラーを混合したプリプレグ状態（半硬化状態）の樹脂シート１１２を作製する。この樹脂シート１１２にレーザ光、金型等を用いて所定のパターンでビアホールを設け、これらのビアホール内に導電性樹脂を充填してビア導体部１２０Ａを形成する。図３の（ａ）に示すように樹脂シート１１２のビア導体部１２０Ａ、支持体３００の表面電極部１２０Ｂ、及びセラミック多層基板１１の表面電極１８Ｂの位置合わせを行った後、セラミック多層基板１１の上面１１Ｃに積層する。そして、樹脂シート１１２の上面に下面が平坦な金型（図示せず）を載せ、この金型を介して樹脂シート１１２をセラミック多層基板１１の上面１１Ｃにラミネートする。   Thereafter, a resin sheet 112 in a prepreg state (semi-cured state) in which a thermosetting resin such as an epoxy resin and an inorganic filler such as alumina, silica, and titania are mixed is prepared. Via holes are formed in the resin sheet 112 in a predetermined pattern using a laser beam, a mold, and the like, and a conductive resin is filled in the via holes to form via conductor portions 120A. As shown in FIG. 3A, after alignment of the via conductor portion 120A of the resin sheet 112, the surface electrode portion 120B of the support 300, and the surface electrode 18B of the ceramic multilayer substrate 11, the ceramic multilayer substrate 11 It is laminated on the upper surface 11C. Then, a mold (not shown) having a flat lower surface is placed on the upper surface of the resin sheet 112, and the resin sheet 112 is laminated on the upper surface 11C of the ceramic multilayer substrate 11 through the mold.

この操作によって、樹脂シート１１２の樹脂が流動してセラミック多層基板１１の上面１１Ｃの凹部１１Ｄを埋めてセラミック多層基板１１の上面１１Ｃに密着する。この際、セラミック多層基板１１の焼成によってその上面１１Ｃにうねりが形成されていても、樹脂の流動によって、図１の（ｃ）に示すようにうねりによる凹凸を埋めて樹脂層１２とセラミック多層基板１１との界面に空隙を残すことがなく、これら両者は確実に密着させることができる。その後、支持体３００を樹脂層１２から剥離すると図３の（ｂ）に示すキャビティ付きセラミック多層基板本体１０’を得ることができる。   By this operation, the resin of the resin sheet 112 flows, fills the concave portion 11D of the upper surface 11C of the ceramic multilayer substrate 11, and adheres closely to the upper surface 11C of the ceramic multilayer substrate 11. At this time, even if undulations are formed on the upper surface 11C by firing the ceramic multilayer substrate 11, the resin layer 12 and the ceramic multilayer substrate are filled with the undulations as shown in FIG. No gaps are left at the interface with 11, and both of these can be reliably adhered. Thereafter, when the support 300 is peeled from the resin layer 12, a ceramic multilayer substrate body 10 'with a cavity shown in FIG. 3B can be obtained.

ここでは一枚の樹脂シート１１２をセラミック多層基板１１に積層する場合について説明したが、複数枚の樹脂シートを積層した樹脂積層体として形成しても良い。この際、樹脂積層体の上下樹脂シート間に面内導体が形成されていると、面内導体のアンカー効果で樹脂の流動を阻害するため、樹脂層内には面内導体を設けないことが好ましい。また、樹脂シート１１２のビアホール内に半田を充填してビア導体２０Ａを形成しても良い。ビアホール内に半田を充填する場合には、通常のリフロー工程により樹脂シート１１２のビア導体部１２０Ａと表面電極１８Ｂを接合することができる。   Although the case where one resin sheet 112 is laminated on the ceramic multilayer substrate 11 has been described here, it may be formed as a resin laminate in which a plurality of resin sheets are laminated. At this time, if the in-plane conductor is formed between the upper and lower resin sheets of the resin laminate, the resin flow is inhibited by the anchor effect of the in-plane conductor, and therefore the in-plane conductor may not be provided in the resin layer. preferable. Alternatively, the via conductor 20A may be formed by filling the via hole of the resin sheet 112 with solder. When filling the via hole with solder, the via conductor portion 120A of the resin sheet 112 and the surface electrode 18B can be joined by a normal reflow process.

上述のようにしてキャビティ付きセラミック多層基板本体１０’を作製した後、キャビティ付きセラミック多層基板本体１０’に第１の表面実装部品１３、１４、１５を実装する。キャビティＣ内に第１の表面実装部品１３を実装する際には、第１の表面実装部品１３をキャビティＣの底面に接着剤１９を介して固定した後、ボンディングワイヤ１３Ａによって第１の表面実装部品１３の端子電極（図示せず）とキャビティＣ内の水平段部に形成された表面電極１８Ｅを接続する。次いで、エポキシ樹脂等の熱硬化性樹脂とアルミナ、シリカ、チタニア等の無機フィラーを混合した半硬化状態の樹脂をキャビティＣ内に充填して樹脂部１６を形成し、硬化させて第１の表面実装部品１３を封止する。   After the cavity-provided ceramic multilayer substrate body 10 ′ is manufactured as described above, the first surface mount components 13, 14, 15 are mounted on the cavity-attached ceramic multilayer substrate body 10 ′. When the first surface mount component 13 is mounted in the cavity C, the first surface mount component 13 is fixed to the bottom surface of the cavity C with an adhesive 19 and then the first surface mount component 13 is bonded by the bonding wire 13A. A terminal electrode (not shown) of the component 13 is connected to the surface electrode 18E formed on the horizontal step in the cavity C. Next, a resin in the cavity C is filled with a semi-cured resin in which a thermosetting resin such as an epoxy resin and an inorganic filler such as alumina, silica, and titania are mixed to form a resin portion 16 and cured to be a first surface. The mounting component 13 is sealed.

また、キャビティ付きセラミック多層基板本体１０’の上面、即ち樹脂層１２の上面に第２、第３の表面実装部品１４、１５をそれぞれ実装する。第２、第３の表面実装部品１４、１５それぞれを実装する時には、例えば半田ボールまたは導電性樹脂を用いて第２、第３の表面実装部品１４、１５それぞれの端子電極（図示せず）を樹脂層１２上面の表面電極２０Ａに接続する。そして、金属製ケース１７を取り付けて図１の（ａ）に示すキャビティ付きセラミック多層基板１０を得る。   Further, the second and third surface mount components 14 and 15 are mounted on the upper surface of the ceramic multilayer substrate body 10 ′ with cavities, that is, the upper surface of the resin layer 12. When mounting each of the second and third surface-mounted components 14 and 15, terminal electrodes (not shown) of the second and third surface-mounted components 14 and 15, for example, using solder balls or conductive resin, for example. It connects with the surface electrode 20A of the resin layer 12 upper surface. And the metal case 17 is attached and the ceramic multilayer substrate 10 with a cavity shown to (a) of FIG. 1 is obtained.

以上説明したように本実施形態によれば、セラミック多層基板１１の下面１１Ｂ側で開口するキャビティＣを有するため、キャビティＣ内に第１の表面実装部品１３を実装して電子部品として低背化を実現することができる。また、キャビティＣに相当する部分のセラミック多層基板１１が薄くなって機械的強度が弱くてもセラミック多層基板１１の上面１１Ｃに設けた樹脂層１２によって機械的強度を高めることができる。特に、キャビティＣに対応する部分のセラミック多層基板１１には凹部１１Ｄを設けたため、凹部１１Ｄの樹脂層１２は他の部分より厚く、衝撃緩和効果を発揮することができる。また、凹部１１Ｃによってこの部分の樹脂層１２を他の部分より厚くすることができるため、強度的に強い他の部分の樹脂層１２を薄くすることができ、樹脂層１２を設けながらも低背化を同時に実現することができる。   As described above, according to the present embodiment, since the cavity C is opened on the lower surface 11B side of the ceramic multilayer substrate 11, the first surface mount component 13 is mounted in the cavity C to reduce the height as an electronic component. Can be realized. Further, even if the ceramic multilayer substrate 11 corresponding to the cavity C is thin and the mechanical strength is weak, the mechanical strength can be increased by the resin layer 12 provided on the upper surface 11C of the ceramic multilayer substrate 11. In particular, since the concave portion 11D is provided in the portion of the ceramic multilayer substrate 11 corresponding to the cavity C, the resin layer 12 of the concave portion 11D is thicker than the other portions, and can exert an impact relaxation effect. In addition, since the resin layer 12 in this portion can be made thicker than the other portions by the concave portion 11C, the resin layer 12 in the other portion which is strong in strength can be made thin. Can be realized simultaneously.

また、本実施形態によれば、実質的に樹脂層１２内にはビア導体２０Ａのみが形成され、面内導体がないため、樹脂層１２を設ける時に樹脂が円滑に流動し、セラミック多層基板１１の上面１１Ｃの凹部１１Ｄは勿論のこと、焼成時にできたうねりによる凹凸部を確実に樹脂によって埋めて、セラミック多層基板１１と樹脂層１２とを確実に密着させることができ、信頼性を高めることができる。また、セラミック多層基板１１の下面１１Ｂにはマザーボードへの接続用の端子電極１８Ｃが設けられており、キャビティＣ内と樹脂層１２の上面それぞれには第１、第２の表面実装部品１３、１４が設けられているため、多数の表面実装部品を搭載することができ、キャビティ付きセラミック多層基板１０を多機能化することができる。また、第２の表面実装部品１４は、セラミック多層基板１１の上面１１Ｃに形成された凹部１１Ｄとそれ以外の平坦な部分との境界を跨ぐように樹脂層１２の上面に設けられているため、キャビティ付きセラミック多層基板１０が落下等の衝撃を受けても、凹部１１Ｄの樹脂層１２は他の部分より機械的強度があり、第２の表面実装部品１４周囲の端子電極と樹脂層１２の表面電極２０Ｂとの接合部に集中応力が作用しても、この集中応力を厚みのある樹脂層で分散することができるため、この部分からの破損を抑制、防止することができる。   Further, according to the present embodiment, since only the via conductor 20A is formed substantially in the resin layer 12 and there is no in-plane conductor, the resin flows smoothly when the resin layer 12 is provided, and the ceramic multilayer substrate 11 In addition to the recess 11D on the upper surface 11C of the substrate, the undulations caused by the undulations produced during firing can be reliably filled with resin, so that the ceramic multilayer substrate 11 and the resin layer 12 can be securely adhered, and the reliability can be improved. Can do. Further, a terminal electrode 18C for connection to the motherboard is provided on the lower surface 11B of the ceramic multilayer substrate 11, and the first and second surface mount components 13, 14 are provided in the cavity C and the upper surface of the resin layer 12, respectively. Therefore, a large number of surface mount components can be mounted, and the ceramic multilayer substrate 10 with a cavity can be multi-functionalized. Further, since the second surface mount component 14 is provided on the upper surface of the resin layer 12 so as to straddle the boundary between the recess 11D formed on the upper surface 11C of the ceramic multilayer substrate 11 and the other flat portion, Even when the ceramic multilayer substrate 10 with a cavity is subjected to an impact such as dropping, the resin layer 12 in the recess 11D has mechanical strength compared to other portions, and the surface of the terminal electrode and the resin layer 12 around the second surface mount component 14 Even if concentrated stress acts on the joint portion with the electrode 20B, the concentrated stress can be dispersed in the thick resin layer, so that damage from this portion can be suppressed and prevented.

また、本実施形態によれば、セラミック層１１Ａは、低温焼成セラミック材料によって構成されており、セラミック多層基板１１の第１の導体パターン１８は、Ａｕ、Ａｇ及びＣｕのうちの少なくともいずれか一つの金属を主成分とする導電性材料によって構成されているため、１０５０℃以下の低温で焼成することができ、第１の導体パターン１８として低抵抗導電材料を用いることができる。   Further, according to the present embodiment, the ceramic layer 11A is made of a low-temperature fired ceramic material, and the first conductor pattern 18 of the ceramic multilayer substrate 11 is at least one of Au, Ag, and Cu. Since it is made of a conductive material containing metal as a main component, it can be fired at a low temperature of 1050 ° C. or lower, and a low-resistance conductive material can be used as the first conductor pattern 18.

第２の実施形態
本実施形態のキャビティ付きセラミック多層基板１０Ａは、例えば図４に示すように、基本的には上記実施形態に準じて構成さているため、上記実施形態と同一または相当部分には同一符号を附して本発明を説明する。 Second Embodiment The cavity-attached ceramic multilayer substrate 10A of the present embodiment is basically configured according to the above-described embodiment as shown in FIG. 4, for example. The present invention will be described with the same reference numerals.

本実施形態のキャビティ付きセラミック多層基板１０Ａは、図４に示すようにセラミック多層基板１１の上面１１Ｃに底面が平坦で浅い凹部１１Ｄを有している。この凹部１１Ｄは、上記実施形態と同様に、キャビティＣの底面に対応する領域内に形成され、この凹部１１Ｄの樹脂層１２は他の部分よりも厚く形成されている。樹脂層１２の上面は上記実施形態と同様に平坦に形成されている。   As shown in FIG. 4, the ceramic multilayer substrate with cavity 10 </ b> A of the present embodiment has a concave portion 11 </ b> D having a flat bottom surface and a shallow bottom surface on the upper surface 11 </ b> C of the ceramic multilayer substrate 11. The recess 11D is formed in a region corresponding to the bottom surface of the cavity C as in the above embodiment, and the resin layer 12 of the recess 11D is formed thicker than the other portions. The upper surface of the resin layer 12 is formed flat as in the above embodiment.

そして、キャビティＣは、側壁に段部のない構造であり、その底面が平坦に形成されている。キャビティＣの底面には第１の表面実装部品１３の端子電極（図示せず）を接続するための表面電極１８Ｅが形成されており、この表面電極１８Ｅに対してボールグリッドアレイ構造の第１の表面実装部品１３が半田ボールを介して接続されている。   And the cavity C is a structure without a step part in the side wall, The bottom face is formed flat. A surface electrode 18E for connecting a terminal electrode (not shown) of the first surface mount component 13 is formed on the bottom surface of the cavity C. The first electrode of the ball grid array structure is formed on the surface electrode 18E. The surface mount component 13 is connected via a solder ball.

また、上記樹脂層１２の上面にはセラミック多層基板１１の凹部１１Ｄに対応する部分に第２の表面実装部品１４が実装され、その周囲に第３の表面実装部品１５が実装されている。第２の表面実装部品１４は、ボールグリッドアレイ構造の半導体素子で、半田ボールを介して樹脂層１２の表面電極２０Ｂに接続されている。第３の表面実装部品１５は、それぞれの表面電極２０Ｂに接続されている。これらの表面電極２０Ｂには、ビア導体２０Ａを介してセラミック多層基板１１の第１の導体パターン１８に接続されている。   A second surface mount component 14 is mounted on the upper surface of the resin layer 12 in a portion corresponding to the recess 11D of the ceramic multilayer substrate 11, and a third surface mount component 15 is mounted around the second surface mount component 15. The second surface mount component 14 is a semiconductor element having a ball grid array structure, and is connected to the surface electrode 20B of the resin layer 12 via a solder ball. The third surface mount component 15 is connected to each surface electrode 20B. These surface electrodes 20B are connected to the first conductor pattern 18 of the ceramic multilayer substrate 11 via via conductors 20A.

而して、セラミック多層基板１１の上面１１Ｃに矩形状の凹部１１Ｄを形成する場合には、例えば図５に示すように凹部１１Ｄ用の孔１１１Ｄを設けたセラミックグリーンシート１１１Ａ’を作製する。そして、図５に示すように上記実施形態と同一要領で、内面導体部１１８Ａ、表面電極部１１８Ｂ、端子電極部１１８Ｅ、ビア導体部１１８Ｄ及び表面電極部１１８Ｅを有するセラミックグリーンシート１１１Ａをそれぞれ作製し、同図に示すように位置合わせを行った後、これらを積層し、上記実施形態と同一要領で加熱圧着してグリーン積層体を作製する。その後は、上記実施形態と同一要領で、グリーン積層体を焼成してセラミック多層基板１１を得た後、このセラミック多層基板１１の上面に樹脂層１２をラミネートし、第１、第２、第３の表面実装部品１３、１４、１５を所定の箇所に実装することによって図４に示すキャビティ付きセラミック多層基板１０Ａを得ることができる。   Thus, when the rectangular recess 11D is formed on the upper surface 11C of the ceramic multilayer substrate 11, a ceramic green sheet 111A 'provided with a hole 111D for the recess 11D as shown in FIG. 5, for example, is produced. Then, as shown in FIG. 5, the ceramic green sheets 111A having the inner conductor portion 118A, the surface electrode portion 118B, the terminal electrode portion 118E, the via conductor portion 118D, and the surface electrode portion 118E are respectively produced in the same manner as the above embodiment. After aligning as shown in the figure, these are laminated and thermocompression bonded in the same manner as in the above embodiment to produce a green laminate. Thereafter, the green multilayer body is fired to obtain the ceramic multilayer substrate 11 in the same manner as in the above embodiment, and then the resin layer 12 is laminated on the upper surface of the ceramic multilayer substrate 11 to obtain the first, second, and third layers. By mounting the surface mount components 13, 14, and 15 at predetermined positions, a ceramic multilayer substrate 10 A with a cavity shown in FIG. 4 can be obtained.

以上説明したように、本実施形態においても上記実施形態と同様の作用効果を期することができる。   As described above, also in this embodiment, the same effect as that of the above embodiment can be expected.

本発明は、上記各実施形態に何等制限されるものではない。例えば、本実施形態では回路基板１２を低温焼結セラミック材料によって形成した場合について説明したが、低温焼結セラミック材料以外にも高温焼結セラミック材料や樹脂材料を用いても良い。また、セラミック多層基板１１の上面１１Ｃに形成される凹部１１Ｄの形態は上記各実施形態に限らず、種々の形態を採用することができる。要は、セラミック多層基板の第２主面側でキャビティと対向する部分に凹部が形成されており、第２主面には凹部を覆う樹脂層が設けられ、その表面が平坦に形成されているキャビティ付きセラミック多層基板であれば全て本発明に包含される。   The present invention is not limited to the above embodiments. For example, in the present embodiment, the case where the circuit board 12 is formed of a low-temperature sintered ceramic material has been described. However, a high-temperature sintered ceramic material or a resin material may be used in addition to the low-temperature sintered ceramic material. Further, the form of the recess 11D formed on the upper surface 11C of the ceramic multilayer substrate 11 is not limited to the above embodiments, and various forms can be adopted. In short, a concave portion is formed in a portion facing the cavity on the second main surface side of the ceramic multilayer substrate, and a resin layer covering the concave portion is provided on the second main surface, and the surface thereof is formed flat. Any ceramic multilayer substrate with cavities is included in the present invention.

本発明は、例えば携帯電話等の携帯用の電子機器に用いられるキャビティ付きセラミック多層基板に対して広く利用することができる。   The present invention can be widely used for ceramic multilayer substrates with cavities used in portable electronic devices such as cellular phones.

（ａ）〜（ｃ）はそれぞれ本発明のキャビティ付きセラミック多層基板の一実施形態を示す図で、（ａ）はキャビティ付きセラミック多層基板の断面図、（ｂ）はセラミック多層基板の凹部を説明するために（ａ）の一部を取り出して示す断面図、（ｃ）は（ａ）の○印の部分を拡大して示す断面図である。(A)-(c) is a figure which shows one Embodiment of the ceramic multilayer substrate with a cavity of this invention, respectively, (a) is sectional drawing of a ceramic multilayer substrate with a cavity, (b) demonstrates the recessed part of a ceramic multilayer substrate. For this purpose, a cross-sectional view showing a part of (a) is shown, and (c) is an enlarged cross-sectional view showing a portion marked with a circle in (a). （ａ）〜（ｃ）はそれぞれ図１に示すキャビティ付きセラミック多層基板の製造工程の要部を工程順に示す断面図である。(A)-(c) is sectional drawing which shows the principal part of the manufacturing process of the ceramic multilayer substrate with a cavity shown in FIG. （ａ）（ｂ）はそれぞれ図２の続く製造工程を工程順に示す断面図である。(A) (b) is sectional drawing which shows the manufacturing process which follows FIG. 2 in order of a process, respectively. 本発明のキャビティ付きセラミック多層基板の他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment of the ceramic multilayer substrate with a cavity of this invention. 図４に示すキャビティ付きセラミック多層基板の製造工程の要部を示す断面図で、図２の（ａ）に相当する図である。It is sectional drawing which shows the principal part of the manufacturing process of the ceramic multilayer substrate with a cavity shown in FIG. 4, and is a figure equivalent to (a) of FIG. 従来のキャビティ付きセラミック多層基板の一例を示す断面図である。It is sectional drawing which shows an example of the conventional ceramic multilayer substrate with a cavity.

符号の説明Explanation of symbols

１０、１０Ａ キャビティ付きセラミック多層基板
１１ セラミック多層基板
１１Ａ セラミック層
１１Ｂ セラミック多層基板の下面（第１主面）
１１Ｃ セラミック多層基板の上面（第２主面）
１１Ｄ 凹部
１１Ｅ キャビティ底面の凸部
１２ 樹脂層
１３、１４、１５ 表面実装部品
１８ 第１の導体パターン（導体パターン）
１８Ｃ 端子電極
Ｃ キャビティ 10, 10A Ceramic multilayer substrate with cavity 11 Ceramic multilayer substrate 11A Ceramic layer 11B Lower surface of ceramic multilayer substrate (first main surface)
11C Upper surface of the ceramic multilayer substrate (second main surface)
11D Concave portion 11E Convex portion on bottom of cavity 12 Resin layer 13, 14, 15 Surface mount component 18 First conductor pattern (conductor pattern)
18C Terminal electrode C Cavity

Claims (6)

複数のセラミック層が積層された積層体からなり、互いに対向する第１、第２主面を有するセラミック多層基板を備え、上記第１主面側で開口するキャビティを有するキャビティ付きセラミック多層基板において、
上記セラミック多層基板の上記第２主面側であって、上記キャビティと対向する部分に凹部が形成されており、且つ、
上記第２主面には、上記凹部を覆い且つ表面が平坦に形成された樹脂層が設けられている
ことを特徴とするキャビティ付きセラミック多層基板。 A ceramic multilayer substrate with a cavity comprising a multilayer body in which a plurality of ceramic layers are laminated, including a ceramic multilayer substrate having first and second main surfaces facing each other, and having a cavity opened on the first main surface side.
A concave portion is formed in a portion facing the cavity on the second main surface side of the ceramic multilayer substrate; and
A ceramic multilayer substrate with a cavity, wherein the second main surface is provided with a resin layer that covers the recess and has a flat surface. 上記樹脂層には、実質的に上記セラミック多層基板の導体パターンと接続される層間接続導体のみが設けられていることを特徴とする請求項１に記載のキャビティ付きセラミック多層基板。   2. The ceramic multilayer substrate with a cavity according to claim 1, wherein the resin layer is provided only with an interlayer connection conductor that is substantially connected to a conductor pattern of the ceramic multilayer substrate. 上記第１主面にはマザーボードへの接続用の端子電極が設けられており、上記キャビティ内には第１の表面実装部品が設けられ、上記樹脂層には第２の表面実装部品が設けられていることを特徴とする請求項１または請求項２に記載のキャビティ付きセラミック多層基板。   A terminal electrode for connection to the motherboard is provided on the first main surface, a first surface mount component is provided in the cavity, and a second surface mount component is provided in the resin layer. The ceramic multilayer substrate with a cavity according to claim 1 or 2, wherein the ceramic multilayer substrate has a cavity. 上記第２の表面実装部品は、少なくともその一部が上記凹部に対応する部分に達するように上記樹脂層の表面に設けられていることを特徴とする請求項３に記載のキャビティ付きセラミック多層基板。   4. The ceramic multilayer substrate with a cavity according to claim 3, wherein the second surface mount component is provided on the surface of the resin layer so that at least a part thereof reaches a portion corresponding to the recess. . 上記キャビティの底部には、上記凹部の形状に即した凸部が形成されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のキャビティ付きセラミック多層基板。   5. The cavity-equipped ceramic multilayer substrate according to claim 1, wherein a convex portion conforming to the shape of the concave portion is formed at a bottom portion of the cavity. 上記セラミック層は、低温焼成セラミック材料によって構成されており、上記セラミック多層基板の表面導体パターン及び内部導体パターンは、金、銀及び銅のうちの少なくともいずれか一つの金属を主成分とする導電性材料によって構成されていることを特徴とする請求項１〜請求項５のいずれか１項に記載のキャビティ付きセラミック多層基板。
The ceramic layer is made of a low-temperature fired ceramic material, and the surface conductor pattern and the inner conductor pattern of the ceramic multilayer substrate are conductive mainly composed of at least one of gold, silver, and copper. The ceramic multilayer substrate with a cavity according to any one of claims 1 to 5, wherein the ceramic multilayer substrate is made of a material.
JP2005130559A 2005-04-27 2005-04-27 Ceramic multilayer substrate with cavity Pending JP2006310498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005130559A JP2006310498A (en) 2005-04-27 2005-04-27 Ceramic multilayer substrate with cavity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005130559A JP2006310498A (en) 2005-04-27 2005-04-27 Ceramic multilayer substrate with cavity

Publications (1)

Publication Number Publication Date
JP2006310498A true JP2006310498A (en) 2006-11-09

Family

ID=37477061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005130559A Pending JP2006310498A (en) 2005-04-27 2005-04-27 Ceramic multilayer substrate with cavity

Country Status (1)

Country Link
JP (1) JP2006310498A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200185A (en) * 2008-02-20 2009-09-03 Sumitomo Bakelite Co Ltd Substrate mounted with semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200185A (en) * 2008-02-20 2009-09-03 Sumitomo Bakelite Co Ltd Substrate mounted with semiconductor device

Similar Documents

Publication Publication Date Title
JP4310467B2 (en) Composite multilayer substrate and manufacturing method thereof
JP4453702B2 (en) COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF
JP4367414B2 (en) Component built-in module and manufacturing method thereof
JP4748161B2 (en) Multilayer wiring board and manufacturing method thereof
JP4404139B2 (en) Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
US8139368B2 (en) Component-containing module
JP5093840B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
JP3972957B2 (en) Manufacturing method of ceramic substrate mounted with chip-type electronic components
JP2007201254A (en) Built-in semiconductor-element including board, and built-in semiconductor-element including multilayer circuit board
JP4265607B2 (en) Laminated electronic component and mounting structure of laminated electronic component
JP4821424B2 (en) Ceramic multilayer substrate and manufacturing method thereof
JP5066830B2 (en) Ceramic multilayer substrate
JP4752612B2 (en) Manufacturing method of circuit board with protruding electrode
JP2005209881A (en) Ceramic laminated substrate and high frequency electronic component
JP2006128229A (en) Composite multilayer substrate
JP5535451B2 (en) Ceramic wiring board and manufacturing method thereof
JP4158798B2 (en) Composite ceramic substrate
JP2006196857A (en) Composite circuit substrate with case and manufacturing method thereof
WO2013035717A1 (en) Module, and manufacturing method for module
JP4403820B2 (en) Multilayer electronic component and manufacturing method thereof
JP2007067364A (en) Ceramic substrate with chip-type electronic part mounted thereon and method for manufacturing the same
JP2006310498A (en) Ceramic multilayer substrate with cavity
JP6166194B2 (en) Wiring board, electronic device and electronic module
JP2005235807A (en) Stacked electronic component and its manufacturing method
WO2008004423A1 (en) Wiring board having columnar conductor and method for manufacturing the wiring board