JP2009159331A - 固体撮像装置、その駆動方法およびカメラ - Google Patents
固体撮像装置、その駆動方法およびカメラ Download PDFInfo
- Publication number
- JP2009159331A JP2009159331A JP2007335346A JP2007335346A JP2009159331A JP 2009159331 A JP2009159331 A JP 2009159331A JP 2007335346 A JP2007335346 A JP 2007335346A JP 2007335346 A JP2007335346 A JP 2007335346A JP 2009159331 A JP2009159331 A JP 2009159331A
- Authority
- JP
- Japan
- Prior art keywords
- column
- count
- counter
- signal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 79
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000000875 corresponding effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 102100024735 Resistin Human genes 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 101150091950 retn gene Proteins 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】AD変換の高精度化と、非同期のアップダウンカウンタについて、AD変換周波数を律速することなく、動的なアップダウンの切り替えとが可能な固体撮像装置を提供する。
【解決手段】本発明の固体撮像装置は、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるための保持モードとを有する非同期カウンタを備える。
【選択図】図2
【解決手段】本発明の固体撮像装置は、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるための保持モードとを有する非同期カウンタを備える。
【選択図】図2
Description
本発明は、可視光、電磁波、アルファ線、およびベータ線などの粒子放射線などの物理量分布を検知するための固体撮像装置に関し、より詳細には、行列状に配列された光電変換素子からの出力信号を受けるAD変換回路のCDS動作を実現する非同期カウンタを有する固体撮像装置、その駆動方法およびカメラに関する。
デジタルカメラやビデオカメラのキーデバイスであるイメージセンサとして定着した感のあるCCD(Charge Coupled Device;電荷結合素子)型イメージセンサ(以後、「CCDセンサ」と称する)に対して、AD変換回路など周辺回路を内蔵できるMOS型イメージセンサ(以後、「MOSセンサ」と称する)の開発が近年盛んに行われており、その製品化も近年増加してきている。
MOSセンサは、特殊な半導体プロセスを使用するCCDセンサとは異なり、タイミング制御回路や信号処理回路などを同一の半導体チップ上に搭載することができる使いやすさを備えることがひとつの特徴がある。
イメージセンサの価値はまずその画質で測られるが、その点においてCCDセンサに一日の長がある。ただし、近年、MOSセンサにおいて、その特徴である混載を活かして、画素からの信号出力後に必須となるCDS処理とAD(アナログデジタル、A/D、アナログ/デジタル)変換を、ともにMOSセンサと同一チップ上で行う技術開発が進んでおり、画質においてもCCDセンサに比肩するレベルのものが開発されてきている。
ここで、CDS処理というイメージセンサ特有の信号処理について簡単に説明を加えておく。画素から読み出した信号レベルにはオフセット性のバラつきが伴う。しかしながら、画素のリセット直後にこのオフセット値を読み出すことができる(この信号レベルをリセットレベルと称する)ので、画素からリセットレベルと信号レベルを読み出して、信号レベルからリセットレベルを減算することで真の画素信号レベルを得ることができる。これをCDS(Correlated Double Sampling)処理と呼ぶ。アナログ信号としてCDS処理を行うことをアナログCDS、デジタル信号としてCDS処理を行うことをデジタルCDSと呼ぶ。
以下に、従来技術のアナログCDSについて説明する。アナログCDSにもいろいろ方式が提案されているが、キャパシタを使って信号レベルからリセットレベルを減算することでCDS処理を実現する方法が主流である。
この手法ではキャパシタへのサンプリング動作を伴うため、スイッチを閉じる際に熱ノイズNThermalを一緒にサンプリングしてしまい、CDSで除ききれないノイズとして残るのが課題である。熱ノイズは以下の式で表すことができる。
NThermal=kT/C (k:、T:絶対温度、C:キャパシタ容量値)
つまり、容量値を大きくすれば熱ノイズを下げることができるが、面積(チップ上の資源)とトレードオフの関係にあるため簡単に大きくすることはできない。もちろん、単位面積当たりの容量値が大きい素子を導入することで面積の低減は可能だが、上記反比例の関係は変わらない。またキャパシタとして用いる素子のC-V特性(容量値の電圧依存性)なども性能を律速する点に注意を要する。
一方、デジタルCDS処理を行う場合、アナログCDSで面積が課題となるキャパシタを設ける必要自体がなくなる。
代わりに、信号レベルとリセットレベルの両方を精度よくAD変換してから、デジタル値として引き算をすることでデジタルCDSを実現できる。
デジタルCDSではAD変換精度が低いとCDSの精度も低くなるため、従来はアナログCDSが主流であった。一方、MOSセンサ上のAD変換技術が進み、高精度化すれば、デジタルCDSの精度も高まるため、デジタルCDSを効率よく実現することがAD変換の高精度化とともに求められている。
デジタルCDSにもいろいろな実現方法があるが、たとえば特許文献1や2に、MOSセンサのカラムAD変換回路の各列に非同期のアップダウンカウンタを備え、リセットレベル読み出し時にダウンカウントでAD変換し、信号レベル読み出し時にアップカウントでAD変換し、以下の計算:
(信号レベル)−(リセットレベル)=(真の信号レベル)
を、カウンタ上で実現するデジタルCDSの手法が開示されている。
(信号レベル)−(リセットレベル)=(真の信号レベル)
を、カウンタ上で実現するデジタルCDSの手法が開示されている。
なお、カラムAD変換回路の構成要素としてのカウンタには、高速化や高精度化の観点から周波数アップに追従しやすい非同期カウンタが適していると考えられている。上記特許文献1および2についても、ともに非同期カウンタを採用している。
図6は、特許文献1や特許文献2に記載された第1の従来例に係るMOSセンサの構成を示す図である。これを用いて、カラムAD変換回路を含む第1の従来例に係るMOSセンサの構成を説明する。
第1の従来例に係るMOSセンサは、画素1101の列毎に、比較器1107とカラムU/Dカウンタ1208とで構成されたカラムAD変換回路1106を備えている。クロック生成回路1120はクロック信号1121をバイナリカウンタ1104だけでなく、カラムAD変換回路1106内のカラムU/Dカウンタ1208にも供給する。バイナリカウンタ1104から出力されるバイナリ値はD/A変換回路1105に入力され、DA変換部1105は入力されたバイナリ値に従ってアナログランプ電圧(三角波)1122を生成する。このアナログランプ電圧1122は参照電位として比較器1107に入力される。比較器1107のもう一方の入力には、画素1101から読み出し信号線1103を介して画素信号が入力される。また、各列のカラムU/Dカウンタで保持されるデジタル値は、nビットの共通出力バス信号線1126から出力バッファ1109を経てチップ外に出力される。
次に、第1の従来例に係るMOSセンサのAD変換動作を説明する。
まず、リセットレベルのAD変換を行うため、カラムAD変換回路1106内のカラムU/Dカウンタ1208をダウンカウントモードとする。また、カラムU/Dカウンタ1208およびバイナリカウンタ1104を初期化信号(図示せず)により初期化し、DA変換部1105からアナログランプ電圧1122の初期値を比較器1107の一方の入力部に供給しておく。次に、選択した行のすべての画素1101から画素のリセットレベルを読み出し、比較器1107の他方の入力部に供給する。この状態で、バイナリカウンタ1104およびカラムU/Dカウンタ1208に、クロック信号1121の入力を開始することで、バイナリカウンタ1104がその初期値からカウントを開始する。すると、DA変換部1105もバイナリカウンタ1104の計数値に従ってアナログランプ電圧1122の生成を初期値から開始する。また、カラムAD変換回路1106内のカラムU/Dカウンタ1208は、入力されるクロック信号1121のダウンカウントを開始する。
まず、リセットレベルのAD変換を行うため、カラムAD変換回路1106内のカラムU/Dカウンタ1208をダウンカウントモードとする。また、カラムU/Dカウンタ1208およびバイナリカウンタ1104を初期化信号(図示せず)により初期化し、DA変換部1105からアナログランプ電圧1122の初期値を比較器1107の一方の入力部に供給しておく。次に、選択した行のすべての画素1101から画素のリセットレベルを読み出し、比較器1107の他方の入力部に供給する。この状態で、バイナリカウンタ1104およびカラムU/Dカウンタ1208に、クロック信号1121の入力を開始することで、バイナリカウンタ1104がその初期値からカウントを開始する。すると、DA変換部1105もバイナリカウンタ1104の計数値に従ってアナログランプ電圧1122の生成を初期値から開始する。また、カラムAD変換回路1106内のカラムU/Dカウンタ1208は、入力されるクロック信号1121のダウンカウントを開始する。
次いで、ある列の比較器1107に入力される2つの信号の大小関係が入れ替わり、その比較器1107の出力信号が反転すると、その列のカラムカウンタ1208に入力されるクロック信号1121がマスクされ、カラムU/Dカウンタ1208はダウンカウントを停止し、その時点での計数値を保持する。アナログランプ電圧1122とカラムカウンタ1208の計数値とはクロック信号1121により互いに同期しているので、ここまでの動作により、その列の画素のリセットレベルがAD変換されたことになる(但し、カウンタ上でマイナス値として保持されている)。
すべての列のリセットレベルがAD変換されることを保証するため、リセットレベルの所定のAD変換レンジに相当する期間の間、クロック生成回路1120からクロック信号1121がバイナリカウンタ1104に入力される。リセットレベルのAD変換期間が終わった時点で、クロック信号1121を一旦停止する。
次に、信号レベルのAD変換を行うため、バイナリカウンタ1104を再び初期値にリセットし(カラムU/Dカウンタ1208はリセットせず)、バイナリカウンタ1104の計数値が入力されるDA変換部1105も、そのアナログランプ電圧1122の初期値を比較器1107の一方の入力部に供給しておく。その後、カラムU/Dカウンタ1208をアップカウントモードに切り替える(このとき、カラムU/Dカウンタ1208は、先にダウンカウントで得た値を保持しておく必要がある。)。
次に、選択した行の画素1101から画素の信号レベルを読み出し、比較器1107の他方の入力部に供給する。この状態で、バイナリカウンタ1104およびカラムU/Dカウンタ1208に、クロック信号1121の入力を再開することで、バイナリカウンタ1104がその初期値からカウントを開始する。すると、DA変換部1105もバイナリカウンタ1104の計数値に従ってアナログランプ電圧1122の生成を初期値から開始する。また、カラムAD変換回路1106内のカラムU/Dカウンタ1208は、入力されるクロック信号1121のアップカウントを、先のダウンカウントで得た値を初期値として開始する。
次いで、ある列の比較器1107に入力される2つの信号の大小関係が入れ替わり、その比較器1107の出力信号が反転すると、その列のカラムU/Dカウンタ1208に入力されるクロック信号1121がマスクされ、カラムU/Dカウンタ1208はアップカウントを停止し、その時点での計数値を保持する。ここまでの動作により、その列の画素の信号レベルからリセットレベルを減算した真の信号レベルがAD変換されたことになる。
すべての列の信号レベルがAD変換されることを保証するため、信号レベルの所定のAD変換レンジに相当する期間の間、クロック生成回路1120からクロック信号1121がバイナリカウンタ1104に入力される。
以上により、1行分の画素の読み出しからCDS動作を含むAD変換動作の完了までが行われたことになる。
以上の第一の従来例の説明でわかるように、AD変換回路の各列にカラムU/Dカウンタを備えることで、デジタルCDSを容易に実現している。ここでカラムU/Dカウンタは、カウント方向の動的切り替えができる必要がある。カウント方向の動的切り替えとは、アップからダウン(またはダウンからアップ)に動作モードを切り替え、切り替え前に保持していたカウント値からカウント動作を再開することをいうものとする。
同じくイメージセンサのカラムAD変換回路におけるデジタルCDS実現に関して、特にカラムU/Dカウンタに関わる技術が特許文献3で開示されているので、これを第二の従来例として説明する。
カラムAD変換回路のカラムU/Dカウンタには、特許文献3に開示されているように、省面積、高速、低ノイズの観点から非同期カウンタであるリップルカウンタが適している。但し、非同期カウンタとして一般的なリップルキャリー型カウンタは、アップカウント用接続とダウンカウント用接続とをスイッチで切り替えることにより、両方のカウント方向に対応できるが、カウント方向の動的切り替えには適していない。適していない理由を図7を用いて説明する。
図7は、特許文献3の図18に示されている一般的なリップルキャリー型非同期カウンタの構成を示すブロック図である。同図において、セレクタ922、924、926は、カウント方向を切り替えるスイッチとして機能する。すなわち、この非同期カウンタは、制御信号SWがH(ハイレベル)のときアップカウントし、L(ローレベル)のときダウンカウントする。ネガティブエッジでデータをラッチする各FF(D型フリップフロップ)のクロック入力端子CKには、前段のFFの非反転出力端子Qまたは反転出力端子NQ( 図ではQの上に横バー“−” を付して示す)の一方がセレクタを介して入力されている。そのため、前段のFFに保持された値に依存して、スイッチの切り替え時にセレクタ出力にネガティブエッジが発生し、このネガティブエッジがクロック入力端子CKに入力されることにより一部のFFの保持値が反転し、カウント値が破壊されることになる。
このように単純にスイッチでカウント方向の切り替え可能な非同期カウンタを構成した場合、切り替え直後にリセットすることによりそれぞれ単独の動作(アップカウント、またはダウンカウント)は実現できても、アップダウン切り替え後に切り替え前のカウント値からカウント動作を再開することを保証することはできない。たとえば、特許文献3の図19のタイムチャートには、図7(特許文献3の図18)の構成のカウンタでアップカウントからダウンカウントに切り替えた場合のカウント値の破壊が示されている。
この課題を解決するため特許文献3で開示されている技術は、実施例は複数あるものの、いずれも切り替え時にデータが破壊された(1⇔0が入れ替わった)ビットに入れ替えをもう一度、発生させることで正しいデータに戻すという考え方によるものである。その回路構成を図8に、その詳細図を図9に示す。その動作波形を図10および図11に示す。
図8に示すように、従来例であるカウンタ回路400は先ず、複数のネガティブエッジ型かつD型のフリップフロップ412,414,416,418(纏めて410ともいう)がカスケード接続された構成をとっている。各フリップフロップ410は、反転出力NQ(図ではQの上に横バー“−”を付して示す)が自身のD入力端子に入力されるようになっている。これにより、カウンタ回路400は、4ビットの非同期カウンタを構成し得るようになっている。
またカウンタ回路400は、各フリップフロップ410間に、それぞれのフリップフロップ410の非反転出力Qと反転出力NQと電源(Vdd)レベルの3値を切り替える切替え処理部としての3入力−1出力型の3値切替え部422,424,426(纏めて420ともいう)を備えている。この3値切替え部420は、実際には、図9に示すように、それぞれ2段構成の2入力−1出力型の2値切替え部432,433の対、2値切替え部434,435の対、および2値切替え部436,437の対で構成される。それぞれの対を纏めて2値切替え部430という。
この場合、それぞれの2値切替え部430は、図示しない制御部からの2ビットの切替え制御信号SW1,SW2として、異なったタイミングで発せられる切替え制御信号SL,FLにより切り替える構成となっている。
前段側の2値切替え部432,434,436は、対応するそれぞれのフリップフロップ410の非反転出力Qと反転出力NQとを切替え制御信号SLに従って切り替え、対応する後段側の2値切替え部433,435,437の一方の入力端子に渡す。後段側の2値切替え部433,435,437は、前段側の2値切替え部432,434,436から渡されたデータと、他方の入力端子に入力される電源レベルとを、切替え制御信号FLに従って切り替え、後段のフリップフロップ410のクロック端子CKに入力する。
たとえば、前段側の2値切替え部430(432,434,436)は、前段のフリップフロップ410の非反転出力NQと反転出力Qとの何れか一方を切替え制御信号SLの元で選択して、後段側の2値切替え部430(433,435,437)の一方の入力端子に供給する。切替え制御信号SLは、前段側の2値切替え部430(432,434,436)を制御することで、カウンタ回路400のカウント動作を、アップカウントとダウンカウントの何れかに切り替えるためのものである。
後段側の2値切替え部430(433,435,435) は、前段側の2値切替え部430(432,434,436)から出力された前段のフリップフロップ410の出力(非反転出力NQと反転出力Qとの何れか一方)と、H(ハイレベル信号)とから一方を選択し、選択した信号を後段のフリップフロップ410のクロック端子CKへの供給する。
切替え制御信号FLは、後段側の2値切替え部430(433,435,435)を制御することで、前段のフリップフロップ410の出力(非反転出力NQと反転出力Qとの何れか一方)の後段のフリップフロップ410のクロック端子CKへの供給をカウントモードの切替えの後の所定期間停止させるとともに、非反転出力NQと反転出力Qとの何れか一方の供給再開時に後段のフリップフロップ410のクロック端子CKへクロック相当の信号を供給させる。こうすることで、アップカウントとダウンカウントのカウントモードを切り替えた際に、反転したビットのみを再度反転させることによって切り替え前のカウント値に修復する。
図10は、カウンタ回路400の動作を説明するためのタイミングチャート図である。本例では、カウント値0〜6までアップカウントした後に、切替え制御信号SLをハイレベルからローレベルに切り替えている(t30)。これにより、カウント値が“6”から“10”に破壊される。
さらに、カウントモードを切り替える切替え制御信号SLの切替え後に、ダウンカウント用のクロックCK0のネガティブエッジを初段のフリップフロップ410に入力する前に、後段側の2値切替え部433,435,437に、切替え制御信号FLとして、アクティブHのワンショットパルスを加える(t32〜t34)。これにより、破壊されたカウント値が“10”から“6”に修復される。
このようなカウント値の破壊と修復の過程を図11を用いてさらに詳細に説明する。
図11は、図10に示した信号の他に、フリップフロップ414、416、418のクロック入力端子に入力されるクロック信号CK1〜CK3を図示している。同図のタイミングt30において、切り替え制御信号SLがハイレベルからローレベルに変化することによって、セレクタ434および436はクロック信号CK2とCK3にネガティブエッジを発生する(図中のA、B)。これにより、フリップフロップ416および418は保持値を反転させる(図中のC、D)。こうしてカウント値が破壊される。
図11は、図10に示した信号の他に、フリップフロップ414、416、418のクロック入力端子に入力されるクロック信号CK1〜CK3を図示している。同図のタイミングt30において、切り替え制御信号SLがハイレベルからローレベルに変化することによって、セレクタ434および436はクロック信号CK2とCK3にネガティブエッジを発生する(図中のA、B)。これにより、フリップフロップ416および418は保持値を反転させる(図中のC、D)。こうしてカウント値が破壊される。
さらに、タイミングt32〜t34の期間において印加される切替え制御信号FLの1ショットパルスによって、セレクタ435および437は、クロック信号CK2とCK3にネガティブエッジをもう一度発生する。これにより、フリップフロップ416および418は保持値を再度反転させる(図中のE、F)。こうしてカウント値が修復される。
こうすることで、実質的に、カウントモード切替え前のカウント値を保持することができるため、アップカウントの後、カウント値の連続性を保った状態で、引き続いてダウンカウントを行なうことができる。
このように、第二の従来例では、このように破壊されたデータを元に戻すことができるため、アップカウントからダウンカウント、または、ダウンカウントからアップカウントへの動的な切り替えが実質的に可能である。
米国特許第5877715号明細書
特開2005−323331号公報
特開2005−311933号公報
しかしながら、カウント値の反転を修復する上記従来技術によれば、各フリップフロップ間のキャリー伝播経路にセレクタが直列に2段入る構成となっており、キャリー伝播の遅延が大きくなるという課題がある。
言い換えれば、キャリーの遅延が大きいとAD変換周波数を律速する要因となり、高速化(クロック周期を短縮化)できなくなる。列AD変換部は画素アレイの列数分備えるのが普通であり、その数は数千列にもなるが、遅延は列によってばらつくため、AD変換周波数はそのもっともキャリー遅延が大きい列の特性によって律速されることになる。
例えば、次のようなケースで問題になる。
第1のケースは、図11における反転と修復に関する。すなわち、従来技術では、望まないビット反転を再度ビット反転するというデジタル信号の変化が発生する。このデジタル信号の変化は、CDS動作中の、基準成分のデジタル化が完了した時点から信号成分のデジタル化を開始する時点までの期間に発生する。この期間は列AD変換部のカウント動作は一時的に停止しているが、列AD変換部の比較器およびその前段の回路は、信号成分を示すアナログ信号の比較器への入力を増幅したり、安定化したりしており、次のカウント動作によるAD変換に備えている。上記のビット反転と再度のビット反転によって発生するデジタル信号の変化に起因するノイズ成分によって、列AD変換部の前段の比較器あるいはさらに上流の回路にCDS動作で除去できないオフセット成分を与え、AD変換の精度を劣化させる可能性がある。また、このビット反転は下位側のフリップフロップが保持するデータに依存して発生するため、列により発生量が異なることになり、全画素共通のオフセットとして除去することはできず、画質への影響はより大きい可能性がある。カウンタ値の反転と修復を行ってから、比較器への入力をサンプリングするまでの時間を延ばすことで、この影響を避けることが可能だが、AD変換に使用できる時間が減ることになるため、同じAD変換解像度を出すためにはAD変換周波数を上げる必要が生じる。また、同じAD変換周波数で同じAD変換解像度を実現するには、フレームレートを落とす必要が生じる。
第1のケースは、図11における反転と修復に関する。すなわち、従来技術では、望まないビット反転を再度ビット反転するというデジタル信号の変化が発生する。このデジタル信号の変化は、CDS動作中の、基準成分のデジタル化が完了した時点から信号成分のデジタル化を開始する時点までの期間に発生する。この期間は列AD変換部のカウント動作は一時的に停止しているが、列AD変換部の比較器およびその前段の回路は、信号成分を示すアナログ信号の比較器への入力を増幅したり、安定化したりしており、次のカウント動作によるAD変換に備えている。上記のビット反転と再度のビット反転によって発生するデジタル信号の変化に起因するノイズ成分によって、列AD変換部の前段の比較器あるいはさらに上流の回路にCDS動作で除去できないオフセット成分を与え、AD変換の精度を劣化させる可能性がある。また、このビット反転は下位側のフリップフロップが保持するデータに依存して発生するため、列により発生量が異なることになり、全画素共通のオフセットとして除去することはできず、画質への影響はより大きい可能性がある。カウンタ値の反転と修復を行ってから、比較器への入力をサンプリングするまでの時間を延ばすことで、この影響を避けることが可能だが、AD変換に使用できる時間が減ることになるため、同じAD変換解像度を出すためにはAD変換周波数を上げる必要が生じる。また、同じAD変換周波数で同じAD変換解像度を実現するには、フレームレートを落とす必要が生じる。
第2のケースは、オーバーフローカウンタまたはアンダーフローの検出に関する。すなわち、カウンタのオーバーフローまたはアンダーフローは最上位ビット、つまり最後段のフリップフロップで発生するキャリーで判定することになるため、オーバーフローまたはアンダーフローした時にカウント動作を停止させる場合、最下位ビットつまり初段のフリップフロップへのアクティブエッジ(ネガティブエッジまたはポジティブエッジ)が入力されるタイミングまでに停止させる必要がある。
もし、キャリー伝播が遅く最後段のフリップフロップからのオーバーフロー信号(またはアンダーフロー信号)の発生タイミングが、初段のフリップフロップへのアクティブエッジのタイミングよりも遅ければ、カウンタのカウント値はオーバーフローまたはアンダーフロー時の次の値(初期値)に戻ってしまうことになる。例えば、カウント値が画素の輝度を表すので、オーバーフロー時は最高輝度(もっとも明るい画素)になるはずなのに、初期値(もっとも暗い画素)に化けることになる。このため、初段フリップフロップのアクティブエッジから最後段のフリップフロップからオーバーフロー信号(またはアンダーフロー信号)が発生するまでの時間がAD変換周波数を律速することになる。
本発明の目的は、AD変換の高精度化と、非同期のアップダウンカウンタについて、AD変換周波数を律速することなく、動的なアップダウンの切り替えとが可能な固体撮像装置、その駆動方法およびカメラを提供することを目的とする。
上記の課題を解決するため、本発明の固体撮像装置は、行列状に配置された複数の画素部と、前記複数の画素部の列毎に対応し、列から出力されるアナログ信号をデジタル信号に変換する列AD変換部とを備え、前記列AD変換部は、前記アナログ信号とランプ信号とを比較する比較器と、前記比較器の出力が反転するまでの時間を計測するための非同期カウンタとを含み、前記非同期カウンタは、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるための保持モードとを有する。この構成によれば、アップカウントまたはダウンカウントを示す動作設定の切り替えによって、非同期カウンタ内部に保持しているカウント値を変化させず、ノイズ発生を抑制するので、AD変換の精度を高めることができる。また、上記の動作設定の切り替え時に、従来必要であったビット反転とその修復のための再度のビット反転という動作が不要なので、周波数向上に適している。
ここで、前記非同期カウンタは、データ入力端子、クロック入力端子、非反転出力端子及び反転出力端子を有する複数段のフリップフロップを備え、前記保持モードと、前記アップカウントモードまたはダウンカウントモードとを切り替える第1切り替え手段と、前記保持モードにおいて、アップカウントまたはダウンカウントを示す動作設定を切り替える第2切り替え手段とを備える構成としてもよい。
ここで、前記第1切り替え手段は、前記複数段のフリップフロップに対応する複数の第1セレクタを有し、前記各第1セレクタは、対応するフリップフロップの非反転出力端子および反転出力端子から出力される2つ信号の一方を選択し、選択した信号を対応するフリップフロップのデータ入力端子に出力し、前記非反転出力端子から出力される信号を選択することによって動作モードを前記保持モードに設定するとしてもよい。この構成によれば、キャリーの伝播経路外に複数の第1セレクタを設けているので、キャリーの伝播遅延を悪化させない。これによりAD変換周波数の高速化に適している。
ここで、前記第2切り替え手段は、前記複数段のフリップフロップの段間に対応する複数の第2セレクタを有し、前記各第2セレクタは、前段のフリップフロップの非反転出力端子および反転出力端子から出力される2つの信号の一方を選択し、選択した信号を次段のフリップフロップのクロック入力端子に出力し、前記保持モードの期間内に選択を切り替えるようにしてもよい。この構成によれば、キャリーの伝播経路にはフリップフロップの段間のそれぞれに1個の第2セレクタが存在するだけなので、キャリーの伝播遅延によりAD変換周波数が律速されることを防止することができる。
また、本発明の固体撮像装置は、行列状に配置された複数の画素部と、画素部の各列に対応し、対応する列から出力されるアナログ信号をデジタル信号に変換する列AD変換部とを備え、前記列AD変換部は、前記アナログ信号とランプ信号とを比較する比較器と、前記比較器の出力が反転するまでの時間を計測するためアップカウントおよびダウンカウントを切り替え可能な非同期カウンタとを含み、前記非同期カウンタは、データ入力端子、クロック入力端子、非反転出力端子及び反転出力端子を有する複数段のフリップフロップと、前記複数段のフリップフロップに対応する複数の第1セレクタと、前記複数段のフリップフロップの段間に対応する複数の第2セレクタとを備え、前記各第1セレクタは、対応するフリップフロップの非反転出力端子および反転出力端子から出力される2つ信号の一方を選択し、選択した信号を対応するフリップフロップのデータ入力端子に出力し、前記各第2セレクタは、前段のフリップフロップの非反転出力端子および反転出力端子から出力される2つの信号の一方を選択し、選択した信号を次段のフリップフロップのクロック入力端子に出力するようにしてもよい。
また、本発明の固体撮像装置の駆動方法およびカメラは、上記と同様の構成を有する。
本願発明によれば、AD変換の高精度化と、非同期のアップダウンカウンタについて、AD変換周波数を律速することなく、動的なアップダウンの切り替えが可能になる。
以下では、図面を参照して本発明の各実施形態における固体撮像装置について説明する。次にこのカウンタを使用する列AD変換部(カラムADC)を搭載する二次元アレイタイプのMOSセンサについて説明する。ただし、これは一例であって、本発明に係る構成あるいは駆動方法は、光や放射線など、外部から入力される電磁波に対して感応する単位構成要素をライン状もしくは行列状に複数個配置してなる物理量分布検知用の半導体装置に広く適用できる。
(実施の形態1)
本実施の形態における固体撮像装置は、列AD変換部内に次の3つの動作モードを有することを特徴とする。すなわち、非同期カウンタは、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるためのデータ保持モードとを含んでいる。
本実施の形態における固体撮像装置は、列AD変換部内に次の3つの動作モードを有することを特徴とする。すなわち、非同期カウンタは、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるためのデータ保持モードとを含んでいる。
これにより、アップカウントまたはダウンカウントを示す動作設定の切り替えによって、非同期カウンタ内部に保持しているカウント値を変化させないので、ノイズ発生を抑制するので、AD変換の精度を高めることができる。また、上記の動作設定の切り替え時に、従来必要であったビット反転とその修復のための再度のビット反転という動作が不要なので、周波数向上に適している。
図1は、本発明の実施の形態1における固体撮像装置の構成を示すブロック図である。この固体撮像装置は、いわゆるMOS型イメージセンサ(以後、「MOSセンサ」と称する)であって、行列状に配置された複数の画素2101を有する画素アレイ(撮像部)2102、複数の画素部の複数の列毎に、対応する列から出力されるアナログ信号をデジタル信号に変換する列AD変換部2106、バイナリカウンタ2104、バイナリカウンタ2104の出力をアナログ値に変換することによってランプ波形信号を出力するDA変換部(デジタルアナログ変換部、デジタルアナログコンバータ、DAC)2105、および複数の列AD変換部2106から出力されるデジタル信号を出力する出力バッファを備える。
列AD変換部2106は、対応する列から出力されるアナログ信号と、DA変換部2105からのランプ信号とを比較する比較器2107と、比較器2107の出力が反転するまでの時間を計測するための非同期型のカラムU/Dカウンタ(カラム・アップ・ダウン・カウンタ)2208とを備える。
カラムU/Dカウンタ2208は、動作モードとして、上記のアップカウントモードと、ダウンカウントモードと、データ保持モードとを有している。
MOSセンサは、画素2101の列毎に、比較器2107とカラムU/Dカウンタ2208とで構成されたカラムAD変換回路2106を備えている。クロック生成回路2120はクロック信号2121をバイナリカウンタ2104だけでなく、カラムAD変換回路2106内のカラムU/Dカウンタ2208にも供給する。バイナリカウンタ2104から出力されるバイナリ値はDA変換部2105に入力され、DA変換部2105は入力されたバイナリ値に従ってアナログランプ電圧(三角波)2122を生成する。このアナログランプ電圧2122は参照電位として比較器2107に入力される。比較器2107のもう一方の入力には、画素2101から読み出し信号線2103を介して画素信号が入力される。また、各列のカラムU/Dカウンタで保持されるデジタル値は、nビットの共通出力バス信号線2126から出力バッファ2109を経てチップ外に出力される。
MOSセンサのAD(アナログデジタル、A/D、アナログ/デジタル)変換動作を説明する。
まず、リセットレベルのAD変換を行うため、カラムAD変換回路2106内のカラムU/Dカウンタ2208をダウンカウントモードとする。また、カラムU/Dカウンタ2208およびバイナリカウンタ2104を初期化信号(図示せず)により初期化し、DA変換部2105からアナログランプ電圧2122の初期値を比較器2107の一方の入力部に供給しておく。
次に、選択した行のすべての画素2101から画素のリセットレベルを読み出し、比較器2107の他方の入力部に供給する。この状態で、バイナリカウンタ2104およびカラムU/Dカウンタ2208に、クロック信号2121の入力を開始することで、バイナリカウンタ2104がその初期値からカウントを開始する。すると、DA変換部2105もバイナリカウンタ2104の計数値に従ってアナログランプ電圧2122の生成を初期値から開始する。また、カラムAD変換回路2106内のカラムU/Dカウンタ2208は、入力されるクロック信号2121に応じてダウンカウントを開始する。
次いで、ある列の比較器2107に入力される2つの信号の大小関係が入れ替わり、その比較器2107の出力信号が反転すると、その列のカラムU/Dカウンタ2208に入力されるクロック信号2121がマスクされ、カラムU/Dカウンタ2208はダウンカウントを停止し、その時点での計数値を保持する。アナログランプ電圧2122とカラムU/Dカウンタ2208の計数値とはクロック信号2121により互いに同期しているので、ここまでの動作により、その列の画素のリセットレベルがAD変換されたことになる(但し、カウンタ上でマイナス値として保持されている)。
すべての列のリセットレベルがAD変換されることを保証するため、リセットレベルの所定のAD変換レンジに相当する期間の間、クロック生成回路2120からクロック信号2121がバイナリカウンタ2104に入力される。リセットレベルのAD変換期間が終わった時点で、クロック信号2121を一旦停止する。
次に、信号レベルのAD変換を行うため、バイナリカウンタ2104を再び初期値にリセットし、カラムU/Dカウンタ2208をリセットしないで、バイナリカウンタ2104の計数値が入力されるDA変換部2105も、そのアナログランプ電圧2122の初期値を比較器2107の一方の入力部に供給しておく。
その後、カラムU/Dカウンタ2208のモード切り替えを次のステップにより行う。すなわち、カラムU/Dカウンタ2208をダウンカウントモードから保持モードに切り替える第1切り替えステップと、保持モードにおいてカラムU/Dカウンタ2208のカウント動作の設定を(ダウンからアップに)切り替える第2切り替えステップと、保持モードからアップカウントモードに切り替える第3切り替えステップとを行う。
このステップによって、カラムU/Dカウンタ2208は、カウント値を変化させることなく保持したままでアップカウントモードに切り替えられる。
次に、選択した行の画素2101から画素の信号レベルを読み出し、比較器2107の他方の入力部に供給する。この状態で、バイナリカウンタ2104およびカラムU/Dカウンタ2208に、クロック信号2121の入力を再開することで、バイナリカウンタ2104がその初期値からカウントを開始する。すると、DA変換部2105もバイナリカウンタ2104の計数値に従ってアナログランプ電圧2122の生成を初期値から開始する。また、カラムAD変換回路2106内のカラムU/Dカウンタ2208は、入力されるクロック信号2121のアップカウントを、先のダウンカウントで得た値を初期値として開始する。
次いで、ある列の比較器2107に入力される2つの信号の大小関係が入れ替わり、その比較器2107の出力信号が反転すると、その列のカラムU/Dカウンタ2208に入力されるクロック信号2121がマスクされ、カラムU/Dカウンタ2208はアップカウントを停止し、その時点での計数値を保持する。ここまでの動作により、その列の画素の信号レベルからリセットレベルを減算した真の信号レベルがAD変換されたことになる。
すべての列の信号レベルがAD変換されることを保証するため、信号レベルの所定のAD変換レンジに相当する期間の間、クロック生成回路2120からクロック信号2121がバイナリカウンタ2104に入力される。
以上により、1行分の画素の読み出しからCDS動作を含むAD変換動作の完了までが行われたことになる。
図2はカラムU/Dカウンタ2208の一具体例としての非同期カウンタの構成を示す回路ブロック図である。この非同期カウンタは、データ入力端子D、クロック入力端子T、非反転出力端子Q及び反転出力端子NQを有する複数段のD型フリップフロップ101と、複数段のフリップフロップに対応する複数の第1セレクタ102と、前記複数段のフリップフロップの段間に対応する複数の第2セレクタ103とを備える。
各D型フリップフロップ101(以下単にFF101とも略す)は、ポジティブエッジ型のD型フリップフロップであり、いわゆる1ビットのデータラッチ回路である。なお、FF101のリセット入力については省略してある。
複数の第1セレクタ102は、保持モードと、カウントモード(つまりアップカウントモードまたはダウンカウントモード)とを切り替えるモード切り替え部111として機能する。
複数の第2セレクタ103は、保持モードにおいて、アップカウントまたはダウンカウントを示す動作設定を切り替えるU/D切り替え部112として機能する。
各第1セレクタ102は、2入力1出力のセレクタであって、対応するFF101の非反転出力端子Qおよび反転出力端子NQから出力される2つ信号の一方を選択し、選択した信号を対応するFF101のデータ入力端子Dに出力する。
各第2セレクタ103は、2入力1出力のセレクタであって、前段のFF101の非反転出力端子Qおよび反転出力端子NQから出力される2つの信号の一方を選択し、選択した信号を次段のFF101のクロック入力端子Tに出力する。
FF101と、第1セレクタ102、第2セレクタ103、以上3つの回路要素を結線することで、非同期カウンタの1ビット分の回路を構成している。ただし、第2セレクタ103は、最終段のFF101の後段には存在しない。
接続関係の詳細だが、FF101の出力Qと反転出力NQは、第1セレクタ102と第2セレクタ103の両方に入力するように接続するが、第1セレクタ102の出力は同じFF101のデータ入力Dに接続するのに対して、第2セレクタ103の出力は1ビット上位のFF101のクロック入力Tに接続する。
次に、非同期カウンタの制御信号CKSおよびUDSの値により、カウンタの状態がどう変わるかを説明する。
制御信号CKSがHのとき、第1セレクタ102は、FF101の反転出力NQを、同じFF101のデータ入力Dに接続する。このとき、各FF101のクロック入力Tに接続する信号が変化すると、ポジティブエッジ型FFであるため、その立ち上がりエッジでFFの値は反転する(カウントモード)。
逆に、制御信号CKSがLのとき、第1セレクタ102は、FF101の出力Qを、同じFF101のデータ入力Dに接続する。このとき、各FF101のクロック入力Tに接続する信号が変化しても、その値は変化しない(データ保持モード)。
図3は、非同期カウンタの動作タイミング例を示すタイムチャートである。まず、ここでは明示しない手続きによりカウンタ値Q[3:0]はゼロにリセットされている。次に、CKS=Hであり、カウンタモードとして動作することがわかる。
ここで、制御信号UDSがHで最下位ビットのFFのクロック入力Tにクロック信号CLKが入力を開始する。UDSがHなので、第2セレクタ103によるビット間の接続は、FF101の反転出力NQを、1ビット上位のFF101のクロック入力Tに接続している。CKSがH、すなわちカウントモードであり、1ビット上位の値は1ビット下位側のデータが1から0に変化したときに変化するため、非同期カウンタ全体としてアップカウントを行うことになる。図3では、UDSとCKSがHの期間にCLKの立ち上がりエッジが6回入力されており、非同期カウントの値はQ[3:0]=6になる。
次にCKSをLに切り替えて非同期カウンタをデータ保持モードとする。その後、UDSをLに切り替えてカウント方向を変えるが、ここで仮にCLK入力に変化があっても、この非同期カウンタを構成するすべてのFFはデータ保持モードになっているため、データが変化することはない。従って、従来例で説明したデータ破壊と修復によるノイズの問題は発生しない。
すでに制御信号UDSはLであり、第2セレクタ103は、FF101の出力Qを、1ビット上位のFF101のクロック入力Tに接続している。
次に、CKSをH、すなわちカウントモードにして、CLK入力を再開すると、1ビット上位の値は1ビット下位側のデータが0から1に変化したときに変化するため、非同期カウンタは全体としてダウンカウントを開始する。図3では、UDSがLでCKSがHの期間にCLKの立ち上がりエッジが8回入力されており、非同期カウントの値はQ[3:0]としては、カラムU/Dカウンタで期待されるクロックエッジ数の加減算(6−8=−2)が正しく計算されており、カウント方向の切り替えによるデータ破壊は発生していない。
なお、ここでは4ビットカウンタとして説明したが、この接続関係はスケーラブルであり、10ビットやそれ以上の多ビットの場合でも本発明の適用は可能である。
以上説明してきたように、本実施形態における固体撮像装置によれば、アップカウントまたはダウンカウントを示す動作設定の切り替えによって、非同期カウンタ内部に保持しているカウント値を変化させないので、ノイズ発生を抑制し、AD変換の精度を高めることができる。また、上記の動作設定の切り替え時に、従来必要であったビット反転とその修復のための再度のビット反転という動作が不要なので、周波数向上に適している。
また、キャリーの伝播経路外に複数の第1セレクタを設けているので、キャリーの伝播遅延を悪化することなく、AD変換周波数の高速化に適している。
また、キャリーの伝播経路内にはフリップフロップの段間のそれぞれに1個の第2セレクタ103が存在するだけなので、従来技術と比べてキャリーの伝播遅延を小さくすることができ、その結果AD変換周波数が律速されることを防止することができる。
(実施の形態2)
実施の形態1ではポジティブエッジ型のD−FFを用いた非同期カウンタを説明した。本実施の形態ではネガティブエッジ型のD−FFを用いた非同期カウンタを説明する。
実施の形態1ではポジティブエッジ型のD−FFを用いた非同期カウンタを説明した。本実施の形態ではネガティブエッジ型のD−FFを用いた非同期カウンタを説明する。
本実施の形態における固体撮像装置の構成は、図1と同様なので、異なる点以外は説明を省略する。
図4は本発明の実施の形態2におけるカラムU/Dカウンタとしての非同期カウンタ構成を示す回路ブロック図である。ネガティブエッジ型リセット付きD型フリップフロップ301と、第1セレクタ302、第2セレクタ303、以上3つの回路要素を結線することで、非同期カウンタの1ビット分の回路を構成している。
接続関係の詳細は、実施の形態1と同様に、フリップフロップ301の出力Qと反転出力NQは、第1セレクタ302と第2セレクタ303の両方に入力するように接続するが、セレクタ302の出力は同じフリップフロップ301のデータ入力Dに接続するのに対して、セレクタ303の出力は1ビット上位のフリップフロップ301のクロック入力Tに接続する。
次に、非同期カウンタの制御信号CKSおよびUDSの値により、カウンタの状態がどう変わるかを説明する。
制御信号CKSがHのとき、第1セレクタ302は、FF301の反転出力NQを、同じFF301のデータ入力Dに接続する。このとき、各FF301のクロック入力Tに接続する信号が変化すると、ネガティブエッジ型FFであるため、その立下りエッジでFFの値は反転する(カウントモード)。
逆に、制御信号CKSがLのとき、第1セレクタ302は、FF301の出力Qを、同じFF301のデータ入力Dに接続する。このとき、各FF301のクロック入力Tに接続する信号が変化しても、その値は変化しない(データ保持モード)。
図5は実施の形態2の非同期カウンタの動作タイミング例を示すタイムチャートである。
まず、FF301のR端子にRSTN=Lが入力され、カウンタ値Q[3:0]がゼロにリセットされている。
次に、CKS=Hであり、データ保持モードではなくカウントモードとして動作することがわかる。
ここで、制御信号UDSがHで最下位ビットのFFのクロック入力Tにクロック信号CLKが入力を開始する。このときUDSがHだが、実施例1とは異なり、第2セレクタ303によるビット間の接続は、FF301の反転出力Qを、1ビット上位のFF301のクロック入力Tに接続している。CKSはH、すなわちカウントモードである。実施例1とは異なり、ネガティブエッジ型FFなので、結局、1ビット上位の値は1ビット下位側のデータが1から0に変化したときに変化するため、非同期カウンタ全体としてアップカウントを行うことになる。図3では、UDSとCKSがHの期間にCLKの立ち下がりエッジが9回入力されており、非同期カウントの値はQ[3:0]=9になる。
次にCKSをLに切り替えて非同期カウンタをデータ保持モードとする。その後、UDSをLに切り替えてカウント方向を変えるが、ここで仮にCLK入力に変化があっても、
この非同期カウンタを構成するすべてのFFはデータ保持モードになっているため、データが変化することはない(実施の形態1と同じである)。
この非同期カウンタを構成するすべてのFFはデータ保持モードになっているため、データが変化することはない(実施の形態1と同じである)。
すでに制御信号UDSはLであり、第2セレクタ303は、FF301の出力Qを、1ビット上位のFF301のクロック入力Tに接続している。
次に、CKSをH、すなわちカウントモードにして、CLK入力を再開すると、1ビット上位の値は1ビット下位側のデータが0から1に変化したときに変化するため、非同期カウンタは全体としてダウンカウントを開始する。図3では、UDSがLでCKSがHの期間にCLKの立ち上がりエッジが4回入力されており、非同期カウントの値はQ[3:0]としては、カラムU/Dカウンタで期待されるクロックエッジ数の加減算(9−4=5)が正しく計算されており、カウント方向の切り替えによるデータ破壊は発生していない。
次に、CKSをH、すなわちカウントモードにして、CLK入力を再開すると、1ビット上位の値は1ビット下位側のデータが0から1に変化したときに変化するため、非同期カウンタは全体としてダウンカウントを開始する。図3では、UDSがLでCKSがHの期間にCLKの立ち上がりエッジが4回入力されており、非同期カウントの値はQ[3:0]としては、カラムU/Dカウンタで期待されるクロックエッジ数の加減算(9−4=5)が正しく計算されており、カウント方向の切り替えによるデータ破壊は発生していない。
なお、ここでは4ビットカウンタとして説明したが、この接続関係はスケーラブルであり、10ビットやそれ以上の多ビットの場合でも本発明の適用は可能である。
なお、非同期カウンタを実施の形態1のようにポジティブエッジ型のD型FFで構成するか、実施の形態2のようにネガティブエッジ型のD型FFで構成するかは、製造プロセスや、他の回路との相性等に応じて適宜決めればよい。
また、FFのリセット入力は、非同期リセットに限らず同期リセットであってもよい。
なお、リセット時のカウンタの初期値は0に限らず、オフセット値(例えば、リセットレベルの最大値に相当する値)にリセットしてもよい。この場合、リセット信号ではなくセット信号またはプリセット信号により、初期値をセットする構成としてもよい。
なお、リセット時のカウンタの初期値は0に限らず、オフセット値(例えば、リセットレベルの最大値に相当する値)にリセットしてもよい。この場合、リセット信号ではなくセット信号またはプリセット信号により、初期値をセットする構成としてもよい。
また、上記各実施形態の非同期カウンタは、ダウンカウントによりマイナスのカウント値(2の補数)を出力するが、初期値を適切なオフセット値に設定するにより正数のカウント値のみ(または負数のカウント値のみ)カウントするようにしてもよい。
なお、上記実施の形態1、2では、D型FFを用いた非同期カウンタについて説明したが、D型FFに限らず、他の型のフリップフロップを用いて同じ機能の非同期カウンタを構成してもよい。
以上説明したように、本発明の固体撮像装置およびその駆動方法は、光や放射線など種々の物理量分布を検知するための撮像装置に有用であり、例えば、デジタルスチルカメラ、カメラ付き携帯電話機、監視カメラ、ノートパソコンに内蔵のカメラ、情報処理機器に接続されるカメラユニット等に適している。
101 D型フリップフロップ
102 第1セレクタ
103 第2セレクタ
111 モード切り替え部
112 U/D切り替え部
2101 画素
2102 画素アレイ
2103 読み出し信号線
2104 バイナリカウンタ
2105 DA変換部
2106 カラムAD変換回路
2107 比較器
2109 出力バッファ
2120 クロック生成回路
2121 クロック信号
2122 アナログランプ電圧(三角波)
2126 共通出力バス信号線
2208 カラムU/Dカウンタ
102 第1セレクタ
103 第2セレクタ
111 モード切り替え部
112 U/D切り替え部
2101 画素
2102 画素アレイ
2103 読み出し信号線
2104 バイナリカウンタ
2105 DA変換部
2106 カラムAD変換回路
2107 比較器
2109 出力バッファ
2120 クロック生成回路
2121 クロック信号
2122 アナログランプ電圧(三角波)
2126 共通出力バス信号線
2208 カラムU/Dカウンタ
Claims (7)
- 行列状に配置された複数の画素部と、
前記複数の画素部の列毎に対応し、列から出力されるアナログ信号をデジタル信号に変換する列AD変換部とを備え、
前記列AD変換部は、前記アナログ信号とランプ信号とを比較する比較器と、前記比較器の出力が反転するまでの時間を計測するための非同期カウンタとを含み、
前記非同期カウンタは、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるための保持モードとを有する
ことを特徴とする固体撮像装置。 - 前記非同期カウンタは、
データ入力端子、クロック入力端子、非反転出力端子及び反転出力端子を有する複数段のフリップフロップを備え、
前記保持モードと、前記アップカウントモードまたはダウンカウントモードとを切り替える第1切り替え手段と、
前記保持モードにおいて、アップカウントまたはダウンカウントを示す動作設定を切り替える第2切り替え手段と
を備えることを特徴とする請求項1記載の固体撮像装置。 - 前記第1切り替え手段は、前記複数段のフリップフロップに対応する複数の第1セレクタを有し、
前記各第1セレクタは、対応するフリップフロップの非反転出力端子および反転出力端子から出力される2つ信号の一方を選択し、選択した信号を対応するフリップフロップのデータ入力端子に出力し、前記非反転出力端子から出力される信号を選択することによって動作モードを前記保持モードに設定する
ことを特徴とする請求項2記載の固体撮像装置。 - 前記第2切り替え手段は、前記複数段のフリップフロップの段間に対応する複数の第2セレクタを有し、
前記各第2セレクタは、前段のフリップフロップの非反転出力端子および反転出力端子から出力される2つの信号の一方を選択し、選択した信号を次段のフリップフロップのクロック入力端子に出力し、前記保持モードの期間内に選択を切り替える
ことを特徴とする請求項2または3記載の固体撮像装置。 - 行列状に配置された複数の画素部と、
画素部の各列に対応し、対応する列から出力されるアナログ信号をデジタル信号に変換する列AD変換部とを備え、
前記列AD変換部は、
前記アナログ信号とランプ信号とを比較する比較器と、
前記比較器の出力が反転するまでの時間を計測するためアップカウントおよびダウンカウントを切り替え可能な非同期カウンタとを含み、
前記非同期カウンタは、
データ入力端子、クロック入力端子、非反転出力端子及び反転出力端子を有する複数段のフリップフロップと、
前記複数段のフリップフロップに対応する複数の第1セレクタと、
前記複数段のフリップフロップの段間に対応する複数の第2セレクタと
を備え、
前記各第1セレクタは、対応するフリップフロップの非反転出力端子および反転出力端子から出力される2つ信号の一方を選択し、選択した信号を対応するフリップフロップのデータ入力端子に出力し、
前記各第2セレクタは、前段のフリップフロップの非反転出力端子および反転出力端子から出力される2つの信号の一方を選択し、選択した信号を次段のフリップフロップのクロック入力端子に出力する
ことを特徴とする固体撮像装置。 - 行列状に配置された複数の画素部と、前記複数の画素部の各列に対応し、対応する列から出力されるアナログ信号をデジタル信号に変換する列AD変換部とを備える固体撮像装置の駆動方法であって、
前記列AD変換部は、前記アナログ信号とランプ信号とを比較する比較器と、前記比較器の出力が反転するまでの時間を計測するための非同期カウンタとを含み、
前記非同期カウンタは、動作モードとして、アップカウント動作するためのアップカウントモードと、ダウンカウント動作するためのダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウント動作またはダウンカウント動作を示す動作設定をするための保持モードとを含み、
前記駆動方法は、
アップカウントモードおよびダウンカウントモードの一方により、基準成分を示すアナログ信号をデジタル信号に変換する第1変換ステップと、
変換されたデジタル信号を示すカウント値を保持したまま、前記非同期カウンタを前記保持モードに切り替える第1切り替えステップと、
前記保持モードにおいて前記非同期カウンタをカウント動作の設定を切り替える第2切り替えステップと、
前記保持モードをアップカウントモードおよびダウンカウントモードの他方に切り替える第3切り替えステップと、
アップカウントモードおよびダウンカウントモードの一方により、信号成分を示すアナログ信号をデジタル信号に変換する第2変換ステップと
を有することを特徴とする固体撮像装置の駆動方法。 - 請求項1から5の何れかに記載の固体撮像装置を備えることを特徴とするカメラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335346A JP2009159331A (ja) | 2007-12-26 | 2007-12-26 | 固体撮像装置、その駆動方法およびカメラ |
US12/342,707 US7952510B2 (en) | 2007-12-26 | 2008-12-23 | Solid-state imaging device, driving method thereof, and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335346A JP2009159331A (ja) | 2007-12-26 | 2007-12-26 | 固体撮像装置、その駆動方法およびカメラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009159331A true JP2009159331A (ja) | 2009-07-16 |
Family
ID=40797573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007335346A Pending JP2009159331A (ja) | 2007-12-26 | 2007-12-26 | 固体撮像装置、その駆動方法およびカメラ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7952510B2 (ja) |
JP (1) | JP2009159331A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066618A (ja) * | 2009-09-16 | 2011-03-31 | Honda Motor Co Ltd | カウンタ回路、及びその方法 |
JP2011071995A (ja) * | 2009-09-25 | 2011-04-07 | Samsung Electronics Co Ltd | カウンタ回路、アナログデジタルコンバータ、カウンタ回路とアナログデジタルコンバータを備えた装置及びカウンティング方法とアナログデジタル変換方法 |
WO2011096026A1 (ja) * | 2010-02-08 | 2011-08-11 | パナソニック株式会社 | 固体撮像装置及びad変換方法 |
WO2011122600A1 (ja) * | 2010-03-31 | 2011-10-06 | 本田技研工業株式会社 | 固体撮像装置 |
JP2013255101A (ja) * | 2012-06-07 | 2013-12-19 | Olympus Corp | 撮像装置 |
JP2014003522A (ja) * | 2012-06-20 | 2014-01-09 | Sony Corp | カウンタ、カウント方法、ad変換装置、固体撮像素子、および電子装置 |
US9001241B2 (en) | 2011-03-08 | 2015-04-07 | Olympus Corporation | A/D conversion circuit and image pick-up device |
WO2016021413A1 (ja) * | 2014-08-06 | 2016-02-11 | ソニー株式会社 | 固体撮像素子および固体撮像装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100830582B1 (ko) * | 2006-11-13 | 2008-05-22 | 삼성전자주식회사 | 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라 |
US20100165166A1 (en) * | 2007-06-08 | 2010-07-01 | Panasonic Corporation | Solid-state imaging device |
JP2008311970A (ja) * | 2007-06-14 | 2008-12-25 | Panasonic Corp | 固体撮像装置の駆動方法、固体撮像装置 |
JP4853445B2 (ja) * | 2007-09-28 | 2012-01-11 | ソニー株式会社 | A/d変換回路、固体撮像素子、およびカメラシステム |
JP4900200B2 (ja) | 2007-11-15 | 2012-03-21 | ソニー株式会社 | 固体撮像素子、およびカメラシステム |
JP2009159331A (ja) * | 2007-12-26 | 2009-07-16 | Panasonic Corp | 固体撮像装置、その駆動方法およびカメラ |
JP2010010896A (ja) * | 2008-06-25 | 2010-01-14 | Panasonic Corp | 固体撮像装置 |
JP5006281B2 (ja) * | 2008-07-24 | 2012-08-22 | パナソニック株式会社 | 固体撮像装置、カメラ |
JP2010081259A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 固体撮像装置 |
JP2010093081A (ja) * | 2008-10-08 | 2010-04-22 | Panasonic Corp | 固体撮像装置およびその製造方法 |
JP2010147614A (ja) * | 2008-12-16 | 2010-07-01 | Panasonic Corp | 固体撮像装置およびその駆動方法、撮像装置 |
JP2010154372A (ja) * | 2008-12-25 | 2010-07-08 | Panasonic Corp | 固体撮像装置、デジタルカメラ及びad変換方法 |
JP4640507B2 (ja) * | 2009-01-06 | 2011-03-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置 |
FR2943199B1 (fr) * | 2009-03-13 | 2012-12-28 | E2V Semiconductors | Procede de lecture de signal de capteur d'image et capteur d'image. |
JP5375277B2 (ja) * | 2009-04-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 |
JP5531797B2 (ja) * | 2010-06-15 | 2014-06-25 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
US8809759B2 (en) * | 2011-10-11 | 2014-08-19 | Omnivision Technologies, Inc. | Multiple-row concurrent readout scheme for high-speed CMOS image sensor with backside illumination |
US9000968B1 (en) * | 2013-12-16 | 2015-04-07 | Freescale Semiconductor, Inc | Analog-to-digital converter with clock halting circuit |
JP7336217B2 (ja) * | 2019-03-12 | 2023-08-31 | キヤノン株式会社 | 情報処理装置、撮像素子、撮像装置、及び情報処理方法 |
JP7443692B2 (ja) * | 2019-07-29 | 2024-03-06 | 株式会社デンソーウェーブ | 産業用制御装置の入力モジュール |
CN111246131B (zh) * | 2020-01-17 | 2022-07-12 | 北京安酷智芯科技有限公司 | 一种非制冷红外图像传感器 |
JP2023023877A (ja) * | 2021-08-06 | 2023-02-16 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164372A (ja) * | 1992-11-19 | 1994-06-10 | Mitsubishi Electric Corp | 非同期式アップ/ダウンカウンタ |
JPH06311025A (ja) * | 1993-04-27 | 1994-11-04 | Oki Micro Design Miyazaki:Kk | アップダウンカウンタ回路 |
JP2005311933A (ja) * | 2004-04-26 | 2005-11-04 | Sony Corp | カウンタ回路、ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 |
JP2009089066A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | A/d変換回路、固体撮像素子、およびカメラシステム |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56157577A (en) * | 1980-05-09 | 1981-12-04 | Hitachi Ltd | Signal procession device |
US5247367A (en) * | 1991-12-18 | 1993-09-21 | Samsung Electronics Co., Ltd. | Circuit for controlling the electronic shutter speed of a video camera |
FR2698501B1 (fr) * | 1992-11-24 | 1995-02-17 | Sgs Thomson Microelectronics | Compteur rapide permettant alternativement de compter et de décompter des trains d'impulsions. |
US5877715A (en) * | 1997-06-12 | 1999-03-02 | International Business Machines Corporation | Correlated double sampling with up/down counter |
JP3305668B2 (ja) | 1998-11-19 | 2002-07-24 | 日本電気株式会社 | 直流成分再生装置 |
US7156486B2 (en) * | 2004-02-23 | 2007-01-02 | Sony Corporation | Liquid ejection head, liquid ejection apparatus, and manufacturing method of the liquid ejection head |
JP4470700B2 (ja) | 2004-02-23 | 2010-06-02 | ソニー株式会社 | Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器 |
US7129883B2 (en) * | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
US7356672B2 (en) * | 2004-05-28 | 2008-04-08 | The Regents Of The University Of California | Warp processor for dynamic hardware/software partitioning |
US7315273B2 (en) * | 2004-11-08 | 2008-01-01 | Sony Corporation | Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
US20060208158A1 (en) * | 2005-02-28 | 2006-09-21 | Matsushita Electric Industrial Co. Ltd. | Solid-state image device, driving method thereof, and camera |
JP5005179B2 (ja) * | 2005-03-23 | 2012-08-22 | ソニー株式会社 | 固体撮像装置 |
JP4524652B2 (ja) * | 2005-07-06 | 2010-08-18 | ソニー株式会社 | Ad変換装置並びに半導体装置 |
JP2007295230A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその駆動方法、カメラ |
JP4786446B2 (ja) * | 2006-07-19 | 2011-10-05 | パナソニック株式会社 | 固体撮像装置、その駆動方法およびカメラ |
US8237808B2 (en) * | 2007-01-17 | 2012-08-07 | Sony Corporation | Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition |
JP2009159331A (ja) * | 2007-12-26 | 2009-07-16 | Panasonic Corp | 固体撮像装置、その駆動方法およびカメラ |
JP2009278236A (ja) * | 2008-05-13 | 2009-11-26 | Panasonic Corp | 固体撮像装置 |
JP4618349B2 (ja) * | 2008-08-11 | 2011-01-26 | ソニー株式会社 | 固体撮像素子、撮像方法及び撮像装置 |
KR101365408B1 (ko) * | 2009-03-03 | 2014-02-19 | 삼성전자주식회사 | 카운터 회로, 이를 포함하는 물리량 측정 장치 및 카운팅 방법 |
-
2007
- 2007-12-26 JP JP2007335346A patent/JP2009159331A/ja active Pending
-
2008
- 2008-12-23 US US12/342,707 patent/US7952510B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164372A (ja) * | 1992-11-19 | 1994-06-10 | Mitsubishi Electric Corp | 非同期式アップ/ダウンカウンタ |
JPH06311025A (ja) * | 1993-04-27 | 1994-11-04 | Oki Micro Design Miyazaki:Kk | アップダウンカウンタ回路 |
JP2005311933A (ja) * | 2004-04-26 | 2005-11-04 | Sony Corp | カウンタ回路、ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 |
JP2009089066A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | A/d変換回路、固体撮像素子、およびカメラシステム |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066618A (ja) * | 2009-09-16 | 2011-03-31 | Honda Motor Co Ltd | カウンタ回路、及びその方法 |
JP2011071995A (ja) * | 2009-09-25 | 2011-04-07 | Samsung Electronics Co Ltd | カウンタ回路、アナログデジタルコンバータ、カウンタ回路とアナログデジタルコンバータを備えた装置及びカウンティング方法とアナログデジタル変換方法 |
CN102035539A (zh) * | 2009-09-25 | 2011-04-27 | 三星电子株式会社 | 多倍数据率计数器、包括其的数据转换器和图像传感器 |
WO2011096026A1 (ja) * | 2010-02-08 | 2011-08-11 | パナソニック株式会社 | 固体撮像装置及びad変換方法 |
JP2011166350A (ja) * | 2010-02-08 | 2011-08-25 | Panasonic Corp | 固体撮像装置及びad変換方法 |
JP2011217206A (ja) * | 2010-03-31 | 2011-10-27 | Honda Motor Co Ltd | 固体撮像装置 |
WO2011122600A1 (ja) * | 2010-03-31 | 2011-10-06 | 本田技研工業株式会社 | 固体撮像装置 |
US8872089B2 (en) | 2010-03-31 | 2014-10-28 | Honda Motor Co., Ltd. | Solid-state imaging device |
US9001241B2 (en) | 2011-03-08 | 2015-04-07 | Olympus Corporation | A/D conversion circuit and image pick-up device |
JP2013255101A (ja) * | 2012-06-07 | 2013-12-19 | Olympus Corp | 撮像装置 |
US9313425B2 (en) | 2012-06-07 | 2016-04-12 | Olympus Corporation | Image pickup device |
JP2014003522A (ja) * | 2012-06-20 | 2014-01-09 | Sony Corp | カウンタ、カウント方法、ad変換装置、固体撮像素子、および電子装置 |
WO2016021413A1 (ja) * | 2014-08-06 | 2016-02-11 | ソニー株式会社 | 固体撮像素子および固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090167586A1 (en) | 2009-07-02 |
US7952510B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009159331A (ja) | 固体撮像装置、その駆動方法およびカメラ | |
JP5040427B2 (ja) | データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器 | |
JP4289206B2 (ja) | カウンタ回路 | |
JP4389981B2 (ja) | 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置 | |
US8395539B2 (en) | Double data rate (DDR) counter, analog-to-digital converter (ADC) using the same, CMOS image sensor using the same and methods in DDR counter, ADC and CMOS image sensor | |
JP5359521B2 (ja) | バイナリ値変換回路およびその方法、ad変換装置、固体撮像素子、並びにカメラシステム | |
US7990304B2 (en) | Double data rate (DDR) counter, analog-to-digital converter (ADC) using the same, CMOS image sensor using the same and methods in DDR counter, ADC and CMOS image sensor | |
JP4654857B2 (ja) | Da変換装置、ad変換装置、半導体装置 | |
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
JP5799531B2 (ja) | A/d変換器、a/d変換方法、固体撮像素子およびカメラシステム | |
JP4743227B2 (ja) | Ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 | |
US9019142B2 (en) | Solid-state imaging device, imaging system, and method for driving solid-state imaging device | |
JP6273126B2 (ja) | Ad変換器、固体撮像素子および撮像システム | |
US20070279506A1 (en) | Solid-state imaging device, method of driving the same, and camera | |
US20110122274A1 (en) | Ddr counter circuits, analog to digital converters, image sensors and digital imaging systems including the same | |
TW200539694A (en) | Ad conversion method, ad converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus | |
JP2011023887A (ja) | A/d変換器及びそれを備えた固体撮像装置 | |
JP2012147242A (ja) | 固体撮像装置 | |
US11115611B2 (en) | Solid-state imaging device and imaging system | |
KR102082288B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
JP6112871B2 (ja) | 撮像素子及び撮像装置 | |
JP2006074467A (ja) | 信号処理装置、スチルビデオカメラ、及び信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |