JP2009158741A5 - - Google Patents

Download PDF

Info

Publication number
JP2009158741A5
JP2009158741A5 JP2007335688A JP2007335688A JP2009158741A5 JP 2009158741 A5 JP2009158741 A5 JP 2009158741A5 JP 2007335688 A JP2007335688 A JP 2007335688A JP 2007335688 A JP2007335688 A JP 2007335688A JP 2009158741 A5 JP2009158741 A5 JP 2009158741A5
Authority
JP
Japan
Prior art keywords
metal layer
internal connection
connection terminal
layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007335688A
Other languages
English (en)
Other versions
JP4828515B2 (ja
JP2009158741A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2007335688A external-priority patent/JP4828515B2/ja
Priority to JP2007335688A priority Critical patent/JP4828515B2/ja
Priority to US12/336,854 priority patent/US7964493B2/en
Priority to EP08172649A priority patent/EP2075833A2/en
Priority to KR1020080133197A priority patent/KR20090071444A/ko
Priority to TW097150393A priority patent/TW200941604A/zh
Priority to CNA2008101892195A priority patent/CN101471269A/zh
Publication of JP2009158741A publication Critical patent/JP2009158741A/ja
Publication of JP2009158741A5 publication Critical patent/JP2009158741A5/ja
Publication of JP4828515B2 publication Critical patent/JP4828515B2/ja
Application granted granted Critical
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (13)

  1. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層の上面に金属層を形成する金属層形成工程と、
    前記金属層を押圧して、前記金属層と前記内部接続端子とを接触させる接触工程と、
    前記接触工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも1つの方法により、前記内部接続端子と接触している部分の前記金属層と、前記金属層と接触している部分の前記内部接続端子とを接合させ、前記金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記接合工程後に、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層の上面に金属層を形成する金属層形成工程と、
    前記金属層を押圧して、前記金属層と前記内部接続端子とを接触させる接触工程と、
    前記接触工程後に、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターン形成工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの少なくとも1つの方法により、前記内部接続端子と接触している部分の前記配線パターンと、前記配線パターンと接触している部分の前記内部接続端子とを接合させ、前記配線パターンと前記内部接続端子との接合部分に合金層を形成する接合工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 前記接合工程後に、前記配線パターンの表面を粗化する粗化工程をさらに設けたことを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記内部接続端子の材料は、Auであり、前記配線パターンの材料は、Cuであることを特徴とする請求項1ないしのうち、いずれか1項記載の半導体装置の製造方法。
  5. 前記樹脂層は、絶縁樹脂層又は異方性導電性樹脂層であることを特徴とする請求項1ないしのうち、いずれか一項記載の半導体装置の製造方法。
  6. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に第1の金属層と、第2の金属層とを順次積層させる金属層積層工程と、
    前記第2の金属層を押圧して、前記第1の金属層と前記内部接続端子とを接触させる接触工程と、
    前記接触工程後に、レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも1つの方法により、前記内部接続端子と接触している部分の前記第1の金属層と、前記第1の金属層と接触している部分の前記内部接続端子とを接合させ、前記第1の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記第2の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、
    前記第1の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に第1の金属層と、第2の金属層と、前記第2の金属層を保護する保護層とを順次積層させる積層工程と、
    前記保護層を押圧して、前記第1の金属層と前記内部接続端子とを接触させる接触工程と、
    レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも1つの方法により、前記内部接続端子と接触している部分の前記第1の金属層と、前記第1の金属層と接触している部分の前記内部接続端子とを接合させ、前記第1の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記接触工程後に、前記保護層を除去する保護層除去工程と、
    前記第2の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、
    前記第1の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  8. 複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に第1の金属層と、第2の金属層と、第3の金属層とを順次積層させる金属層積層工程と、
    前記第3の金属層を押圧して、前記第1の金属層と前記内部接続端子とを接触させる接触工程と、
    レーザ溶接法、超音波溶接法、及び抵抗溶接法からなる群のうちの、少なくとも1つの方法により、前記内部接続端子と接触している部分の前記第1の金属層と、前記第1の金属層と接触している部分の前記内部接続端子とを接合させ、前記第1の金属層と前記内部接続端子との接合部分に合金層を形成する接合工程と、
    前記第3の金属層をエッチングしてメタルポストを形成するメタルポスト形成工程と、
    前記第2の金属層をエッチングして接続パッドを形成する接続パッド形成工程と、
    前記第1の金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  9. 前記接合工程後に、前記配線パターンの表面を粗化する粗化工程をさらに設けたことを特徴とする請求項ないしのうち、いずれか1項記載の半導体装置の製造方法。
  10. 前記内部接続端子の材料は、Auであり、前記配線パターンの材料は、Cuであることを特徴とする請求項ないしのうち、いずれか1項記載の半導体装置の製造方法。
  11. 前記樹脂層は、絶縁樹脂層又は異方性導電性樹脂層であることを特徴とする請求項ないし10のうち、いずれか一項記載の半導体装置の製造方法。
  12. 前記第1の金属層は、前記第2の金属層をエッチングするときのエッチングストッパーであることを特徴とする請求項ないし11のうち、いずれか1項記載の半導体装置の製造方法。
  13. 前記第2の金属層は、前記第3の金属層をエッチングするときのエッチングストッパーであることを特徴とする請求項ないし12のうち、いずれか1項記載の半導体装置の製造方法。
JP2007335688A 2007-12-27 2007-12-27 半導体装置の製造方法 Expired - Fee Related JP4828515B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007335688A JP4828515B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法
US12/336,854 US7964493B2 (en) 2007-12-27 2008-12-17 Method of manufacturing semiconductor device
EP08172649A EP2075833A2 (en) 2007-12-27 2008-12-22 Method of manufacturing semiconductor device
TW097150393A TW200941604A (en) 2007-12-27 2008-12-24 Method of manufacturing semiconductor device
KR1020080133197A KR20090071444A (ko) 2007-12-27 2008-12-24 반도체 장치의 제조 방법
CNA2008101892195A CN101471269A (zh) 2007-12-27 2008-12-26 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335688A JP4828515B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009158741A JP2009158741A (ja) 2009-07-16
JP2009158741A5 true JP2009158741A5 (ja) 2010-12-02
JP4828515B2 JP4828515B2 (ja) 2011-11-30

Family

ID=40627552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335688A Expired - Fee Related JP4828515B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7964493B2 (ja)
EP (1) EP2075833A2 (ja)
JP (1) JP4828515B2 (ja)
KR (1) KR20090071444A (ja)
CN (1) CN101471269A (ja)
TW (1) TW200941604A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294265B1 (en) * 2010-03-31 2012-10-23 Amkor Technology, Inc. Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
KR101287604B1 (ko) * 2011-03-11 2013-07-19 한국생산기술연구원 탄소나노튜브를 이용하여 접합강도와 전기전도도가 향상된 전기저항용접용 도전성 접착제 및 이를 이용한 하이브리드 접합방법
CN102162991A (zh) * 2011-04-02 2011-08-24 深南电路有限公司 阻焊曝光底片及线路板制作工艺
US20130328191A1 (en) * 2012-06-12 2013-12-12 Intel Mobile Communications GmbH Cte adaption in a semiconductor package
KR101352057B1 (ko) * 2013-07-22 2014-01-15 주식회사 이츠웰 회로와 칩을 통합한 엘이디 칩 어레이
KR20190019985A (ko) 2019-02-15 2019-02-27 도서출판각 유한회사 스마트 투어 서비스 방법 및 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378171B2 (ja) 1997-06-02 2003-02-17 山一電機株式会社 半導体パッケージの製造方法
JPH1145905A (ja) 1997-07-24 1999-02-16 Yamaichi Electron Co Ltd Icチップの接点変換構造と該接点変換構造の形成法
JPH1187605A (ja) 1997-09-08 1999-03-30 Sony Corp 半導体装置及びその製造方法
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP3870013B2 (ja) 2000-07-17 2007-01-17 日本アビオニクス株式会社 ウェハレベルcspの端子形成方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP2002110854A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置およびその製造方法
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP2005159061A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd 超音波ツール及び超音波接合装置

Similar Documents

Publication Publication Date Title
JP2009076496A5 (ja)
WO2009016906A1 (ja) 弾性波装置及びその製造方法
JP2006253289A5 (ja)
JP2011009686A5 (ja)
JP2008042118A5 (ja)
JP2008041930A5 (ja)
JP2005520342A5 (ja)
JP2009158741A5 (ja)
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
JP2009026969A (ja) 積層型半導体装置及びその製造方法
JP2007502530A5 (ja)
JP2008084959A5 (ja)
JP2009027039A5 (ja)
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
JP2010123592A5 (ja)
JP2008124077A5 (ja)
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
JP2006134912A5 (ja)
JP2008205078A (ja) 半導体装置及びその製造方法
CN103779290B (zh) 连接基板及层叠封装结构
JP2010205851A5 (ja)
JP2009231815A5 (ja)
TW201218332A (en) Package substrate and fabrication method thereof
JP2004153260A5 (ja)
JP2012004506A5 (ja)