JP2010123592A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010123592A5 JP2010123592A5 JP2008292987A JP2008292987A JP2010123592A5 JP 2010123592 A5 JP2010123592 A5 JP 2010123592A5 JP 2008292987 A JP2008292987 A JP 2008292987A JP 2008292987 A JP2008292987 A JP 2008292987A JP 2010123592 A5 JP2010123592 A5 JP 2010123592A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- support plate
- semiconductor
- terminal
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (20)
- 厚さの異なる複数の半導体素子が、それぞれの電極端子の端子面が同一面となるように、支持板の一面側に樹脂層によって固着されている半導体パッケージであって、
前記半導体素子の電極端子の端子面に形成されたバンプが、前記半導体素子の端子形成面側を覆う絶縁層を貫通し、且つ前記絶縁層の表面に先端面を露出して設けられており、
前記バンプの先端面が、前記絶縁層の表面に形成された配線パターンに接続されていることを特徴とする半導体パッケージ。 - 前記複数の半導体素子の電極端子に形成された前記バンプが、前記先端面が前記端子面よりも小面積に形成された先細り状のバンプである請求項1記載の半導体パッケージ。
- 前記複数の半導体素子の電極端子に形成された前記バンプが、前記先細り状のバンプと柱状のバンプとからなる請求項2記載の半導体パッケージ。
- 前記先細り状のバンプが、前記半導体素子の電極端子に端部を圧着した金属ワイヤにより形成されている請求項2または3記載の半導体パッケージ。
- 前記金属ワイヤが、金から成るワイヤである請求項4記載の半導体パッケージ。
- 前記支持板が、金属製である請求項1〜5のいずれか一項記載の半導体パッケージ。
- 厚さの薄い半導体素子は、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層が介在して、前記支持板の一面側に前記樹脂層によって固着され、
前記厚さの薄い半導体素子よりも厚さの厚い半導体素子は、該厚さの厚い半導体素子の端子形成面に対して反対面が前記支持板の一面に直接接触した状態で、前記支持板の一面側に前記樹脂層によって固着されている請求項1〜6のいずれか一項記載の半導体パッケージ。 - 厚さの薄い半導体素子は、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層が介在して、前記支持板の一面側に前記樹脂層によって固着され、
前記厚さの薄い半導体素子よりも厚さの厚い半導体素子は、該厚さの厚い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層が介在して、前記支持板の一面側に前記樹脂層によって固着され、
前記厚さの薄い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さは、前記厚さの厚い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さよりも高い請求項1〜6のいずれか一項記載の半導体パッケージ。 - 前記絶縁層が、前記半導体素子の端子形成面から側面の少なくとも一部にかけて該半導体素子を覆う請求項1〜8のいずれか一項記載の半導体パッケージ。
- 前記配線パターン上には、更に他の絶縁層と配線パターンが多層に積層されている請求項1〜9のいずれか一項記載の半導体パッケージ。
- 厚さの異なる複数の半導体素子を、それぞれの電極端子の端子面が同一面となるように、該電極端子が形成された端子形成面側で板体の一面側に剥離可能に接着した後、前記複数の半導体素子を、前記端子形成面に対して反対面側で支持板の一面側に形成した樹脂層に固着し、
次いで、前記板体を剥離して露出した前記半導体素子の電極端子の端子面にバンプを形成した後、前記バンプを含む前記複数の半導体素子の各端子形成面を覆う絶縁層を形成し、
その後、前記絶縁層を研磨又は切削して前記バンプの先端面を露出した後、前記絶縁層上に、前記バンプの先端面に接続する配線パターンを形成することを特徴とする半導体パッケージの製造方法。 - 前記複数の半導体素子の電極端子に形成された前記バンプが、前記先端面が前記端子面よりも小面積に形成された先細り状のバンプである請求項11記載の半導体パッケージの製造方法。
- 前記複数の半導体素子の電極端子に形成された前記バンプが、前記先細り状のバンプと柱状のバンプとからなる請求項12記載の半導体パッケージの製造方法。
- 前記半導体素子の電極端子に金属ワイヤの端部を圧着した後、該金属ワイヤを引き千切って形成した先端部をコイニングして前記先細り状のバンプを形成する請求項12または13記載の半導体パッケージの製造方法。
- 前記金属ワイヤを、金から成るワイヤとする請求項14記載の半導体パッケージの製造方法。
- 前記支持板を金属製の支持板とする請求項11〜15のいずれか一項記載の半導体パッケージの製造方法。
- 厚さの薄い半導体素子を、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層を介在させて、前記支持板の一面側に前記樹脂層によって固着し、
前記厚さの薄い半導体素子よりも厚さの厚い半導体素子を、該厚さの厚い半導体素子の端子形成面に対して反対面が前記支持板の一面に直接接触した状態で、前記支持板の一面側に前記樹脂層によって固着する請求項11〜16のいずれか一項記載の半導体パッケージの製造方法。 - 厚さの薄い半導体素子を、該厚さの薄い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層を介在させて、前記支持板の一面側に前記樹脂層によって固着し、
前記厚さの薄い半導体素子よりも厚さの厚い半導体素子を、該厚さの厚い半導体素子の端子形成面に対して反対面と前記支持板の一面との間に前記樹脂層を介在させて、前記支持板の一面側に前記樹脂層によって固着し、
前記厚さの薄い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さを、前記厚さの厚い半導体素子の反対面と前記支持板の一面との間に介在する前記樹脂層の高さよりも高くする請求項11〜16のいずれか一項記載の半導体パッケージの製造方法。 - 前記半導体素子の端子形成面から側面の少なくとも一部にかけて該半導体素子を前記絶縁層で覆う請求項11〜19のいずれか一項記載の半導体パッケージの製造方法。
- 前記配線パターン上に、更に他の絶縁層と配線パターンを多層に積層する請求項11〜19のいずれか一項記載の半導体パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292987A JP5173758B2 (ja) | 2008-11-17 | 2008-11-17 | 半導体パッケージの製造方法 |
US12/616,324 US8110921B2 (en) | 2008-11-17 | 2009-11-11 | Semiconductor package and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292987A JP5173758B2 (ja) | 2008-11-17 | 2008-11-17 | 半導体パッケージの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012197608A Division JP2013016842A (ja) | 2012-09-07 | 2012-09-07 | 半導体パッケージ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010123592A JP2010123592A (ja) | 2010-06-03 |
JP2010123592A5 true JP2010123592A5 (ja) | 2011-11-10 |
JP5173758B2 JP5173758B2 (ja) | 2013-04-03 |
Family
ID=42171346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292987A Active JP5173758B2 (ja) | 2008-11-17 | 2008-11-17 | 半導体パッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8110921B2 (ja) |
JP (1) | JP5173758B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5161732B2 (ja) * | 2008-11-11 | 2013-03-13 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP2013093453A (ja) * | 2011-10-26 | 2013-05-16 | Nippon Dempa Kogyo Co Ltd | 電子モジュールとその製造方法 |
TWM458672U (zh) * | 2013-04-10 | 2013-08-01 | Genesis Photonics Inc | 光源模組 |
US9230936B2 (en) * | 2014-03-04 | 2016-01-05 | Qualcomm Incorporated | Integrated device comprising high density interconnects and redistribution layers |
US10720415B2 (en) * | 2016-11-01 | 2020-07-21 | Innolux Corporation | Display device and method for forming the same |
US20180177045A1 (en) * | 2016-12-21 | 2018-06-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Embedding Component in Component Carrier by Component Fixation Structure |
CN108347820B (zh) * | 2017-01-25 | 2020-09-15 | 奥特斯(中国)有限公司 | 容纳部件的基底结构上的高导热涂层 |
US10957672B2 (en) * | 2017-11-13 | 2021-03-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH08162604A (ja) * | 1994-12-01 | 1996-06-21 | Toyota Motor Corp | マルチチップモジュールの製造方法 |
JP3728847B2 (ja) | 1997-02-04 | 2005-12-21 | 株式会社日立製作所 | マルチチップモジュールおよびその製造方法 |
JP2004172489A (ja) * | 2002-11-21 | 2004-06-17 | Nec Semiconductors Kyushu Ltd | 半導体装置およびその製造方法 |
US20050095835A1 (en) * | 2003-09-26 | 2005-05-05 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
JP4158714B2 (ja) * | 2004-02-06 | 2008-10-01 | 松下電器産業株式会社 | 電子部品実装済基板の製造方法 |
JP4568215B2 (ja) * | 2005-11-30 | 2010-10-27 | 三洋電機株式会社 | 回路装置および回路装置の製造方法 |
JP4588091B2 (ja) * | 2008-02-29 | 2010-11-24 | 三洋電機株式会社 | 半導体モジュールの製造方法 |
JP2010087229A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
-
2008
- 2008-11-17 JP JP2008292987A patent/JP5173758B2/ja active Active
-
2009
- 2009-11-11 US US12/616,324 patent/US8110921B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010123592A5 (ja) | ||
JP5049684B2 (ja) | 積層型半導体装置及びその製造方法 | |
JP2008124516A5 (ja) | ||
JP2009027039A5 (ja) | ||
KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2015508244A5 (ja) | ||
JP2009076496A5 (ja) | ||
JP2008258411A5 (ja) | ||
JP2014220439A5 (ja) | ||
JP2011527830A5 (ja) | ||
JP2013118255A5 (ja) | ||
EP1801849A3 (en) | Semiconductor device, method of manufacturing the same, and camera module | |
JP2011009514A5 (ja) | ||
JP2015523145A5 (ja) | ||
JP2006253289A5 (ja) | ||
JP2013026625A5 (ja) | ||
TWI566356B (zh) | 封裝結構及其製造方法 | |
JP2015115419A5 (ja) | ||
JP2011249718A5 (ja) | ||
JP2016131082A5 (ja) | ||
EP2560201A3 (en) | Semiconductor packaging structure and method of fabricating the same | |
JP2008277751A5 (ja) | ||
JP2018125349A5 (ja) | ||
JP2011258732A5 (ja) | ||
JP2009158741A5 (ja) |