JP2009146917A - 半導体装置 - Google Patents

Abstract

【課題】 チップサイズが大きくなることなく、充分なゲッタリング効果が得られる半導体装置を提供する。
【解決手段】 支持基板上に下地絶縁層を介してシリコンからなる半導体層が積層し、半導体層の素子形成領域を囲む素子分離のためのトレンチ溝と、トレンチ溝の表面にゲッタリングサイトを構成する多結晶シリコン膜と窒化シリコン膜の積層膜、多結晶シリコン膜とこの多結晶シリコン膜表面を酸化して形成したシリコン酸化膜の積層膜、あるいは窒化シリコン膜のいずれかからなる膜を積層すると共にトレンチ溝内をシリコン酸化物で充填する。
【選択図】 図１

Description

本発明は、支持基板上に下地絶縁層を介して半導体層が設けられたＳＯＩ（Silicon on Insulator）構造を有し、かつトレンチ分離構造を有する半導体装置に関し、特に、ゲッタリングサイトを備えた半導体装置に関する。

半導体装置の製造工程では、基板と接触する製造装置等から銅（Ｃｕ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）などの重金属不純物が半導体層に侵入する場合がある。このような重金属不純物が汚染物質としてシリコンからなる半導体層に侵入すると、その後の製造工程中の熱処理によって半導体素子の機能部へ拡散し、半導体素子の素子特性を劣化させてしまうという問題があった。例えば、Ｐ／Ｎ接合が形成されている領域に汚染物質が拡散した場合、Ｐ／Ｎ接合部でのジャンクションリーク電流が増大してしまう。またＭＯＳトランジスタのチャネル領域に汚染物質が拡散した場合には、ゲート絶縁膜の耐圧が低下してしまう。

そこで、汚染物質による半導体素子の劣化を防止するため、ゲッタリング技術が用いられている。ゲッタリング技術には大別してエクストリンシック・ゲッタリング（Extrinsic・gettering）法とイントリンシック・ゲッタリング（Intrinsic・gettering）法がある。ここで前者は、例えば半導体層表面をサンドブラスト法により処理したり、イオン注入や拡散により不純物領域を形成したり、多結晶シリコン膜で被覆したりして、物理的、化学的な手段によって半導体層表面に歪場を形成し、その歪場に汚染物質を固着させる方法である。また後者は、例えば、格子間酸素の外方拡散によって半導体基板表面に無欠陥層（Denuded Zone）を形成することで半導体基板内部に格子間酸素を析出させ、ＳｉＯ₂析出層、転移ループなどの微小欠陥層（Bulk Micro Defect）を形成し、この微小欠陥層に汚染物質を固着させる方法である。

一般的なバルク型のシリコン基板を用いた半導体装置では、シリコン基板の裏面や内部に上述のゲッタリングサイトを形成することで、十分なゲッタリング効果を得ることができていた。

一方、近年の高集積化、高速化及び高耐圧化の要求に伴い、支持基板上に下地絶縁層を介してシリコン半導体層を設けたＳＯＩ基板が用いられるようになってきている。ＳＯＩ基板を用いた半導体装置では、バルク型のシリコン基板のように裏面や内部にゲッタリングサイトを形成しても、厚い下地絶縁層（シリコン酸化膜）を汚染物質が通過することができず、ゲッタリング効果は期待できない。特に、シリコン酸化膜中の拡散係数が小さい鉄のゲッタリングは非常に困難であった。

そこで、素子分離のために形成されているトレンチ溝内にゲッタリングサイトを形成する技術が種々提案されている。例えば、特許文献１には、トレンチ溝周辺に不純物イオンを注入し、ゲッタリングサイトとして不純物拡散領域を形成する技術が開示されている。また特許文献２には、トレンチ溝の側壁に単層の多結晶シリコン膜、シリサイド膜、リンガラス膜からなる薄膜をゲッタリングサイトとして形成する技術が開示されている。特許文献３にも、トレンチ溝の側壁に多結晶シリコン膜をゲッタリングサイトとして形成する技術が開示されている。
特開２００５−３１７７１９号公報 特開平７−２４９６３４号公報 特開平１０−３２１７１６号公報

ＳＯＩ基板を用いた半導体装置において、ゲッタリングサイトを不純物拡散領域で形成する場合、半導体素子の機能部を構成する不純物拡散領域とゲッタリングサイトを構成する不純物拡散領域との間に分離領域が必要となり、チップサイズが増大するという問題点があった。また、多結晶シリコン膜などの薄膜をゲッタリングサイトとして用いる場合、単結晶シリコンと薄膜との間に発生する歪みは小さく、必ずしも充分なゲッタリング効果が得られていないという問題があった。本発明は上記問題点を解消し、チップサイズが大きくなることなく、充分なゲッタリング効果が得られる半導体装置を提供することを目的とする。

上記目的を達成するため、支持基板上に下地絶縁層を介してシリコン半導体層が積層し、該シリコン半導体層の素子形成領域を囲む素子分離のための溝と、該溝の表面にゲッタリングサイトを構成する膜を積層すると共に前記溝内を絶縁物で充填した半導体装置において、前記ゲッタリングサイトを構成する膜が、多結晶シリコン膜と該多結晶シリコン膜上に窒化シリコン膜を積層した膜、多結晶シリコン膜と該多結晶シリコン膜表面を酸化して形成したシリコン酸化膜を積層した膜、あるいは窒化シリコン膜のいずれかからなり、前記溝内を充填する絶縁物が、シリコン酸化物からなることを特徴とする。

本発明の半導体装置は、単結晶シリコンと接するゲッタリングサイトを構成する薄膜を、多結晶シリコン膜と窒化シリコン膜の積層膜、多結晶シリコン膜とその熱酸化膜の積層膜、窒化シリコン膜のいずれかとすることにより、従来提案されていた単層の多結晶シリコン膜等と比較して、単結晶シリコンとの間に大きな歪みを発生させることができ、ゲッタリング効果の向上を図ることができた。

特に多結晶シリコン膜の表面を酸化して形成した熱酸化膜を備える構成とした場合、多結晶シリコン膜を単層で形成した従来例に比べて、その結晶粒径が大きくなり、単結晶シリコンとの歪みをより大きくすることができ、ゲッタリング効果の増大を図ることができる。さらに緻密な熱酸化膜を備えることによって、電気的分離能力を向上させることができるという利点もある。

同様に、窒化シリコン膜を備えることにより、単結晶シリコンとの界面の歪みを大きくすることができ、ゲッタリング効果の増大を図ることができる。

また、トレンチ溝を誘電率の低いシリコン酸化物で充填する構造とすることで、素子形成領域間の寄生動作が無く、トレンチ溝の微細化が可能となり、半導体装置のチップサイズを縮小できるという利点もある。

本発明の半導体装置は、ＳＯＩ基板のトレンチ溝内にゲッタリングサイトを構成する薄膜を備えており、特にこの薄膜を、多結晶シリコン膜と窒化シリコン膜の積層膜、多結晶シリコン膜とこの多結晶シリコン膜表面を酸化して形成したシリコン酸化膜の積層膜、あるいは窒化シリコン膜のいずれかで構成することで、単結晶シリコンとの間に歪場を発生させ、ゲッタリング効果の向上を図っている。

なお、ゲッタリングの効果を確認するため、シリコン層にダイオードを作成し、そのブレークダウン電圧を比較した。その結果、同一条件で、従来の多結晶シリコンの単層膜をゲッタリングサイトして使用した場合のブレークダウン電圧が６０Ｖ程度であったものが、本発明の半導体装置では、いずれも９０Ｖ以上のブレークダウン電圧が確認され、本発明が有効であることを確認している。

また、トレンチ溝内をシリコン酸化物で充填することで、素子形成領域間の寄生動作を無くす構成としている。以下、実施例について詳しく説明する。

図１は本発明の第１の実施例の半導体装置の断面図で、図２はその平面図である。図において、１は支持基板、２はシリコン酸化膜からなる下地絶縁層、３は素子形成領域となるシリコン層、４はＬＯＣＯＳ酸化膜、５は多結晶シリコン膜、６は窒化シリコン膜、７はシリコン酸化物である。図１に示すように、トレンチ溝の側壁部に多結晶シリコン膜５と窒化シリコン膜６を積層して形成することによって、単結晶シリコンからなるシリコン層３との間に歪場が形成され、多結晶シリコン膜５がゲッタリングサイトとして機能する構成としている。

トレンチ溝内に露出する単結晶シリコン３表面に多結晶シリコン膜５と窒化シリコン膜６とを積層して形成すると、窒化シリコン膜の引張り応力が、単結晶シリコンと多結晶シリコン界面の自然酸化膜を破壊するため、界面での歪みが大きくなり、多結晶シリコン膜を単層で形成した場合と比較して、ゲッタリング効果が大きくなっている。

本発明の半導体装置は、図１及び図２に示すように、下地絶縁層２及びトレンチ溝内に形成したシリコン酸化物７によって周囲を取り囲まれ、電気的に分離されたシリコン層３に、半導体素子が形成される。

次に、図１及び図２に記載した半導体装置の製造方法について、図３を用いて説明する。まず、支持基板１上に下地絶縁層２を介してシリコン層３が積層されたＳＯＩ基板を用意する（図３ａ）。ＳＯＩ基板は、通常のＳＩＭＯＸ法や張り合わせ法により製造される。通常、下地絶縁層２の厚さは、０．５〜２．０μｍであり、シリコン層３の厚さは、０．５〜１０．０μｍ程度で、シリコン層３に形成する半導体素子の特性に応じて設定される。

次に、半導体素子を形成するシリコン層３を区画するため、素子分離領域の形成予定領域に、熱酸化膜及び窒化シリコン膜を耐酸化マスク（図示せず）として使用した選択酸化法により、ＬＯＣＯＳ酸化膜４を形成する（図３ｂ）。

耐酸化マスクの窒化シリコン膜を除去した後、全面にトレンチ溝を形成する際、エッチングマスクとして使用するＴＥＯＳ膜８を形成する（図３ｃ）。次にトレンチ溝の形成予定領域を開口するようにＴＥＯＳ膜８の一部を除去し、ＬＯＣＯＳ酸化膜４の表面を露出させる（図３ｄ）。

ＴＥＯＳ膜８をエッチングマスクとして使用し、異方性エッチングを行い、ＬＯＣＯＳ酸化膜８及びシリコン層３をエッチング除去し、下地絶縁層２を露出させることで、トレンチ溝９を形成する（図３ｅ）。トレンチ溝９は、幅が１．０〜２．０μｍ程度である。

ＣＶＤ法により、全面に多結晶シリコン膜５を０．１〜０．３μｍ堆積させた後、ＣＶＤ法により、窒化シリコン膜６を０．０５〜０．１５μｍ堆積形成する。その結果、図３（ｆ）に示すように、トレンチ溝９の側壁及び底部を覆うように、多結晶シリコン膜５及び窒化シリコン膜６を形成することができる。

表面に堆積した窒化シリコン膜６、多結晶シリコン膜５及びＴＥＯＳ膜８を除去するため、異方性エッチングによるエッチバックを行う。その結果、表面の窒化シリコン膜６、多結晶シリコン膜５及びＴＥＯＳ膜８が除去され、シリコン層３及びＬＯＣＯＳ酸化膜４の表面が露出する。さらに、トレンチ溝９内では、底面に堆積した窒化シリコン膜６及び多結晶シリコン膜５が除去され、下地絶縁層２が露出する。一方トレンチ溝９の側壁部には、窒化シリコン膜６及び多結晶シリコン膜５が残る構造となる（図３ｇ）。なお、側壁部の窒化シリコン膜６及び多結晶シリコン膜５は、トレンチ溝９の深さ方向にもエッチングされるのでオーバーエッチングによって、表面側がエッチング除去されてしまうが、ＬＯＣＯＳ酸化膜４の厚さを越えてエッチング除去されることはないので、側壁部にシリコン層３が露出することはない。

その後、トレンチ溝９内をすべて充填するように、ＣＶＤ法により、シリコン酸化膜１０を全面に堆積させる（図３ｈ）。その後、シリコン酸化膜１０表面から異方性エッチングを行い、シリコン層３及びＬＯＣＯＳ酸化膜４表面に堆積しているシリコン酸化膜１０を除去し、シリコン層３及びＬＯＣＯＳ酸化膜４の表面を露出する。その結果、図３（ｉ）に示すように、トレンチ溝９内の側壁側に多結晶シリコン膜５及び窒化シリコン膜６の積層膜が形成され、シリコン酸化物７が充填された素子分離領域が形成される。

この素子分離領域と下地絶縁層２で囲まれたシリコン層３が素子形成領域となり、この素子形成領域に半導体素子を形成することで、半導体装置が形成される。このように素子分離領域を形成すると、単結晶シリコンからなるシリコン層３と多結晶シリコン膜５との間の粒界にできる歪み場や格子不整合による歪み場がゲッタリングサイトとして作用することになる。

次に本発明の第２の実施例について説明する。図４は、本発明の半導体装置の断面図である。第１の実施例で説明した図１に相当する。図において、１１は多結晶シリコン膜５の表面を熱酸化して形成した熱酸化膜である。図４に示すように、多結晶シリコン膜５と熱酸化膜１１を積層して形成することにより、単結晶シリコンからなるシリコン層３との間に歪場が形成され、多結晶シリコン膜５がゲッタリングサイトとして機能する。

トレンチ溝内に露出する単結晶シリコン３表面に多結晶シリコン膜５と熱酸化膜１１とを積層して形成すると、多結晶シリコンの粒径が成長、拡大するため、界面での歪みが大きくなり、多結晶シリコン膜を単層で形成した場合と比較して、ゲッタリング効果が大きくなる。また本実施例では、特に、緻密な熱酸化膜１１を備える構造とすることで、電気的な分離能力を向上させることができる。

本発明の半導体装置は、前述の第１の実施例の図２において説明したように、ＬＯＣＯＳ酸化膜４、下地絶縁層２及びトレンチ溝内に形成されたシリコン酸化物７によって取り囲まれ、電気的に分離されたシリコン層３に、半導体素子が形成される。

次に、図４に記載した半導体装置の製造方法について、図５を用いて説明する。まず、支持基板１上に下地絶縁層２を介してシリコン層３が積層されたＳＯＩ基板を用意する（図６ａ）。ＳＯＩ基板は、通常のＳＩＭＯＸ法や張り合わせ法により製造される。通常、下地絶縁層２の厚さは、０．５〜２．０μｍであり、シリコン層３の厚さは、０．５〜１０．０μｍ程度で、シリコン層３に形成する半導体素子の特性に応じて設定される。

次に、半導体素子を形成するシリコン層３を区画するため、素子分離領域の形成予定領域に、熱酸化膜及び窒化シリコン膜を耐酸化マスク（図示せず）として使用した選択酸化法により、ＬＯＣＯＳ酸化膜４を形成する（図５ｂ）。

耐酸化マスクの窒化シリコン膜を除去した後、全面にトレンチ溝を形成する際、エッチングマスクとして使用するＴＥＯＳ膜８を形成する（図５ｃ）。次にトレンチ溝の形成予定領域を開口するようにＴＥＯＳ膜８の一部を除去し、ＬＯＣＯＳ酸化膜４の表面を露出させる（図５ｄ）。

ＴＥＯＳ膜８をエッチングマスクとして使用し、異方性エッチングを行い、ＬＯＣＯＳ酸化膜８及びシリコン層３をエッチング除去し、下地絶縁層２を露出させることで、トレンチ溝９を形成する（図５ｅ）。トレンチ溝９は、幅が１．０〜２．０μｍ程度である。

ＣＶＤ法により、全面に多結晶シリコン膜５を０．１〜０．３μｍ堆積させる。その後、熱酸化法により、多結晶シリコン膜５表面に厚さ０．０５〜０．２μｍの熱酸化膜１１を形成する。その結果、図５（ｆ）に示すように、トレンチ溝９の側壁及び底面を覆うように、多結晶シリコン膜５及び熱酸化膜１１を形成することができる。

表面に形成した熱酸化膜１１、多結晶シリコン膜５及びＴＥＯＳ膜８を除去するため、異方性エッチングによるエッチバックを行う。その結果、表面の熱酸化膜１１、多結晶シリコン膜５及びＴＥＯＳ膜８が除去され、シリコン層３及びＬＯＣＯＳ酸化膜４の表面が露出する。さらに、トレンチ溝９内では、底面に形成した熱酸化膜１１、多結晶シリコン膜５が除去され、下地絶縁層２が露出する。一方、トレンチ溝９の側壁部には、熱酸化膜１１及び多結晶シリコン膜５が残る構造となる（図５ｇ）。なお、側壁部の熱酸化膜１１及び多結晶シリコン膜５は、トレンチ溝９の深さ方向にもエッチングされるのでオーバーエッチングを行うと、表面側がエッチング除去されてしまうが、ＬＯＣＯＳ酸化膜４の厚さを越えてエッチング除去されることはないので、側壁部にシリコン層３が露出することはない。

その後、トレンチ溝９内をすべて充填するように、ＣＶＤ法により、シリコン酸化膜１０を全面に堆積させる（図５ｈ）。その後、シリコン酸化膜１０表面から異方性エッチングを行い、シリコン層３及びＬＯＣＯＳ酸化膜４表面に堆積しているシリコン酸化膜１０を除去し、シリコン層３及びＬＯＣＯＳ酸化膜４の表面を露出する。その結果、図５（ｉ）に示すように、トレンチ溝９内に側壁側に多結晶シリコン膜５及び熱酸化膜１１の積層膜が形成され、シリコン酸化物７が充填された素子分離領域が形成される。

この素子分離領域と下地絶縁層２で囲まれたシリコン層３が素子形成領域となり、この素子形成領域に半導体素子を形成することで、半導体装置が形成される。本実施例では、熱酸化膜１１を形成する際の熱処理によって、多結晶シリコン膜５の粒径（グレインサイズ）が大きく成長する。その結果、単結晶シリコンからなるシリコン層３と多結晶シリコン膜５との間の粒界にできる歪み場や格子不整合による歪み場がゲッタリングサイトとして作用することになる。

次に本発明の第３の実施例について説明する。図６は、本発明の半導体装置の断面図である。第１の実施例及び第２の実施で説明した図１及び図４に相当する。図６に示すように、窒化シリコン膜６を形成することにより、窒化シリコン膜６がゲッタリングサイトとして機能する。

トレンチ溝内に露出する単結晶シリコン３表面に窒化シリコン膜が積層されると、窒化シリコン膜の引張り応力のため、界面での歪みが大きくなり、多結晶シリコン膜を単層で形成した場合と比較して、ゲッタリング効果が大きくなる。

本発明の半導体装置は、前述の第１の実施例の図２において説明したように、ＬＯＣＯＳ酸化膜４、下地絶縁層２及びトレンチ溝内に形成されたシリコン酸化物７によって取り囲まれ、電気的に分離されたシリコン層３に、半導体素子が形成される。

次に、図６に記載した半導体装置の製造方法について、図７を用いて説明する。まず、支持基板１上に下地絶縁層２を介してシリコン層３が積層されたＳＯＩ基板を用意する（図８ａ）。ＳＯＩ基板は、通常のＳＩＭＯＸ法や張り合わせ法により製造される。通常、下地絶縁層２の厚さは、０．５〜２．０μｍであり、シリコン層３の厚さは、０．５〜１０．０μｍ程度で、シリコン層３に形成する半導体素子の特性に応じて設定される。

次に、半導体素子を形成するシリコン層３を区画するため、素子分離領域の形成予定領域に、熱酸化膜及び窒化シリコン膜を耐酸化マスク（図示せず）として使用した選択酸化法により、ＬＯＣＯＳ酸化膜４を形成する（図７ｂ）。

耐酸化マスクの窒化シリコン膜を除去した後、全面にトレンチ溝を形成する際、エッチングマスクとして使用するＴＥＯＳ膜８を形成する（図７ｃ）。次にトレンチ溝の形成予定領域を開口するようにＴＥＯＳ膜８の一部を除去し、ＬＯＣＯＳ酸化膜４の表面を露出させる（図７ｄ）。

ＴＥＯＳ膜８をエッチングマスクとして使用し、異方性エッチングを行い、ＬＯＣＯＳ酸化膜８及びシリコン層３をエッチング除去し、下地絶縁層２を露出させることで、トレンチ溝９を形成する（図７ｅ）。トレンチ溝９は、幅が１．０〜２．０μｍ程度である。

ＣＶＤ法により、全面に窒化シリコン膜６を０．２〜０．３μｍ堆積させる。その結果、図７（ｆ）に示すようにトレンチ溝９の側壁及び底面を覆うように、窒化シリコン膜６を形成することができる。

表面に形成した窒化シリコン膜６及びＴＥＯＳ膜８を除去するため、異方性エッチングによるエッチバックを行う。その結果、表面の窒化シリコン膜６及びＴＥＯＳ膜８が除去され、シリコン層３及びＬＯＣＯＳ酸化膜４の表面が露出する。さらに、トレンチ溝９内では、底面に形成した窒化シリコン膜６が除去され、下地絶縁層２が露出する。一方、トレンチ溝９の側壁部には、窒化シリコン膜６が残る構造となる（図７ｇ）。なお、側壁部の窒化シリコン膜６は、トレンチ溝９の深さ方向にもエッチングされるのでオーバーエッチングを行うと、表面側がエッチング除去されてしまうが、ＬＯＣＯＳ酸化膜４の厚さを越えてエッチング除去されることはないので、側壁部にシリコン層３が露出することはない。

その後、トレンチ溝９内をすべて充填するように、ＣＶＤ法により、シリコン酸化膜１０を全面に堆積させる（図７ｈ）。その後、シリコン酸化膜１０表面から異方性エッチングを行い、シリコン層３及びＬＯＣＯＳ酸化膜４表面に堆積しているシリコン酸化膜１０を除去し、シリコン層３及びＬＯＣＯＳ酸化膜４の表面を露出する。その結果、図７（ｉ）に示すように、トレンチ溝９内に側壁側に窒化シリコン膜６が形成され、シリコン酸化物７が充填された素子分離領域が形成される。

この素子分離領域と下地絶縁層２で囲まれたシリコン層３が素子形成領域となり、この素子形成領域に半導体素子を形成することで、半導体装置が形成される。このように素子分離領域を形成すると、単結晶シリコンからなるシリコン層に窒化シリコン膜が引張り応力を与え、この応力がゲッタリングサイトとして作用することになる。

本発明の第１の実施例である半導体装置の断面図である。 本発明の第１の実施例である半導体装置に平面図である。 本発明の第１の実施例である半導体装置の製造工程を説明する図である。 本発明の第２の実施例である半導体装置の断面図である。 本発明の第２の実施例である半導体装置の製造工程を説明する図である。 本発明の第３の実施例である半導体装置の断面図である。 本発明の第３の実施例である半導体装置の製造工程を説明する図である。

符号の説明

１；支持基板、２；下地絶縁層、３；シリコン層、４；ＬＯＣＯＳ酸化膜、５；多結晶シリコン膜、６；窒化シリコン膜、７；シリコン酸化物、８；ＴＥＯＳ膜、９；トレンチ溝、１０；シリコン酸化膜、１１；熱酸化膜

Claims (1)

1. 支持基板上に下地絶縁層を介してシリコン半導体層が積層し、該シリコン半導体層の素子形成領域を囲む素子分離のための溝と、該溝の表面にゲッタリングサイトを構成する膜を積層すると共に前記溝内を絶縁物で充填した半導体装置において、
   前記ゲッタリングサイトを構成する膜が、多結晶シリコン膜と該多結晶シリコン膜上に窒化シリコン膜を積層した膜、多結晶シリコン膜と該多結晶シリコン膜表面を酸化して形成したシリコン酸化膜を積層した膜、あるいは窒化シリコン膜のいずれかからなり、
   前記溝内を充填する絶縁物が、シリコン酸化物からなることを特徴とする半導体装置。

Images