JP2009128678A - 画像表示パネル - Google Patents

Abstract

【課題】 ゲート線駆動回路の金属薄膜の腐食を抑制することができる画像表示パネルを提供する。
【解決手段】 本発明に係る液晶表示パネル（３００）は、ゲート線駆動回路（１６０）が形成されたアレイ基板（１００）と、このアレイ基板とカラーフィルタ基板（２００）とが対向するようにシール（３５０）を介して貼り合せられており、前記ゲート線駆動回路のコンタクトホール（２１７ａ、２１７ｂ）は表示領域（ＤＡ）から延在された配向膜（２７０）で覆われていることを特徴とする。
【選択図】 図２

Description

本発明は、画像表示パネルに関するもので、とくにコンタクトホールを有するゲート線駆動回路に非晶質シリコン薄膜トランジスタを採用した液晶表示パネルに適用して好適なものである。

液晶表示装置等の画像表示パネルにおいて、その表示パネルを走査するためのゲート線駆動回路（走査線駆動回路）としては、表示信号の１フレーム期間で一巡するシフト動作を行うシフトレジスタを用いることができる。当該シフトレジスタは、表示装置の製造プロセスにおける工程数を少なくするために、同一導電型の電界効果トランジスタのみで構成されることが望ましい。

ゲート線駆動回路のシフトレジスタを非晶質シリコン薄膜トランジスタ（以下「ａ−Ｓｉ ＴＦＴ」）で構成した液晶表示装置は、大面積化が容易で且つ生産性が高く、例えばノート型ＰＣ、携帯情報端末（ＰＤＡ）、マルチ・メディア・プレーヤ（ＰＭＰ）、簡易型カーナビゲーションシステム（ＰＮＤ：Personal Navigation Device）の画面などに採用されている（非特許文献１参照）。

また、上記液晶表示装置に用いられる画像表示パネルの狭額縁化のため、ゲート線駆動回路が液晶表示パネルの周縁を囲むように形成されるシール材近傍もしくは、駆動回路の一部がシール材の下に配置させることが必要となる。
ゲート線駆動回路には異種の金属配線間を接続するために多数のコンタクトホールを有する。このコンタクトホールは、異なる層に形成された第１金属薄膜と第２金属薄膜を電気的に接続するためのもので、第１金属薄膜上にコンタクトホールが形成されたものと、第２金属薄膜上にコンタクトホールが形成されたものがあり、両コンタクトホール間を導電性膜によってブリッジする。
このコンタクトホールにより開口した金属配線間を接続する上記導電性膜の材料として、一般的にＩＴＯのような透明導電性膜が用いられる。このＩＴＯ膜はガバレッジ特性が悪い（特許文献１参照）ため、コンタクトホールの一部では、金属薄膜が透明導電性膜に覆われず、金属薄膜が露出している箇所がある。
シール材の内側近傍やシール材の下では、水分、不純物等の影響を受けやすいため、シール材の内側近傍もしくはシール材の下に形成されたコンタクトホールによるガバレッジ不良箇所では、金属薄膜と水分、不純物等が接触する。そして、金属薄膜からなる配線、端子、電極等が酸化等により腐食されてしまう。（以後、このコンタクトホール近傍の金属配線などの腐食現象をコンタクトホール腐食と称する。）

特に、ａ−ｓｉ ＴＦＴで構成したゲート線駆動回路の場合、この回路内の信号振幅は、例えばＨｉｇｈ電圧が２４Ｖ、Ｌｏｗ電圧が−６Ｖとすれば、電位差が３０Ｖと非常に大きく、この電位差によるコンタクトホール腐食が大きな問題となっている。

また、このＩＴＯ膜のガバレッジ特性不良は、特にＩＴＯ膜を非晶質で形成し、その後に結晶化させるようなプロセスを用いる場合には非常に高い頻度で発生する。一般的に、ＩＴＯ膜のパターン加工は、薬液によるウェットエッチングがよく用いられる。結晶質のＩＴＯ膜の場合、ウェットエッチングに用いる薬液として塩酸＋硝酸系の水溶液からなる強酸を用いる必要がある。このような場合、ゲート信号線、ソース信号線や、反射電極としてＡｌ、Ａｇ、あるいはＭｏのような金属薄膜が共存すると、ＩＴＯ膜のウェットエッチング時に、これらの金属薄膜を腐食断線させてしまうという恐れがあった。

一方、非晶質状態のＩＴＯ膜の場合、シュウ酸系水溶液のような弱酸でウェットエッチングすることが可能である。このため、Ａｌ、Ａｇ、あるいはＭｏのような金属薄膜が共存しても、これらの金属薄膜を腐食断線させることがない。従って、まずＩＴＯ膜を非晶質状態で成膜し、シュウ酸エッチング液を用いてパターン加工を行った後、例えば加熱手段等を用いて結晶化させ、最終的には化学的に安定化させるというプロセスを用いることが好ましい。

しかしながら、ＩＴＯ膜が非晶質状態から結晶化状態へ相変化するときに、原子の無秩序配列構造から規則配列への変化にともなう体積の収縮（結晶原子間距離が小さくなる）が起こる。このため、ＩＴＯ膜には、基板からの引っ張り応力が加わるために、特にコンタクトホールのような段差部においてＩＴＯ膜の段切れ断線が発生しやすくなる。以上のように、コンタクトホールを非晶質ＩＴＯ膜で覆うとエッチングの点では良いのだが、被覆性が良くない。このため、水分や不純物の浸入による前記コンタクトホール腐食を引き起こすことがある。
特開平１１−２８１９９２号公報 Jin Young Choi, Jin Jeon, Jong Heon Han, Seob Shin, Se Chun Oh, Jun Ho Song, Kee Han Uh, and Hyung Guel Kim、「A Compact and Cost-efficient TFT-LCD through the Triple-Gate Pixel Structure」、２７４頁〜２７６頁、ＳＩＤ '０６ ＤＩＧＥＳＴ

本発明は以上のような課題を解決するためになされたものであり、ゲート線駆動回路のコンタクトホール腐食を抑制することができる画像表示パネルを提供することを目的とする。

本発明に係る画像表示パネルは、走査線駆動回路が形成された第一の基板と、この第一の基板と第二の基板とが対向するようにシール材を介して貼り合せられており、少なくとも前記走査線駆動回路のコンタクトホールは表示領域と同一層の樹脂膜で覆われていることを特徴とする。

ゲート線駆動回路のコンタクトホール腐食を抑制することができる画像表示パネルを提供することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。

実施の形態１．
図１は、本発明の実施の形態１による液晶表示装置の平面図であり、図２は図１のIII−III線に沿って切断した断面図である。図１に示すように、本実施の形態による表示装置４００は、画像を表示する表示パネル３００と、前記表示パネル３００に具備されて前記表示パネル３００に駆動信号をそれぞれ出力するソース線（データ線）ドライバＩＣ１５０およびゲート線駆動回路（走査線駆動回路）１６０で構成される。
さらに前記表示パネル３００は、第１の透明基板１１０、その基板上に配設された複数のゲート線（走査線）（ＧＬ１〜ＧＬｎ）、このゲート線と絶縁膜を介して交差する複数のソース線（データ線）（ＳＬ１〜ＳＬｍ）、およびそれらの交差部に配置された複数の画素電極ＰＥ、この画素電極ＰＥを駆動する薄膜トランジスタ（以後ＴＦＴと称す）などで構成されるアレイ基板１００（第一の基板）と、このアレイ基板１００と向かい合うカラーフィルタ基板２００（第二の基板）と、前記アレイ基板１００と前記カラーフィルタ基板２００との間に狭持された液晶層３３０および、該液晶層３３０を保持し、前記アレイ基板１００と前記カラーフィルタ基板２００とを結合させるシール材３５０にて構成される。

前記ソース線ドライバＩＣ１５０の各出力は、前記ソース線（ＳＬ１〜ＳＬｍ）に夫々接続され、各ソース線にソース駆動信号を印加する。同様に前記ゲート線駆動回路１６０の各出力は、前記ゲート線（ＧＬ１〜ＧＬｎ）に夫々接続され、各ゲート線にゲート駆動信号を印加する。カラーフィルタ基板２００のアレイ基板と対向する面上には対向電極ＣＥが形成されており、前記画素電極ＰＥとの間に生成される電界によって液晶層３３０の光透過率が制御される。また、前記ＴＦＴのドレイン電極と共通電極（非図示）間には、補助容量Ｃが画素毎に配設されている。
図１では、画像を表示する表示領域ＤＡに対応して、マトリクス状に配置された複数画素の中で、第１ゲート線ＧＬ１と第１ソース線ＳＬ１との交差部に配置された画素電極ＰＥ１、ＴＦＴ（ＴＲ１）、対向電極ＣＥおよび補助容量Ｃｓ１に関して、特にその接続図を示しているが、他の画素（非図示）についても同様である。

前記表示パネル３００は、前記表示領域ＤＡ、この表示領域ＤＡを取り囲むように配置された第１周辺領域ＰＡ１、この第１周辺領域ＰＡＩの外側に隣接した第２周辺領域ＰＡ２を含む。
前述したように、前記表示領域ＤＡに対応して、前記アレイ基板１００の第１の透明基板１１０上には、第１〜第ｎゲート線ＧＬ１〜ＧＬｎおよび第１〜第ｍソース線ＳＬ１〜ＳＬｍが形成される。
また前記複数のＴＦＴのうち、第１ＴＦＴ（ＴＲ１）のゲート電極は前記第１ゲート線ＧＬ１と電気的に接続され、前記第１ＴＦＴ（ＴＲ１）のソース電極は前記第１ソース線ＳＬ１と電気的に接続され、前記ＴＦＴ（ＴＲ１）のドレイン電極は前記複数の画素電極のうち、第１画素電極ＰＥ１と第１補助容量Ｃｓ１に接続される。

図２に示したように前記表示領域ＤＡに対応して、前記カラーフィルタ基板２００の第２の透明基板２１０上には、赤、緑および青色画素Ｒ、Ｇ、Ｂを含むカラーフィルタ層２２０および前記赤、緑、青のうちの隣接する２つの色画素の間に形成された第１遮光層２３０が配置される。また、前記周囲領域ＰＡ１に対応して、前記第２の透明基板２１０上に前記第１遮光層２３０に隣接して第２遮光層２４０が配置される。
また、前記カラーフィルタ層２２０上、第１遮光層２３０上および第１遮光層の一部上には、透明電極（ＩＴＯ膜）２５０を具備する。この透明電極２５０は、画素電極に対する対向電極として液晶層へ電圧印加を行うものである。
なお、前述の図１にては、カラーフィルタ基板２００上の上記第１遮光層２３０、第１遮光層、透明電極（ＩＴＯ膜）２５０および配向膜２７０は煩雑になるため図示していない。

一方、前記第２周辺領域ＰＡ２において、前記第１の透明基板１１０は、前記第２の透明基板２１０より長く（図１の例では上方に）延在され、前記ソース線ドライバＩＣ１５０が実装されている。このソース線ドライバＩＣ１５０から出力される前記第１駆動信号は第１〜第ｍソース信号を含み、前記第２周辺領域ＰＡ２に形成された複数のソース線引き出し配線を介して前記第１〜第ｍソース線ＳＬ１〜ＳＬｍに夫々印加される。

一方、額縁状の前記第１周辺領域ＰＡ１の一辺（図１では左辺）には、前記複数のＴＦＴおよび前記表示領域ＤＡの形成工程と同一の工程を通じて同時に生成された前記ゲート線駆動回路１６０が配置されている。該ゲート線駆動回路１６０は、前記表示領域ＤＡに形成された前記第１〜第ｎゲート線ＧＬ１〜ＧＬｎと電気的に接続される。前記ゲート線駆動回路１６０から出力されたゲート駆動信号は、第１〜第ｎゲート信号(ＯＵＴ１〜ＯＵＴｎ)を含み、前記第１〜第ｎゲート信号は、前記第１〜第ｎゲート線ＧＬ１〜ＧＬｎに印加される。
前記カラーフィルタ基板２００と前記アレイ基板１００は、前記カラーフィルタ層２２０や対向電極ＣＥが形成された面と前記表示領域ＤＡが形成された面が対向配置され、前記２枚の基板を固着する前記シール材３５０と共に前記液晶層３３０を狭持している。
前記カラーフィルタ基板２００および前記アレイ基板１００上には配向膜２７０が形成される。配向膜２７０はポリイミド等の樹脂膜である。ここで、図２に示したように前記アレイ基板１００上の配向膜２７０は、表示領域ＤＡから延在されてゲート線駆動回路１６０（特にコンタクトホール部）を覆い、さらにシール材３５０に覆われるように配置されているが、シール材を貫いてはいない。

本発明者らが実験を行った結果、ゲート駆線動回路１６０のコンタクトホールを配向膜２７０で覆うことでコンタクトホール腐食が低減することが確認された。配向膜２７０で覆うことで、コンタクトホールへの水分、不純物の浸入が低減されるためである。
また、配向膜２７０はシール材３５０より外に出さないように配設してある。配向膜２７０をシール材３５０の外に出すと、配向膜２７０を通じて吸湿する可能性があるためである。

また、図２に示したように本実施の形態の表示パネル３００は、カラーフィルタ層２２０上に形成された透明電極（ＩＴＯ膜）２５０が、少なくともゲート駆線動回路１６０が存在する区域においてシール材３５０に対応する領域をパターニングして除去され、シール材３５０を貫いてシール材の外に出ないように配設されている。
これも本発明者らが実験を行った結果、透明電極（ＩＴＯ膜）２５０をシール材の外に出すと、水分が透明電極（ＩＴＯ膜）２５０を通してシール材の内側に浸入し、コンタクトホール腐食を加速することが確認された。シール材３５０とＩＴＯ間の隙間を通して、およびＩＴＯ自体を通じて水分、不純物等が浸入するためである。

次に、前記ゲート線駆動回路１６０の回路構成および動作について、図３乃至７を用いて詳しく説明する。図３はゲート線駆動回路を構成するシフトレジスタ部の複数段分の構成を示す図である。また、図４はゲート線駆動回路を構成するシフトレジスタ部の１段分（単位シフトレジスタ）ＳＲｎの構成を示す回路図である。図３のシフトレジスタ部は、縦続接続したｎ個の単位シフトレジスタＳＲ１，ＳＲ２，ＳＲ３，・・・，ＳＲｎと、最後段の単位シフトレジスタＳＲｎのさらに後段に設けられたダミーの単位シフトレジスタＳＲＤとから成っている（以下、単位シフトレジスタＳＲ１,ＳＲ２・・・ＳＲｎ,ＳＲＤを「単位シフトレジスタＳＲ」と総称する）。単位シフトレジスタＳＲのそれぞれが図４の回路構成を採っている。

また図３に示すクロック発生器３１は、互いに逆相の（活性期間が重ならない）２相のクロック信号ＣＬＫＡ，ＣＬＫＢを複数の単位シフトレジスタＳＲに供給するものである。ゲート線駆動回路１６０では、これらクロック信号ＣＬＫＡ，ＣＬＫＢは、表示装置４００の走査周期に同期したタイミングで順番に活性化するよう制御される。

図３および図４に示すように、各単位シフトレジスタＳＲは、入力端子ＩＮ１、出力端子ＯＵＴ、クロック端子ＣＫ１およびリセット端子ＲＳＴを有している。また各単位シフトレジスタＳＲには、第１電源端子Ｓ１を介して低電位側電源電位ＶＳＳ（＝０Ｖ）が供給され、第２電源端子Ｓ２を介して高電位側電源電位ＶＤＤがそれぞれ供給される（図３では非図示）。

図４の如く、単位シフトレジスタＳＲの出力段は、出力端子ＯＵＴとクロック端子ＣＫ１との間に接続するトランジスタＱ１と、出力端子ＯＵＴと第１電源端子Ｓ１との間に接続するトランジスタＱ２とにより構成されている。即ち、トランジスタＱ１は、クロック端子ＣＫ１に入力されるクロック信号ＣＬＫＡを出力端子ＯＵＴに供給するトランジスタ（第１トランジスタ）であり、トランジスタＱ２は当該出力端子ＯＵＴを放電するトランジスタ（第２トランジスタ）である。以下、トランジスタＱ１のゲート（制御電極）が接続するノードを「ノードＮ１」、トランジスタＱ２のゲートが接続するノードを「ノードＮ２」と定義する。

トランジスタＱ１のゲート・ソース間（即ちノードＮ１と出力端子ＯＵＴとの間）には容量素子Ｃ１が設けられている。この容量素子Ｃ１は、出力端子ＯＵＴとノードＮ１との間を容量結合させ、出力端子ＯＵＴのレベル上昇に応じてノードＮ１を昇圧させる素子（ブートストラップ容量）である。但し、容量素子Ｃ１は、トランジスタＱ１のゲート・チャネル間容量が充分大きい場合にはそれで置き換えることができるので、そのような場合には省略してもよい。

ノードＮ１と第２電源端子Ｓ２との間には、ゲートが入力端子ＩＮ１に接続したトランジスタＱ３が接続する。またノードＮ１と第１電源端子Ｓ１との間には、ゲートがリセット端子ＲＳＴに接続したトランジスタＱ４が接続する。即ちトランジスタＱ３は、入力端子ＩＮ１に入力される信号に応じてノードＮ１を充電する充電回路を構成しており、トランジスタＱ４はリセット端子ＲＳＴに入力される信号に応じてノードＮ１を放電する放電回路を構成している。また、トランジスタＱ２のゲート（ノードＮ２）もリセット端子ＲＳＴに接続されている。

図３の如く、各単位シフトレジスタＳＲの入力端子ＩＮ１には、その前段の単位シフトレジスタＳＲの出力端子ＯＵＴが接続する。但し、第１段目である単位シフトレジスタＳＲ１の入力端子ＩＮ１には、所定のスタートパルスＳＴが入力される。また、各単位シフトレジスタＳＲのクロック端子ＣＫ１には、前後に隣接する単位シフトレジスタＳＲに互いに異なる位相のクロック信号が入力されるよう、前述のクロック信号ＣＬＫＡ，ＣＬＫＢの片方が入力される。

そして各単位シフトレジスタＳＲのリセット端子ＲＳＴには、自己の次段の単位シフトレジスタＳＲの出力端子ＯＵＴが接続される。但し、最後段の単位シフトレジスタＳＲｎの次段に設けられたダミーの単位シフトレジスタＳＲＤのリセット端子ＲＳＴには、所定のエンドパルスＥＮが入力される。なおゲート線駆動回路では、スタートパルスＳＴおよびエンドパルスＥＮは、それぞれ画像信号の各フレーム期間の先頭および末尾に対応するタイミングで入力される。

次に図４に示した各単位シフトレジスタＳＲの動作を説明する。基本的に各段の単位シフトレジスタＳＲは全て同様に動作するので、ここでは多段のシフトレジスタのうち第ｋ段目の単位シフトレジスタＳＲｋの動作を代表的に説明する。当該単位シフトレジスタＳＲｋのクロック端子ＣＫ１にはクロック信号ＣＬＫＡが入力されているものとする（例えば、図３における単位シフトレジスタＳＲ１，ＳＲ３などがこれに該当する）。

ここで、クロック信号ＣＬＫＡ，ＣＬＫＢのＨレベルの電位はＶＤＤ（高電位側電源電位）であり、Ｌレベルの電位はＶＳＳ（低電位側電源電位）であるとする。また単位シフトレジスタＳＲを構成する各トランジスタＱｘのしきい値電圧をＶｔｈ（Ｑｘ）と表すこととする。

図５は、単位シフトレジスタＳＲｋ（図４）の動作を示すタイミング図である。まず単位シフトレジスタＳＲｋの初期状態として、ノードＮ１がＬレベルの状態を仮定する（以下、ノードＮ１がＬレベルの状態を「リセット状態」と称す）。また入力端子ＩＮ１（前段の出力信号Ｇｋ−１）、リセット端子ＲＳＴ（次段の出力信号Ｇｋ＋１）、クロック端子ＣＫ１（クロック信号ＣＬＫＡ）は何れもＬレベルであるとする。このときトランジスタＱ１，Ｑ２は共にオフであるので出力端子ＯＵＴが高インピーダンス状態（フローティング状態）となっているが、当該初期状態では出力端子ＯＵＴ（出力信号Ｇｋ）もＬレベルであるとする。

その状態から時刻ｔ１において、クロック信号ＣＬＫＡがＬレベル、クロック信号ＣＬＫＢがＨレベルに変化すると共に、前段の出力信号Ｇｋ−１（第１段目の場合はスタートパルスＳＴ）がＨレベルになると、単位シフトレジスタＳＲｋのトランジスタＱ３がオンになり、ノードＮ１は充電されてＨレベルになる（以下、ノードＮ１がＨレベルの状態を「セット状態」と称す）。このときノードＮ１の電位レベル（以下、単に「レベル」と称す）はＶＤＤ−Ｖｔｈ（Ｑ３）まで上昇する。応じて、トランジスタＱ１がオンになる。

そして時刻ｔ２において、クロック信号ＣＬＫＢがＬレベル、クロック信号ＣＬＫＡがＨレベルに変化するのと共に、前段の出力信号Ｇｋ−１がＬレベルになる。するとトランジスタＱ３がオフになりノードＮ１がＨレベルのままフローティング状態になる。またトランジスタＱ１がオンしているので、出力端子ＯＵＴのレベルがクロック信号ＣＬＫＡに追随して上昇する。

クロック端子ＣＫ１および出力端子ＯＵＴのレベルが上昇すると、容量素子Ｃ１およびトランジスタＱ１のゲート・チャネル間容量を介する結合により、ノードＮ１のレベルは図５に示すように昇圧される。このときの昇圧量は、ほぼクロック信号ＣＬＫＡの振幅（ＶＤＤ）に相当するので、ノードＮ１はおよそ２×ＶＤＤ−Ｖｔｈ（Ｑ３）まで昇圧される。

その結果、出力信号ＧｋがＨレベルとなる間も、トランジスタＱ１のゲート（ノードＮ１）・ソース（出力端子ＯＵＴ）間の電圧は大きく保たれる。つまりトランジスタＱ１のオン抵抗は低く保たれるので、出力信号Ｇｋはクロック信号ＣＬＫＡに追随して高速に立ち上がってＨレベルになる。またこのときトランジスタＱ１は線形領域（非飽和領域）で動作するので、出力信号Ｇｋのレベルはクロック信号ＣＬＫＡの振幅と同じＶＤＤまで上昇する。

さらに時刻ｔ３においてクロック信号ＣＬＫＢがＨレベル、クロック信号ＣＬＫＡがＬレベルに変化するときも、トランジスタＱ１のオン抵抗は低く保たれ、出力信号Ｇｋはクロック信号ＣＬＫＡに追随して高速に立ち下がって、Ｌレベルに戻る。

またこの時刻ｔ３では、次段の出力信号Ｇｋ＋１がＨレベルになるので、単位シフトレジスタＳＲｋのトランジスタＱ２，Ｑ４がオンになる。それにより、出力端子ＯＵＴはトランジスタＱ２を介して充分に放電され、確実にＬレベル（ＶＳＳ）にされる。またノードＮ１は、トランジスタＱ４により放電されてＬレベルになる。即ち、単位シフトレジスタＳＲｋはリセット状態に戻る。

そして時刻ｔ４で次段の出力信号Ｇｋ+１がＬレベルに戻った後は、次に前段の出力信号Ｇｋ-１が入力されるまで、単位シフトレジスタＳＲｋはリセット状態に維持され、出力信号ＧｋはＬレベルに保たれる。

以上の動作をまとめると、単位シフトレジスタＳＲｋは、入力端子ＩＮ１に信号（スタートパルスＳＰまたは前段の出力信号Ｇｋ-１）が入力されない期間はリセット状態であり、トランジスタＱ１がオフを維持するため、出力信号ＧｋはＬレベル（ＶＳＳ）に維持される。そして入力端子ＩＮ１に信号が入力されると、単位シフトレジスタＳＲｋはセット状態に切り替わる。セット状態ではトランジスタＱ１がオンになるため、クロック端子ＣＫ１の信号（クロック信号ＣＬＫＡ）がＨレベルになる間、出力信号ＧｋがＨレベルになる。そしてその後、リセット端子ＲＳＴに信号（次段の出力信号Ｇｋ+１またはエンドパルスＥＮ）が入力されると、元のリセット状態に戻る。

次に、上記単位シフトレジスタＳＲを複数カスケード接続した多段のシフトレジスタ部ついて、ゲート線駆動回路の動作を示すタイミング図である図６を用いて、その動作を説明する。先ず第１段目の単位シフトレジスタＳＲ１にスタートパルスＳＴが入力されると、それを切っ掛けにして（トリガにして）、出力信号Ｇがクロック信号ＣＬＫＡ，ＣＬＫＢに同期したタイミングでシフトされながら、図６の如く単位シフトレジスタＳＲ１，ＳＲ２，ＳＲ３・・・と順番に伝達される。ゲート線駆動回路１６０では、このように順番に出力される出力信号Ｇが表示パネルの水平（又は垂直）走査信号として用いられる。

以下、特定の単位シフトレジスタＳＲが出力信号Ｇを出力する期間を、その単位シフトレジスタＳＲの「選択期間」と称する。

なお、ダミーの単位シフトレジスタＳＲＤは、最後段の単位シフトレジスタＳＲｎが出力信号Ｇｎを出力した直後に、その出力信号ＧＤによって単位シフトレジスタＳＲｎをリセット状態にするために設けられている。例えばゲート線駆動回路であれば、最後段の単位シフトレジスタＳＲｎを出力信号Ｇｎの出力直後にリセット状態にしなければ、それに対応するゲート線（走査線）が不要に活性化され、表示の不具合が生じてしまう。

なお、ダミーの単位シフトレジスタＳＲＤは、出力信号ＧＤを出力した後のタイミングで入力されるエンドパルスＥＮによってリセット状態にされる。ゲート線駆動回路のように、信号のシフト動作が繰り返して行われる場合には、エンドパルスＥＮに代えて次のフレーム期間のスタートパルスＳＴを用いてもよい。

また、図３のように２相クロックを用いた駆動の場合、単位シフトレジスタＳＲのそれぞれは、自己の次段の出力信号Ｇによってリセット状態にされるので、次段の単位シフトレジスタＳＲが少なくとも一度動作した後でなければ、図５および図６に示したような通常動作を行うことができない。従って、通常動作に先立って、ダミーの信号を第１段目から最終段まで伝達させるダミー動作を行わせる必要がある。あるいは、各単位シフトレジスタＳＲのリセット端子ＲＳＴ（ノードＮ２）と第２電源端子Ｓ２（高電位側電源）との間にリセット用のトランジスタを別途設け、通常動作の前に強制的にノードＮ２をＨレベルにするリセット動作を行ってもよい。但し、その場合はリセット用の信号ラインが別途必要になる。

図７は、アレイ基板１００上のゲート線駆動回路１６０において、ＴＦＴ（Ｑ１）を含む一部の回路に該当する領域を拡大して示す断面図である（図４の破線で囲まれた回路）。前記アレイ基板１００には、第１の透明基板１１０上に、金属のような導電物質からなるゲート電極２１２が形成されていて、その上にシリコン窒化膜（ＳｉＮｘ）やシリコン酸化膜（ＳｉＯ２）で構成されたゲート絶縁膜２１３がゲート電極２１２を覆っている。

前記ゲート電極２１２上部のゲート絶縁膜上２１３上には非晶質シリコンで構成されたアクティブ層２１４が形成されており、その上に不純物がドーピングされた非晶質シリコンで構成されたオーミックコンタクト層２１５が形成されている。

前記オーミックコンタクト層２１５上部には金属のような導電物質からなるソース・ドレイン電極２１６が形成されている。ソース・ドレイン電極２１６はゲート電極２１２と共にＴＦＴ（Ｑ１）を形成する。また、ゲート電極２１２は、ゲート線駆動回路内の各ノードをつなぐゲート配線２１９と同一層であり、ゲート配線ＧＬ１〜ＧＬｎと同時に形成される。ソース・ドレイン電極２１６は、ゲート線駆動回路内の各ノードをつなぐソース・ドレイン配線２２１と接続されている。（尚、“ゲート配線”とはＴＦＴのゲート電極と同一層の配線を指す。同様に“ソース・ドレイン配線”とはＴＦＴのソース・ドレイン電極と同一層の配線を意味する。）

続いて、ソース・ドレイン電極２１６上にはシリコン窒化膜やシリコン酸化膜または有機絶縁膜で構成された保護層２１７が形成されており、保護層２１７は、ソース・ドレイン配線およびゲート配線を露出するコンタクトホール２１７aおよび２１７ｂを有する。

前記保護層２１７上部には透明導電膜２１８が形成され、透明導電膜２１８は、コンタクトホール２１７aおよび２１７ｂを介して、ソース・ドレイン配線２２１とゲート配線２１９を接続する。このコンタクトホールの段差部において、カバレッジ不良２１が発生する。

上述のように、本実施の形態１ではアレイ基板１００上の配向膜２７０が、ゲート線駆動回路１６０を覆うように配置されており、また、カラーフィルタ層２２０上に形成された透明電極（ＩＴＯ膜）２５０が、少なくともゲート駆線動回路１６０が存在する区域においてシール材３５０を貫いてシール材の外に出ないように配設されているため、水分、不純物等の浸入を防止することができ、上記カバレッジ不良２１が発生しても、コンタクトホール腐食による接続不良を防止できる。

実施の形態２．
本発明の実施の形態２による液晶表示装置４００について、表示パネル３００の主要な構成部である、ソース線ドライバＩＣ１５０、ゲート線駆動回路１６０、第１〜第ｎゲート線ＧＬ１〜ＧＬｎおよび第１〜第ｍソース線ＳＬ１〜ＳＬｍ、ＴＦＴ、画素電極ＰＥ、補助容量Ｃ、液晶層３３０、カラーフィルタ基板２００、シール材３５０などは前述した実施の形態１と同一であり、詳細な説明を省略する。以下断面図、図８を用いて実施の形態１と異なる点について詳しく説明する。
図８は、本発明の実施の形態２による図１に示した液晶表示装置のIII−III線に沿って切断した断面図である。ここで前述の実施の形態１と同様に表示パネル３００には、画像を表示する表示領域ＤＡ、この表示領域ＤＡを取り囲むように配置された第１周辺領域ＰＡ１、この第１周辺領域ＰＡ１の外側に配置された第２周辺領域ＰＡ２を含む。

また、前記第２の透明基板２１０のアレイ基板１００に対向する面の上面には、オーバーコート層２６０が存在する。オーバーコート層２６０は有機膜で構成される。オーバーコート層は特にカラーフィルタ基板２００に平坦性が要求される場合に使用され、ＩＰＳ方式の液晶表示装置にて特に多用され、本実施の形態においてもＩＰＳ方式の液晶表示装置の例を示す。

図９にてＩＰＳ液晶モードを採用した液晶表示装置の表示領域ＤＡの詳細を表す断面図を示す。ＩＰＳ液晶モードはアレイ基板１００上に形成された画素電極ＰＥと、同様にアレイ基板１００上に形成され、それに対向する基準電極ＣＥとの間で発生するアレイ基板１００と平行な電界の成分によって液晶層３３０の光透過率を制御する。

図９で示した画素電極ＰＥと、基準電極ＣＥは両者ともアレイ基板１００上に形成されており、従って両者間で発生する電界は、アレイ基板１００に略平行な成分となる（ＩＰＳ液晶モード）。
上述の図８で示したＩＰＳ方式の場合で、ＩＰＳ方式が横方向電界によって液晶分子を回転駆動させる方式のため、カラーフィルタ基板２００上には透明電極（ＩＴＯ膜）が存在しない。

ここで、図８に示したように本実施の形態の表示パネル３００は、カラーフィルタ層２２０上に形成されたオーバーコート２６０が、少なくともゲート駆線動回路１６０が存在する区域においてシール材３５０に対応する領域をパターニングして除去され、シール材３５０を貫いてシール材の外に出ないように配設されている（図８では、シール材３５０がオーバーコート２６０の端部を覆うように接触しているが、本発明ではオーバーコート層２６０がシール材３５０の外にはみ出さなければよく、例えばオーバーコート層２６０とシール材３５０が接触しないように構成してもよい。本発明者らの実験によれば、オーバーコート層２６０をシール材の外に出すと、コンタクトホール腐食を加速することが確認された。オーバーコート層２６０は吸水率が高く、オーバーコート層２６０をシール材の外に出すと、オーバーコート層２６０を通してシール材の内側に水分が浸入し、コンタクトホール腐食が発生するためである。

尚、本実施の形態では、カラーフィルタ層２２０上にオーバーコート層２６０を配設した表示パネル３００の一例としてＩＰＳ液晶モードを採用した液晶表示装置を例示して説明したが、上述のオーバーコート２６０のパターニングは、ＩＰＳ液晶モードとの直接の関係はなく、ＩＰＳ液晶モード以外の液晶モード、例えばＴＮ液晶モードやＶＡ液晶モードを採用した液晶表示装置においても問題なく採用することができ、ゲート駆動回路１６０のコンタクトホール腐食が発生する事への防止効果もある。

実施の形態３．
本実施の形態では、前述の実施の形態１で述べたカバレッジ不良箇所２１が発生しにくいコンタクトホールの形状について述べる。即ち、本実施の形態ではコンタクトホール断面のテーパ形状を改善したコンタクトホール形状を採用し、駆動回路のレイヤ変換部に用いる。

本実施の形態では、パネル上で用いられる最小サイズのコンタクト（通常は、透過率を優先するためにプロセス上許される最小サイズのコンタクトホールが画素部に用いられる）に対し、駆動回路に使用するコンタクトホール径を比較的大きいサイズとしたものである。
図１０にその平面図（図４に示したシフトレジスタ回路のＴＦＴを含む一部平面図すなわち図７の平面図）を示す。本発明者らが実験（高温高湿試験）を行った結果、ゲート駆線動回路１６０のコンタクトホール径を大きくすることでコンタクトホール腐食が低減することが確認された。その結果を表１に示す。

そこで、ゲート駆線動回路１６０のコンタクトホール径を大きくすることで腐食が低減する理由を以下に示す。

ここで、本実施の形態３で採用したコンタクトホール形成工程の一部断面図を図１１および１２に示す（同図にて、符号３０は露光工程でレジスト８のコンタクトホール部分を感光させるためのフォトマスクであり、ドライエッチング工程では不要であり、存在しない）。ドライエッチング工程において、絶縁膜７を除去すると、露出されている絶縁膜７と同時に、絶縁膜７の上のレジスト８も除去されていく。エッチング工程では、最初から露出していた部分の絶縁膜７を完全に除去するまでエッチングを行う。

図１２で示したコンタクトサイズが大きい場合、露出されている絶縁膜７の領域が大きいためエッチング反応時間が長くなる。ドライエッチングで絶縁膜７を除去すると、露出されている絶縁膜７と同時に、絶縁膜７の上のレジストも除去されていく。特にレジストの角の部分が除去されていくため、レジストは徐徐にテーパ形状になっていく。テーパ形状となっている部分のレジスト８は通常の部分と比べて薄いため、ドライエッチングの途中で絶縁膜が露出されていく。そして、ドライエッチングされる絶縁膜７の面積が広くなっていく。
通常、エッチング工程では、最初から露出していた部分の絶縁膜７を完全に除去するまでエッチングを行うため、レジスト８がテーパ形状になっていた部分の絶縁膜７は完全に除去されず、一部が残存する。よって、ドライエッチング後の絶縁膜７は、ドライエッチング前のレジスト８のテーパ形状が反映された角度の緩いテーパ形状となり、その上部にカバレージの良いＩＴＯの形成が可能となる。

図１１および図１２で示したように、表示パネル３００内で用いられる最小サイズのコンタクト（通常は画素に用いられる）のコンタクトホールの断面図（図１１）と、コンタクトホールを大きくした場合のコンタクトホールの断面図（図１２）とを比較すると、コンタクトホール径を大きくした場合に、絶縁膜７のテーパ角度４０が緩やかになっているのがわかる。なお、符号１２はフォトマスク３０の開口部を示す。
本実施の形態では、コンタクトホール径を複数試して実験した結果、コンタクトホール径が、１４ｕｍ以上でカバレージの良いＩＴＯの形成が可能となり、カバレッジ不良の抑制効果が得られた。

また、コンタクトホール腐食は、通常、Ｈ電圧（ＶＤＤまたは、ＶＤＤに近い電圧）が与えられるコンタクトホール近傍で発生するため、本実施の形態での適用は、Ｈ電圧（ＶＤＤまたは、ＶＤＤに近い電圧）を与えられたコンタクトホールのみで良く、Ｌ電圧（ＶＳＳまたは、ＶＳＳに近い電圧）与えられるコンタクトホールは、本実施の形態での適用を行わず、画素のコンタクトホールと同程度の大きさにしても良い。

また、図１０に示したコンタクトホールの数は、ゲート配線２１９と透明導電膜２１８接続する箇所およびソース・ドレイン配線２２１と透明導電膜２１８接続する箇所で、それぞれ１個の場合を示したが、コンタクト抵抗を減らす必要がある場合には、本条件に適合するコンタクトホールを多数個配置しても良い。

実施の形態４．
透過型液晶表示パネルは、バックライトから光を照射し、その光の透過量を制御して画像表示を行う。このような透過型液晶表示パネルは、暗所では視認性が高いが、明所では視認性が低くなってしまう。このため、戸外で常時携帯して使用する機会の多い携帯情報端末機器等では、光源としてバックライトを用いずに、周囲光を利用する反射型液晶表示パネルが用いられるようになっている。反射型液晶表示パネルは、基板の画素電極部に透明膜ではなく、反射膜を用いている。そして、周囲光を反射膜表面で反射させることにより、表示を行う。このように、反射型液晶表示パネルでは、バックライトが不要であるため、消費電力を少なくすることができるという長所がある。しかしながら、周囲光が暗い場合には、視認性が極端に低下するという欠点を併せ持つ。

これらの問題点を解消するために、バックライト光の一部を透過させると共に周囲光の一部を反射させる反射透過型液晶表示パネルが周知である。反射透過型液晶表示パネルは、画素電極部に透過膜が用いられた透過部と、画素電極部に反射膜が用いられた反射部を備える。これにより、透過型表示と反射型表示の両方を１つの液晶表示パネルで実現することができる。

次に、図１３及び図１４を用いて、反射透過型液晶表示パネルの構成を説明する。図１３は、反射透過型液晶表示パネルのＴＦＴと画素電極部で構成された画素部を表す平面図である。図１４は、反射透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。なお、図１４においては、駆動回路部分のコンタクトホール１０６ａ、１０６ｂの断面構成も併せて示す。

透過型液晶表示パネルと同様、反射透過型液晶表示パネルは、ＴＦＴ１０、透過電極１０１、ゲート配線１０２、ソース・ドレイン配線１０３、ゲート配線上コンタクトホール１０６ａ、ソース・ドレイン配線上コンタクトホール１０６ｂを有する。駆動回路部分では、透過型液晶表示パネルと同様に透明導電膜を介して、ゲート配線１０２とソース・ドレイン配線１０３が接続される。
また、反射透過型液晶表示パネルは、ＴＦＴ１０側において画素の略半分の領域に反射電極１０７が形成される。このように、画素電極として、透過電極１０１及び反射電極１０７が用いられる。反射電極１０７としては、Ａｇ又はＡｌを用いることが多い。有機平坦化膜６は、感光性アクリル樹脂等が用いられる。

この感光性アクリル樹脂からなる有機平坦化膜６は吸湿する傾向がある。とくに高温、高湿、または結露が生じるような使用環境下では、有機平坦化膜６の吸湿が激しくなり、平坦化膜６中に取り込まれた水分が液晶層９中に浸入して、コンタクトホール腐食を引き起こすという問題があった。
本実施の形態４では、図１４に示すように有機平坦化膜６をシール材３５０を貫いてシール材の外に出ないようにしている。こうすることで、平坦化膜６からの水分の浸入が抑制され、駆動回路１６０のコンタクトホール腐食を防ぐことが可能となる。
尚、図１４で示した有機平坦化膜６とシール材３５０は隙間なく配置されているが、表示パネル３００の外形寸法の制約が許されるのであれば、両者間に間隙を設けてもよく、有機平坦化膜６がシール材３５０より外に出なければよいのは無論である。

本実施の形態では、反射透過型液晶表示パネルについて説明したが、有機平坦化膜を使用する反射型液晶表示パネルや、さらには開口率向上のために有機平坦化膜を採用した透過型液晶表示パネルに適用することも可能である。
また、個々の実施の形態で説明した構成例は組み合わせることも可能であり、そうすることで、よりコンタクトホール腐食に強い液晶表示パネルを得ることができる。

さらに、本発明の実施の形態１〜４においては、液晶表示装置を例に採って説明したが、例えば白色ＥＬ発光素子とカラーフィルタ層を採用した有機ＥＬ表示装置、またはＲＧＢ、３色のＥＬ発光層上にオーバーコート層を採用した有機ＥＬ表示装置、さらには基板とカソード間に有機樹脂を採用した有機ＥＬ表示装置等の走査線駆動回路において、当該回路のコンタクトホール腐食防止に本発明が採用可能である。

この発明の実施の形態１ないし４に係る液晶表示装置の構成回である。 この発明の実施の形態１に係る液晶表示装置の断面図である。 図１におけるゲート線駆動回路の構成図である。 図３におけるシフトレジスタ１段分の回路図である。 図３における単位シフトレジスタの動作を示すタイミング図である。 図１におけるゲート線駆動回路の動作を示すタイミング図である。 図４に示したシフトレジスタ回路のＴＦＴを含む一部断面図である。 この発明の実施の形態２に係る液晶表示装置の断面図である。 図８における液晶表示装置の表示領域ＤＡの詳細を表す断面図である。 図４に示したシフトレジスタ回路のＴＦＴを含む一部平面図である。 この発明の実施の形態３における通常のコンタクトホール形成工程の一部断面図である。 この発明の実施の形態３におけるコンタクトサイズが大きいコンタクトホール形成工程の一部断面図である。 この発明の実施の形態４に係る反射透過型液晶表示パネルの画素部の構成を表す平面図である。 図１３で示した液晶表示パネルの画素部およびコンタクトホールの断面図である。

符号の説明

６ 有機平坦化膜
１０、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑｘ、ＴＲ１ 薄膜トランジスタ
１００ アレイ基板
１０２、２１９ ゲート配線
１０３、２２１ ソース・ドレイン配線
１０５、２１８ 透明導電膜
１０６、２１７ａ、２１７ｂ コンタクトホール
１１０ 第１の透明基板
１６０ ゲート線駆動回路
２００ カラーフィルタ基板
２１０ 第２の透明基板
２１２ ゲート電極
２１３ ゲート絶縁膜
２１４ アクティブ層
２１５ オーミックコンタクト層
２１６ ソース・ドレイン電極
２１７ 保護層
２２０ カラーフィルタ層
２５０ 透明電極
２６０ オーバーコート層
２７０ 配向膜
３００ 表示パネル
３３０ 液晶層
３５０ シール材
４００ 表示装置
ＧＬ１、ＧＬｎ ゲート線
ＳＬ１、ＳＬｎ ソース線
ＣＥ、ＣＥ１ 対向電極
ＤＡ 表示領域
ＰＡ１ 第１周辺領域
ＰＡ２ 第２周辺領域

Claims (7)

1. 走査線駆動回路が形成された第一の基板と、
   該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
   少なくとも前記走査線駆動回路のコンタクトホールは表示領域と同一層の樹脂膜で覆われていることを特徴とする画像表示パネル。
2. 走査線駆動回路が形成された第一の基板と、
   該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
   前記第二の基板の前記第一の基板に対向している面において、透明導電膜が配設され、
   該透明導電膜は、表示領域のほぼ全面にわたって配設され、
   該表示領域の周辺領域において、前記透明導電膜は、少なくとも前記走査線駆動回路に対応する領域では、前記シールを貫いていないことを特徴とする画像表示パネル。
3. 走査線駆動回路が形成された第一の基板と、
   該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
   前記走査線駆動回路に形成されたコンタクトホールは、画素に形成されたコンタクトホールよりもサイズが大きいことを特徴とする画像表示パネル。
4. 走査線駆動回路が形成された第一の基板と、
   該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
   前記第一の基板において、前記第二の基板と対向する面に有機平坦化膜を具備し、
   該有機平坦化膜は、少なくとも前記走査線駆動回路に対応する領域では、前記シールを貫いていないことを特徴とする画像表示パネル。
5. 前記走査線駆動回路は、第１金属配線と第２金属配線とコンタクトホールを具備し、
   該コンタクトホールは、異なる層に形成された前記第１金属配線と前記第２金属配線と透明導電性膜を介して電気的に接続する請求項１乃至４のいずれか一つに記載の画像表示パネル。
6. 前記第二の基板上にカラーフィルタ層を配設し、
   該カラーフィルタ層のオーバーコート層は、少なくとも前記走査線駆動回路に対応する領域では、前記シールを貫いていないことを特徴とする請求項１乃至５のいずれか一つに記載の画像表示パネル。
7. 請求項１から請求項６のいずれか一つに記載の画像表示パネルであって、
   前記走査線駆動回路を構成するトランジスタは、非晶質シリコン薄膜トランジスタであることを特徴とする画像表示パネル。

Images