JP2009128678A - 画像表示パネル - Google Patents
画像表示パネル Download PDFInfo
- Publication number
- JP2009128678A JP2009128678A JP2007304279A JP2007304279A JP2009128678A JP 2009128678 A JP2009128678 A JP 2009128678A JP 2007304279 A JP2007304279 A JP 2007304279A JP 2007304279 A JP2007304279 A JP 2007304279A JP 2009128678 A JP2009128678 A JP 2009128678A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- driving circuit
- line driving
- display panel
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 ゲート線駆動回路の金属薄膜の腐食を抑制することができる画像表示パネルを提供する。
【解決手段】 本発明に係る液晶表示パネル(300)は、ゲート線駆動回路(160)が形成されたアレイ基板(100)と、このアレイ基板とカラーフィルタ基板(200)とが対向するようにシール(350)を介して貼り合せられており、前記ゲート線駆動回路のコンタクトホール(217a、217b)は表示領域(DA)から延在された配向膜(270)で覆われていることを特徴とする。
【選択図】 図2
【解決手段】 本発明に係る液晶表示パネル(300)は、ゲート線駆動回路(160)が形成されたアレイ基板(100)と、このアレイ基板とカラーフィルタ基板(200)とが対向するようにシール(350)を介して貼り合せられており、前記ゲート線駆動回路のコンタクトホール(217a、217b)は表示領域(DA)から延在された配向膜(270)で覆われていることを特徴とする。
【選択図】 図2
Description
本発明は、画像表示パネルに関するもので、とくにコンタクトホールを有するゲート線駆動回路に非晶質シリコン薄膜トランジスタを採用した液晶表示パネルに適用して好適なものである。
液晶表示装置等の画像表示パネルにおいて、その表示パネルを走査するためのゲート線駆動回路(走査線駆動回路)としては、表示信号の1フレーム期間で一巡するシフト動作を行うシフトレジスタを用いることができる。当該シフトレジスタは、表示装置の製造プロセスにおける工程数を少なくするために、同一導電型の電界効果トランジスタのみで構成されることが望ましい。
ゲート線駆動回路のシフトレジスタを非晶質シリコン薄膜トランジスタ(以下「a−Si TFT」)で構成した液晶表示装置は、大面積化が容易で且つ生産性が高く、例えばノート型PC、携帯情報端末(PDA)、マルチ・メディア・プレーヤ(PMP)、簡易型カーナビゲーションシステム(PND:Personal Navigation Device)の画面などに採用されている(非特許文献1参照)。
また、上記液晶表示装置に用いられる画像表示パネルの狭額縁化のため、ゲート線駆動回路が液晶表示パネルの周縁を囲むように形成されるシール材近傍もしくは、駆動回路の一部がシール材の下に配置させることが必要となる。
ゲート線駆動回路には異種の金属配線間を接続するために多数のコンタクトホールを有する。このコンタクトホールは、異なる層に形成された第1金属薄膜と第2金属薄膜を電気的に接続するためのもので、第1金属薄膜上にコンタクトホールが形成されたものと、第2金属薄膜上にコンタクトホールが形成されたものがあり、両コンタクトホール間を導電性膜によってブリッジする。
このコンタクトホールにより開口した金属配線間を接続する上記導電性膜の材料として、一般的にITOのような透明導電性膜が用いられる。このITO膜はガバレッジ特性が悪い(特許文献1参照)ため、コンタクトホールの一部では、金属薄膜が透明導電性膜に覆われず、金属薄膜が露出している箇所がある。
シール材の内側近傍やシール材の下では、水分、不純物等の影響を受けやすいため、シール材の内側近傍もしくはシール材の下に形成されたコンタクトホールによるガバレッジ不良箇所では、金属薄膜と水分、不純物等が接触する。そして、金属薄膜からなる配線、端子、電極等が酸化等により腐食されてしまう。(以後、このコンタクトホール近傍の金属配線などの腐食現象をコンタクトホール腐食と称する。)
ゲート線駆動回路には異種の金属配線間を接続するために多数のコンタクトホールを有する。このコンタクトホールは、異なる層に形成された第1金属薄膜と第2金属薄膜を電気的に接続するためのもので、第1金属薄膜上にコンタクトホールが形成されたものと、第2金属薄膜上にコンタクトホールが形成されたものがあり、両コンタクトホール間を導電性膜によってブリッジする。
このコンタクトホールにより開口した金属配線間を接続する上記導電性膜の材料として、一般的にITOのような透明導電性膜が用いられる。このITO膜はガバレッジ特性が悪い(特許文献1参照)ため、コンタクトホールの一部では、金属薄膜が透明導電性膜に覆われず、金属薄膜が露出している箇所がある。
シール材の内側近傍やシール材の下では、水分、不純物等の影響を受けやすいため、シール材の内側近傍もしくはシール材の下に形成されたコンタクトホールによるガバレッジ不良箇所では、金属薄膜と水分、不純物等が接触する。そして、金属薄膜からなる配線、端子、電極等が酸化等により腐食されてしまう。(以後、このコンタクトホール近傍の金属配線などの腐食現象をコンタクトホール腐食と称する。)
特に、a−si TFTで構成したゲート線駆動回路の場合、この回路内の信号振幅は、例えばHigh電圧が24V、Low電圧が−6Vとすれば、電位差が30Vと非常に大きく、この電位差によるコンタクトホール腐食が大きな問題となっている。
また、このITO膜のガバレッジ特性不良は、特にITO膜を非晶質で形成し、その後に結晶化させるようなプロセスを用いる場合には非常に高い頻度で発生する。一般的に、ITO膜のパターン加工は、薬液によるウェットエッチングがよく用いられる。結晶質のITO膜の場合、ウェットエッチングに用いる薬液として塩酸+硝酸系の水溶液からなる強酸を用いる必要がある。このような場合、ゲート信号線、ソース信号線や、反射電極としてAl、Ag、あるいはMoのような金属薄膜が共存すると、ITO膜のウェットエッチング時に、これらの金属薄膜を腐食断線させてしまうという恐れがあった。
一方、非晶質状態のITO膜の場合、シュウ酸系水溶液のような弱酸でウェットエッチングすることが可能である。このため、Al、Ag、あるいはMoのような金属薄膜が共存しても、これらの金属薄膜を腐食断線させることがない。従って、まずITO膜を非晶質状態で成膜し、シュウ酸エッチング液を用いてパターン加工を行った後、例えば加熱手段等を用いて結晶化させ、最終的には化学的に安定化させるというプロセスを用いることが好ましい。
しかしながら、ITO膜が非晶質状態から結晶化状態へ相変化するときに、原子の無秩序配列構造から規則配列への変化にともなう体積の収縮(結晶原子間距離が小さくなる)が起こる。このため、ITO膜には、基板からの引っ張り応力が加わるために、特にコンタクトホールのような段差部においてITO膜の段切れ断線が発生しやすくなる。以上のように、コンタクトホールを非晶質ITO膜で覆うとエッチングの点では良いのだが、被覆性が良くない。このため、水分や不純物の浸入による前記コンタクトホール腐食を引き起こすことがある。
特開平11−281992号公報
Jin Young Choi, Jin Jeon, Jong Heon Han, Seob Shin, Se Chun Oh, Jun Ho Song, Kee Han Uh, and Hyung Guel Kim、「A Compact and Cost-efficient TFT-LCD through the Triple-Gate Pixel Structure」、274頁〜276頁、SID '06 DIGEST
本発明は以上のような課題を解決するためになされたものであり、ゲート線駆動回路のコンタクトホール腐食を抑制することができる画像表示パネルを提供することを目的とする。
本発明に係る画像表示パネルは、走査線駆動回路が形成された第一の基板と、この第一の基板と第二の基板とが対向するようにシール材を介して貼り合せられており、少なくとも前記走査線駆動回路のコンタクトホールは表示領域と同一層の樹脂膜で覆われていることを特徴とする。
ゲート線駆動回路のコンタクトホール腐食を抑制することができる画像表示パネルを提供することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。
実施の形態1.
図1は、本発明の実施の形態1による液晶表示装置の平面図であり、図2は図1のIII−III線に沿って切断した断面図である。図1に示すように、本実施の形態による表示装置400は、画像を表示する表示パネル300と、前記表示パネル300に具備されて前記表示パネル300に駆動信号をそれぞれ出力するソース線(データ線)ドライバIC150およびゲート線駆動回路(走査線駆動回路)160で構成される。
さらに前記表示パネル300は、第1の透明基板110、その基板上に配設された複数のゲート線(走査線)(GL1〜GLn)、このゲート線と絶縁膜を介して交差する複数のソース線(データ線)(SL1〜SLm)、およびそれらの交差部に配置された複数の画素電極PE、この画素電極PEを駆動する薄膜トランジスタ(以後TFTと称す)などで構成されるアレイ基板100(第一の基板)と、このアレイ基板100と向かい合うカラーフィルタ基板200(第二の基板)と、前記アレイ基板100と前記カラーフィルタ基板200との間に狭持された液晶層330および、該液晶層330を保持し、前記アレイ基板100と前記カラーフィルタ基板200とを結合させるシール材350にて構成される。
図1は、本発明の実施の形態1による液晶表示装置の平面図であり、図2は図1のIII−III線に沿って切断した断面図である。図1に示すように、本実施の形態による表示装置400は、画像を表示する表示パネル300と、前記表示パネル300に具備されて前記表示パネル300に駆動信号をそれぞれ出力するソース線(データ線)ドライバIC150およびゲート線駆動回路(走査線駆動回路)160で構成される。
さらに前記表示パネル300は、第1の透明基板110、その基板上に配設された複数のゲート線(走査線)(GL1〜GLn)、このゲート線と絶縁膜を介して交差する複数のソース線(データ線)(SL1〜SLm)、およびそれらの交差部に配置された複数の画素電極PE、この画素電極PEを駆動する薄膜トランジスタ(以後TFTと称す)などで構成されるアレイ基板100(第一の基板)と、このアレイ基板100と向かい合うカラーフィルタ基板200(第二の基板)と、前記アレイ基板100と前記カラーフィルタ基板200との間に狭持された液晶層330および、該液晶層330を保持し、前記アレイ基板100と前記カラーフィルタ基板200とを結合させるシール材350にて構成される。
前記ソース線ドライバIC150の各出力は、前記ソース線(SL1〜SLm)に夫々接続され、各ソース線にソース駆動信号を印加する。同様に前記ゲート線駆動回路160の各出力は、前記ゲート線(GL1〜GLn)に夫々接続され、各ゲート線にゲート駆動信号を印加する。カラーフィルタ基板200のアレイ基板と対向する面上には対向電極CEが形成されており、前記画素電極PEとの間に生成される電界によって液晶層330の光透過率が制御される。また、前記TFTのドレイン電極と共通電極(非図示)間には、補助容量Cが画素毎に配設されている。
図1では、画像を表示する表示領域DAに対応して、マトリクス状に配置された複数画素の中で、第1ゲート線GL1と第1ソース線SL1との交差部に配置された画素電極PE1、TFT(TR1)、対向電極CEおよび補助容量Cs1に関して、特にその接続図を示しているが、他の画素(非図示)についても同様である。
図1では、画像を表示する表示領域DAに対応して、マトリクス状に配置された複数画素の中で、第1ゲート線GL1と第1ソース線SL1との交差部に配置された画素電極PE1、TFT(TR1)、対向電極CEおよび補助容量Cs1に関して、特にその接続図を示しているが、他の画素(非図示)についても同様である。
前記表示パネル300は、前記表示領域DA、この表示領域DAを取り囲むように配置された第1周辺領域PA1、この第1周辺領域PAIの外側に隣接した第2周辺領域PA2を含む。
前述したように、前記表示領域DAに対応して、前記アレイ基板100の第1の透明基板110上には、第1〜第nゲート線GL1〜GLnおよび第1〜第mソース線SL1〜SLmが形成される。
また前記複数のTFTのうち、第1TFT(TR1)のゲート電極は前記第1ゲート線GL1と電気的に接続され、前記第1TFT(TR1)のソース電極は前記第1ソース線SL1と電気的に接続され、前記TFT(TR1)のドレイン電極は前記複数の画素電極のうち、第1画素電極PE1と第1補助容量Cs1に接続される。
前述したように、前記表示領域DAに対応して、前記アレイ基板100の第1の透明基板110上には、第1〜第nゲート線GL1〜GLnおよび第1〜第mソース線SL1〜SLmが形成される。
また前記複数のTFTのうち、第1TFT(TR1)のゲート電極は前記第1ゲート線GL1と電気的に接続され、前記第1TFT(TR1)のソース電極は前記第1ソース線SL1と電気的に接続され、前記TFT(TR1)のドレイン電極は前記複数の画素電極のうち、第1画素電極PE1と第1補助容量Cs1に接続される。
図2に示したように前記表示領域DAに対応して、前記カラーフィルタ基板200の第2の透明基板210上には、赤、緑および青色画素R、G、Bを含むカラーフィルタ層220および前記赤、緑、青のうちの隣接する2つの色画素の間に形成された第1遮光層230が配置される。また、前記周囲領域PA1に対応して、前記第2の透明基板210上に前記第1遮光層230に隣接して第2遮光層240が配置される。
また、前記カラーフィルタ層220上、第1遮光層230上および第1遮光層の一部上には、透明電極(ITO膜)250を具備する。この透明電極250は、画素電極に対する対向電極として液晶層へ電圧印加を行うものである。
なお、前述の図1にては、カラーフィルタ基板200上の上記第1遮光層230、第1遮光層、透明電極(ITO膜)250および配向膜270は煩雑になるため図示していない。
また、前記カラーフィルタ層220上、第1遮光層230上および第1遮光層の一部上には、透明電極(ITO膜)250を具備する。この透明電極250は、画素電極に対する対向電極として液晶層へ電圧印加を行うものである。
なお、前述の図1にては、カラーフィルタ基板200上の上記第1遮光層230、第1遮光層、透明電極(ITO膜)250および配向膜270は煩雑になるため図示していない。
一方、前記第2周辺領域PA2において、前記第1の透明基板110は、前記第2の透明基板210より長く(図1の例では上方に)延在され、前記ソース線ドライバIC150が実装されている。このソース線ドライバIC150から出力される前記第1駆動信号は第1〜第mソース信号を含み、前記第2周辺領域PA2に形成された複数のソース線引き出し配線を介して前記第1〜第mソース線SL1〜SLmに夫々印加される。
一方、額縁状の前記第1周辺領域PA1の一辺(図1では左辺)には、前記複数のTFTおよび前記表示領域DAの形成工程と同一の工程を通じて同時に生成された前記ゲート線駆動回路160が配置されている。該ゲート線駆動回路160は、前記表示領域DAに形成された前記第1〜第nゲート線GL1〜GLnと電気的に接続される。前記ゲート線駆動回路160から出力されたゲート駆動信号は、第1〜第nゲート信号(OUT1〜OUTn)を含み、前記第1〜第nゲート信号は、前記第1〜第nゲート線GL1〜GLnに印加される。
前記カラーフィルタ基板200と前記アレイ基板100は、前記カラーフィルタ層220や対向電極CEが形成された面と前記表示領域DAが形成された面が対向配置され、前記2枚の基板を固着する前記シール材350と共に前記液晶層330を狭持している。
前記カラーフィルタ基板200および前記アレイ基板100上には配向膜270が形成される。配向膜270はポリイミド等の樹脂膜である。ここで、図2に示したように前記アレイ基板100上の配向膜270は、表示領域DAから延在されてゲート線駆動回路160(特にコンタクトホール部)を覆い、さらにシール材350に覆われるように配置されているが、シール材を貫いてはいない。
前記カラーフィルタ基板200と前記アレイ基板100は、前記カラーフィルタ層220や対向電極CEが形成された面と前記表示領域DAが形成された面が対向配置され、前記2枚の基板を固着する前記シール材350と共に前記液晶層330を狭持している。
前記カラーフィルタ基板200および前記アレイ基板100上には配向膜270が形成される。配向膜270はポリイミド等の樹脂膜である。ここで、図2に示したように前記アレイ基板100上の配向膜270は、表示領域DAから延在されてゲート線駆動回路160(特にコンタクトホール部)を覆い、さらにシール材350に覆われるように配置されているが、シール材を貫いてはいない。
本発明者らが実験を行った結果、ゲート駆線動回路160のコンタクトホールを配向膜270で覆うことでコンタクトホール腐食が低減することが確認された。配向膜270で覆うことで、コンタクトホールへの水分、不純物の浸入が低減されるためである。
また、配向膜270はシール材350より外に出さないように配設してある。配向膜270をシール材350の外に出すと、配向膜270を通じて吸湿する可能性があるためである。
また、配向膜270はシール材350より外に出さないように配設してある。配向膜270をシール材350の外に出すと、配向膜270を通じて吸湿する可能性があるためである。
また、図2に示したように本実施の形態の表示パネル300は、カラーフィルタ層220上に形成された透明電極(ITO膜)250が、少なくともゲート駆線動回路160が存在する区域においてシール材350に対応する領域をパターニングして除去され、シール材350を貫いてシール材の外に出ないように配設されている。
これも本発明者らが実験を行った結果、透明電極(ITO膜)250をシール材の外に出すと、水分が透明電極(ITO膜)250を通してシール材の内側に浸入し、コンタクトホール腐食を加速することが確認された。シール材350とITO間の隙間を通して、およびITO自体を通じて水分、不純物等が浸入するためである。
これも本発明者らが実験を行った結果、透明電極(ITO膜)250をシール材の外に出すと、水分が透明電極(ITO膜)250を通してシール材の内側に浸入し、コンタクトホール腐食を加速することが確認された。シール材350とITO間の隙間を通して、およびITO自体を通じて水分、不純物等が浸入するためである。
次に、前記ゲート線駆動回路160の回路構成および動作について、図3乃至7を用いて詳しく説明する。図3はゲート線駆動回路を構成するシフトレジスタ部の複数段分の構成を示す図である。また、図4はゲート線駆動回路を構成するシフトレジスタ部の1段分(単位シフトレジスタ)SRnの構成を示す回路図である。図3のシフトレジスタ部は、縦続接続したn個の単位シフトレジスタSR1,SR2,SR3,・・・,SRnと、最後段の単位シフトレジスタSRnのさらに後段に設けられたダミーの単位シフトレジスタSRDとから成っている(以下、単位シフトレジスタSR1,SR2・・・SRn,SRDを「単位シフトレジスタSR」と総称する)。単位シフトレジスタSRのそれぞれが図4の回路構成を採っている。
また図3に示すクロック発生器31は、互いに逆相の(活性期間が重ならない)2相のクロック信号CLKA,CLKBを複数の単位シフトレジスタSRに供給するものである。ゲート線駆動回路160では、これらクロック信号CLKA,CLKBは、表示装置400の走査周期に同期したタイミングで順番に活性化するよう制御される。
図3および図4に示すように、各単位シフトレジスタSRは、入力端子IN1、出力端子OUT、クロック端子CK1およびリセット端子RSTを有している。また各単位シフトレジスタSRには、第1電源端子S1を介して低電位側電源電位VSS(=0V)が供給され、第2電源端子S2を介して高電位側電源電位VDDがそれぞれ供給される(図3では非図示)。
図4の如く、単位シフトレジスタSRの出力段は、出力端子OUTとクロック端子CK1との間に接続するトランジスタQ1と、出力端子OUTと第1電源端子S1との間に接続するトランジスタQ2とにより構成されている。即ち、トランジスタQ1は、クロック端子CK1に入力されるクロック信号CLKAを出力端子OUTに供給するトランジスタ(第1トランジスタ)であり、トランジスタQ2は当該出力端子OUTを放電するトランジスタ(第2トランジスタ)である。以下、トランジスタQ1のゲート(制御電極)が接続するノードを「ノードN1」、トランジスタQ2のゲートが接続するノードを「ノードN2」と定義する。
トランジスタQ1のゲート・ソース間(即ちノードN1と出力端子OUTとの間)には容量素子C1が設けられている。この容量素子C1は、出力端子OUTとノードN1との間を容量結合させ、出力端子OUTのレベル上昇に応じてノードN1を昇圧させる素子(ブートストラップ容量)である。但し、容量素子C1は、トランジスタQ1のゲート・チャネル間容量が充分大きい場合にはそれで置き換えることができるので、そのような場合には省略してもよい。
ノードN1と第2電源端子S2との間には、ゲートが入力端子IN1に接続したトランジスタQ3が接続する。またノードN1と第1電源端子S1との間には、ゲートがリセット端子RSTに接続したトランジスタQ4が接続する。即ちトランジスタQ3は、入力端子IN1に入力される信号に応じてノードN1を充電する充電回路を構成しており、トランジスタQ4はリセット端子RSTに入力される信号に応じてノードN1を放電する放電回路を構成している。また、トランジスタQ2のゲート(ノードN2)もリセット端子RSTに接続されている。
図3の如く、各単位シフトレジスタSRの入力端子IN1には、その前段の単位シフトレジスタSRの出力端子OUTが接続する。但し、第1段目である単位シフトレジスタSR1の入力端子IN1には、所定のスタートパルスSTが入力される。また、各単位シフトレジスタSRのクロック端子CK1には、前後に隣接する単位シフトレジスタSRに互いに異なる位相のクロック信号が入力されるよう、前述のクロック信号CLKA,CLKBの片方が入力される。
そして各単位シフトレジスタSRのリセット端子RSTには、自己の次段の単位シフトレジスタSRの出力端子OUTが接続される。但し、最後段の単位シフトレジスタSRnの次段に設けられたダミーの単位シフトレジスタSRDのリセット端子RSTには、所定のエンドパルスENが入力される。なおゲート線駆動回路では、スタートパルスSTおよびエンドパルスENは、それぞれ画像信号の各フレーム期間の先頭および末尾に対応するタイミングで入力される。
次に図4に示した各単位シフトレジスタSRの動作を説明する。基本的に各段の単位シフトレジスタSRは全て同様に動作するので、ここでは多段のシフトレジスタのうち第k段目の単位シフトレジスタSRkの動作を代表的に説明する。当該単位シフトレジスタSRkのクロック端子CK1にはクロック信号CLKAが入力されているものとする(例えば、図3における単位シフトレジスタSR1,SR3などがこれに該当する)。
ここで、クロック信号CLKA,CLKBのHレベルの電位はVDD(高電位側電源電位)であり、Lレベルの電位はVSS(低電位側電源電位)であるとする。また単位シフトレジスタSRを構成する各トランジスタQxのしきい値電圧をVth(Qx)と表すこととする。
図5は、単位シフトレジスタSRk(図4)の動作を示すタイミング図である。まず単位シフトレジスタSRkの初期状態として、ノードN1がLレベルの状態を仮定する(以下、ノードN1がLレベルの状態を「リセット状態」と称す)。また入力端子IN1(前段の出力信号Gk−1)、リセット端子RST(次段の出力信号Gk+1)、クロック端子CK1(クロック信号CLKA)は何れもLレベルであるとする。このときトランジスタQ1,Q2は共にオフであるので出力端子OUTが高インピーダンス状態(フローティング状態)となっているが、当該初期状態では出力端子OUT(出力信号Gk)もLレベルであるとする。
その状態から時刻t1において、クロック信号CLKAがLレベル、クロック信号CLKBがHレベルに変化すると共に、前段の出力信号Gk−1(第1段目の場合はスタートパルスST)がHレベルになると、単位シフトレジスタSRkのトランジスタQ3がオンになり、ノードN1は充電されてHレベルになる(以下、ノードN1がHレベルの状態を「セット状態」と称す)。このときノードN1の電位レベル(以下、単に「レベル」と称す)はVDD−Vth(Q3)まで上昇する。応じて、トランジスタQ1がオンになる。
そして時刻t2において、クロック信号CLKBがLレベル、クロック信号CLKAがHレベルに変化するのと共に、前段の出力信号Gk−1がLレベルになる。するとトランジスタQ3がオフになりノードN1がHレベルのままフローティング状態になる。またトランジスタQ1がオンしているので、出力端子OUTのレベルがクロック信号CLKAに追随して上昇する。
クロック端子CK1および出力端子OUTのレベルが上昇すると、容量素子C1およびトランジスタQ1のゲート・チャネル間容量を介する結合により、ノードN1のレベルは図5に示すように昇圧される。このときの昇圧量は、ほぼクロック信号CLKAの振幅(VDD)に相当するので、ノードN1はおよそ2×VDD−Vth(Q3)まで昇圧される。
その結果、出力信号GkがHレベルとなる間も、トランジスタQ1のゲート(ノードN1)・ソース(出力端子OUT)間の電圧は大きく保たれる。つまりトランジスタQ1のオン抵抗は低く保たれるので、出力信号Gkはクロック信号CLKAに追随して高速に立ち上がってHレベルになる。またこのときトランジスタQ1は線形領域(非飽和領域)で動作するので、出力信号Gkのレベルはクロック信号CLKAの振幅と同じVDDまで上昇する。
さらに時刻t3においてクロック信号CLKBがHレベル、クロック信号CLKAがLレベルに変化するときも、トランジスタQ1のオン抵抗は低く保たれ、出力信号Gkはクロック信号CLKAに追随して高速に立ち下がって、Lレベルに戻る。
またこの時刻t3では、次段の出力信号Gk+1がHレベルになるので、単位シフトレジスタSRkのトランジスタQ2,Q4がオンになる。それにより、出力端子OUTはトランジスタQ2を介して充分に放電され、確実にLレベル(VSS)にされる。またノードN1は、トランジスタQ4により放電されてLレベルになる。即ち、単位シフトレジスタSRkはリセット状態に戻る。
そして時刻t4で次段の出力信号Gk+1がLレベルに戻った後は、次に前段の出力信号Gk-1が入力されるまで、単位シフトレジスタSRkはリセット状態に維持され、出力信号GkはLレベルに保たれる。
以上の動作をまとめると、単位シフトレジスタSRkは、入力端子IN1に信号(スタートパルスSPまたは前段の出力信号Gk-1)が入力されない期間はリセット状態であり、トランジスタQ1がオフを維持するため、出力信号GkはLレベル(VSS)に維持される。そして入力端子IN1に信号が入力されると、単位シフトレジスタSRkはセット状態に切り替わる。セット状態ではトランジスタQ1がオンになるため、クロック端子CK1の信号(クロック信号CLKA)がHレベルになる間、出力信号GkがHレベルになる。そしてその後、リセット端子RSTに信号(次段の出力信号Gk+1またはエンドパルスEN)が入力されると、元のリセット状態に戻る。
次に、上記単位シフトレジスタSRを複数カスケード接続した多段のシフトレジスタ部ついて、ゲート線駆動回路の動作を示すタイミング図である図6を用いて、その動作を説明する。先ず第1段目の単位シフトレジスタSR1にスタートパルスSTが入力されると、それを切っ掛けにして(トリガにして)、出力信号Gがクロック信号CLKA,CLKBに同期したタイミングでシフトされながら、図6の如く単位シフトレジスタSR1,SR2,SR3・・・と順番に伝達される。ゲート線駆動回路160では、このように順番に出力される出力信号Gが表示パネルの水平(又は垂直)走査信号として用いられる。
以下、特定の単位シフトレジスタSRが出力信号Gを出力する期間を、その単位シフトレジスタSRの「選択期間」と称する。
なお、ダミーの単位シフトレジスタSRDは、最後段の単位シフトレジスタSRnが出力信号Gnを出力した直後に、その出力信号GDによって単位シフトレジスタSRnをリセット状態にするために設けられている。例えばゲート線駆動回路であれば、最後段の単位シフトレジスタSRnを出力信号Gnの出力直後にリセット状態にしなければ、それに対応するゲート線(走査線)が不要に活性化され、表示の不具合が生じてしまう。
なお、ダミーの単位シフトレジスタSRDは、出力信号GDを出力した後のタイミングで入力されるエンドパルスENによってリセット状態にされる。ゲート線駆動回路のように、信号のシフト動作が繰り返して行われる場合には、エンドパルスENに代えて次のフレーム期間のスタートパルスSTを用いてもよい。
また、図3のように2相クロックを用いた駆動の場合、単位シフトレジスタSRのそれぞれは、自己の次段の出力信号Gによってリセット状態にされるので、次段の単位シフトレジスタSRが少なくとも一度動作した後でなければ、図5および図6に示したような通常動作を行うことができない。従って、通常動作に先立って、ダミーの信号を第1段目から最終段まで伝達させるダミー動作を行わせる必要がある。あるいは、各単位シフトレジスタSRのリセット端子RST(ノードN2)と第2電源端子S2(高電位側電源)との間にリセット用のトランジスタを別途設け、通常動作の前に強制的にノードN2をHレベルにするリセット動作を行ってもよい。但し、その場合はリセット用の信号ラインが別途必要になる。
図7は、アレイ基板100上のゲート線駆動回路160において、TFT(Q1)を含む一部の回路に該当する領域を拡大して示す断面図である(図4の破線で囲まれた回路)。前記アレイ基板100には、第1の透明基板110上に、金属のような導電物質からなるゲート電極212が形成されていて、その上にシリコン窒化膜(SiNx)やシリコン酸化膜(SiO2)で構成されたゲート絶縁膜213がゲート電極212を覆っている。
前記ゲート電極212上部のゲート絶縁膜上213上には非晶質シリコンで構成されたアクティブ層214が形成されており、その上に不純物がドーピングされた非晶質シリコンで構成されたオーミックコンタクト層215が形成されている。
前記オーミックコンタクト層215上部には金属のような導電物質からなるソース・ドレイン電極216が形成されている。ソース・ドレイン電極216はゲート電極212と共にTFT(Q1)を形成する。また、ゲート電極212は、ゲート線駆動回路内の各ノードをつなぐゲート配線219と同一層であり、ゲート配線GL1〜GLnと同時に形成される。ソース・ドレイン電極216は、ゲート線駆動回路内の各ノードをつなぐソース・ドレイン配線221と接続されている。(尚、“ゲート配線”とはTFTのゲート電極と同一層の配線を指す。同様に“ソース・ドレイン配線”とはTFTのソース・ドレイン電極と同一層の配線を意味する。)
続いて、ソース・ドレイン電極216上にはシリコン窒化膜やシリコン酸化膜または有機絶縁膜で構成された保護層217が形成されており、保護層217は、ソース・ドレイン配線およびゲート配線を露出するコンタクトホール217aおよび217bを有する。
前記保護層217上部には透明導電膜218が形成され、透明導電膜218は、コンタクトホール217aおよび217bを介して、ソース・ドレイン配線221とゲート配線219を接続する。このコンタクトホールの段差部において、カバレッジ不良21が発生する。
上述のように、本実施の形態1ではアレイ基板100上の配向膜270が、ゲート線駆動回路160を覆うように配置されており、また、カラーフィルタ層220上に形成された透明電極(ITO膜)250が、少なくともゲート駆線動回路160が存在する区域においてシール材350を貫いてシール材の外に出ないように配設されているため、水分、不純物等の浸入を防止することができ、上記カバレッジ不良21が発生しても、コンタクトホール腐食による接続不良を防止できる。
実施の形態2.
本発明の実施の形態2による液晶表示装置400について、表示パネル300の主要な構成部である、ソース線ドライバIC150、ゲート線駆動回路160、第1〜第nゲート線GL1〜GLnおよび第1〜第mソース線SL1〜SLm、TFT、画素電極PE、補助容量C、液晶層330、カラーフィルタ基板200、シール材350などは前述した実施の形態1と同一であり、詳細な説明を省略する。以下断面図、図8を用いて実施の形態1と異なる点について詳しく説明する。
図8は、本発明の実施の形態2による図1に示した液晶表示装置のIII−III線に沿って切断した断面図である。ここで前述の実施の形態1と同様に表示パネル300には、画像を表示する表示領域DA、この表示領域DAを取り囲むように配置された第1周辺領域PA1、この第1周辺領域PA1の外側に配置された第2周辺領域PA2を含む。
本発明の実施の形態2による液晶表示装置400について、表示パネル300の主要な構成部である、ソース線ドライバIC150、ゲート線駆動回路160、第1〜第nゲート線GL1〜GLnおよび第1〜第mソース線SL1〜SLm、TFT、画素電極PE、補助容量C、液晶層330、カラーフィルタ基板200、シール材350などは前述した実施の形態1と同一であり、詳細な説明を省略する。以下断面図、図8を用いて実施の形態1と異なる点について詳しく説明する。
図8は、本発明の実施の形態2による図1に示した液晶表示装置のIII−III線に沿って切断した断面図である。ここで前述の実施の形態1と同様に表示パネル300には、画像を表示する表示領域DA、この表示領域DAを取り囲むように配置された第1周辺領域PA1、この第1周辺領域PA1の外側に配置された第2周辺領域PA2を含む。
また、前記第2の透明基板210のアレイ基板100に対向する面の上面には、オーバーコート層260が存在する。オーバーコート層260は有機膜で構成される。オーバーコート層は特にカラーフィルタ基板200に平坦性が要求される場合に使用され、IPS方式の液晶表示装置にて特に多用され、本実施の形態においてもIPS方式の液晶表示装置の例を示す。
図9にてIPS液晶モードを採用した液晶表示装置の表示領域DAの詳細を表す断面図を示す。IPS液晶モードはアレイ基板100上に形成された画素電極PEと、同様にアレイ基板100上に形成され、それに対向する基準電極CEとの間で発生するアレイ基板100と平行な電界の成分によって液晶層330の光透過率を制御する。
図9で示した画素電極PEと、基準電極CEは両者ともアレイ基板100上に形成されており、従って両者間で発生する電界は、アレイ基板100に略平行な成分となる(IPS液晶モード)。
上述の図8で示したIPS方式の場合で、IPS方式が横方向電界によって液晶分子を回転駆動させる方式のため、カラーフィルタ基板200上には透明電極(ITO膜)が存在しない。
上述の図8で示したIPS方式の場合で、IPS方式が横方向電界によって液晶分子を回転駆動させる方式のため、カラーフィルタ基板200上には透明電極(ITO膜)が存在しない。
ここで、図8に示したように本実施の形態の表示パネル300は、カラーフィルタ層220上に形成されたオーバーコート260が、少なくともゲート駆線動回路160が存在する区域においてシール材350に対応する領域をパターニングして除去され、シール材350を貫いてシール材の外に出ないように配設されている(図8では、シール材350がオーバーコート260の端部を覆うように接触しているが、本発明ではオーバーコート層260がシール材350の外にはみ出さなければよく、例えばオーバーコート層260とシール材350が接触しないように構成してもよい。本発明者らの実験によれば、オーバーコート層260をシール材の外に出すと、コンタクトホール腐食を加速することが確認された。オーバーコート層260は吸水率が高く、オーバーコート層260をシール材の外に出すと、オーバーコート層260を通してシール材の内側に水分が浸入し、コンタクトホール腐食が発生するためである。
尚、本実施の形態では、カラーフィルタ層220上にオーバーコート層260を配設した表示パネル300の一例としてIPS液晶モードを採用した液晶表示装置を例示して説明したが、上述のオーバーコート260のパターニングは、IPS液晶モードとの直接の関係はなく、IPS液晶モード以外の液晶モード、例えばTN液晶モードやVA液晶モードを採用した液晶表示装置においても問題なく採用することができ、ゲート駆動回路160のコンタクトホール腐食が発生する事への防止効果もある。
実施の形態3.
本実施の形態では、前述の実施の形態1で述べたカバレッジ不良箇所21が発生しにくいコンタクトホールの形状について述べる。即ち、本実施の形態ではコンタクトホール断面のテーパ形状を改善したコンタクトホール形状を採用し、駆動回路のレイヤ変換部に用いる。
本実施の形態では、前述の実施の形態1で述べたカバレッジ不良箇所21が発生しにくいコンタクトホールの形状について述べる。即ち、本実施の形態ではコンタクトホール断面のテーパ形状を改善したコンタクトホール形状を採用し、駆動回路のレイヤ変換部に用いる。
本実施の形態では、パネル上で用いられる最小サイズのコンタクト(通常は、透過率を優先するためにプロセス上許される最小サイズのコンタクトホールが画素部に用いられる)に対し、駆動回路に使用するコンタクトホール径を比較的大きいサイズとしたものである。
図10にその平面図(図4に示したシフトレジスタ回路のTFTを含む一部平面図すなわち図7の平面図)を示す。本発明者らが実験(高温高湿試験)を行った結果、ゲート駆線動回路160のコンタクトホール径を大きくすることでコンタクトホール腐食が低減することが確認された。その結果を表1に示す。
図10にその平面図(図4に示したシフトレジスタ回路のTFTを含む一部平面図すなわち図7の平面図)を示す。本発明者らが実験(高温高湿試験)を行った結果、ゲート駆線動回路160のコンタクトホール径を大きくすることでコンタクトホール腐食が低減することが確認された。その結果を表1に示す。
ここで、本実施の形態3で採用したコンタクトホール形成工程の一部断面図を図11および12に示す(同図にて、符号30は露光工程でレジスト8のコンタクトホール部分を感光させるためのフォトマスクであり、ドライエッチング工程では不要であり、存在しない)。ドライエッチング工程において、絶縁膜7を除去すると、露出されている絶縁膜7と同時に、絶縁膜7の上のレジスト8も除去されていく。エッチング工程では、最初から露出していた部分の絶縁膜7を完全に除去するまでエッチングを行う。
図12で示したコンタクトサイズが大きい場合、露出されている絶縁膜7の領域が大きいためエッチング反応時間が長くなる。ドライエッチングで絶縁膜7を除去すると、露出されている絶縁膜7と同時に、絶縁膜7の上のレジストも除去されていく。特にレジストの角の部分が除去されていくため、レジストは徐徐にテーパ形状になっていく。テーパ形状となっている部分のレジスト8は通常の部分と比べて薄いため、ドライエッチングの途中で絶縁膜が露出されていく。そして、ドライエッチングされる絶縁膜7の面積が広くなっていく。
通常、エッチング工程では、最初から露出していた部分の絶縁膜7を完全に除去するまでエッチングを行うため、レジスト8がテーパ形状になっていた部分の絶縁膜7は完全に除去されず、一部が残存する。よって、ドライエッチング後の絶縁膜7は、ドライエッチング前のレジスト8のテーパ形状が反映された角度の緩いテーパ形状となり、その上部にカバレージの良いITOの形成が可能となる。
通常、エッチング工程では、最初から露出していた部分の絶縁膜7を完全に除去するまでエッチングを行うため、レジスト8がテーパ形状になっていた部分の絶縁膜7は完全に除去されず、一部が残存する。よって、ドライエッチング後の絶縁膜7は、ドライエッチング前のレジスト8のテーパ形状が反映された角度の緩いテーパ形状となり、その上部にカバレージの良いITOの形成が可能となる。
図11および図12で示したように、表示パネル300内で用いられる最小サイズのコンタクト(通常は画素に用いられる)のコンタクトホールの断面図(図11)と、コンタクトホールを大きくした場合のコンタクトホールの断面図(図12)とを比較すると、コンタクトホール径を大きくした場合に、絶縁膜7のテーパ角度40が緩やかになっているのがわかる。なお、符号12はフォトマスク30の開口部を示す。
本実施の形態では、コンタクトホール径を複数試して実験した結果、コンタクトホール径が、14um以上でカバレージの良いITOの形成が可能となり、カバレッジ不良の抑制効果が得られた。
本実施の形態では、コンタクトホール径を複数試して実験した結果、コンタクトホール径が、14um以上でカバレージの良いITOの形成が可能となり、カバレッジ不良の抑制効果が得られた。
また、コンタクトホール腐食は、通常、H電圧(VDDまたは、VDDに近い電圧)が与えられるコンタクトホール近傍で発生するため、本実施の形態での適用は、H電圧(VDDまたは、VDDに近い電圧)を与えられたコンタクトホールのみで良く、L電圧(VSSまたは、VSSに近い電圧)与えられるコンタクトホールは、本実施の形態での適用を行わず、画素のコンタクトホールと同程度の大きさにしても良い。
また、図10に示したコンタクトホールの数は、ゲート配線219と透明導電膜218接続する箇所およびソース・ドレイン配線221と透明導電膜218接続する箇所で、それぞれ1個の場合を示したが、コンタクト抵抗を減らす必要がある場合には、本条件に適合するコンタクトホールを多数個配置しても良い。
実施の形態4.
透過型液晶表示パネルは、バックライトから光を照射し、その光の透過量を制御して画像表示を行う。このような透過型液晶表示パネルは、暗所では視認性が高いが、明所では視認性が低くなってしまう。このため、戸外で常時携帯して使用する機会の多い携帯情報端末機器等では、光源としてバックライトを用いずに、周囲光を利用する反射型液晶表示パネルが用いられるようになっている。反射型液晶表示パネルは、基板の画素電極部に透明膜ではなく、反射膜を用いている。そして、周囲光を反射膜表面で反射させることにより、表示を行う。このように、反射型液晶表示パネルでは、バックライトが不要であるため、消費電力を少なくすることができるという長所がある。しかしながら、周囲光が暗い場合には、視認性が極端に低下するという欠点を併せ持つ。
透過型液晶表示パネルは、バックライトから光を照射し、その光の透過量を制御して画像表示を行う。このような透過型液晶表示パネルは、暗所では視認性が高いが、明所では視認性が低くなってしまう。このため、戸外で常時携帯して使用する機会の多い携帯情報端末機器等では、光源としてバックライトを用いずに、周囲光を利用する反射型液晶表示パネルが用いられるようになっている。反射型液晶表示パネルは、基板の画素電極部に透明膜ではなく、反射膜を用いている。そして、周囲光を反射膜表面で反射させることにより、表示を行う。このように、反射型液晶表示パネルでは、バックライトが不要であるため、消費電力を少なくすることができるという長所がある。しかしながら、周囲光が暗い場合には、視認性が極端に低下するという欠点を併せ持つ。
これらの問題点を解消するために、バックライト光の一部を透過させると共に周囲光の一部を反射させる反射透過型液晶表示パネルが周知である。反射透過型液晶表示パネルは、画素電極部に透過膜が用いられた透過部と、画素電極部に反射膜が用いられた反射部を備える。これにより、透過型表示と反射型表示の両方を1つの液晶表示パネルで実現することができる。
次に、図13及び図14を用いて、反射透過型液晶表示パネルの構成を説明する。図13は、反射透過型液晶表示パネルのTFTと画素電極部で構成された画素部を表す平面図である。図14は、反射透過型液晶表示パネルのTFTと画素電極部の構成を示す断面図である。なお、図14においては、駆動回路部分のコンタクトホール106a、106bの断面構成も併せて示す。
透過型液晶表示パネルと同様、反射透過型液晶表示パネルは、TFT10、透過電極101、ゲート配線102、ソース・ドレイン配線103、ゲート配線上コンタクトホール106a、ソース・ドレイン配線上コンタクトホール106bを有する。駆動回路部分では、透過型液晶表示パネルと同様に透明導電膜を介して、ゲート配線102とソース・ドレイン配線103が接続される。
また、反射透過型液晶表示パネルは、TFT10側において画素の略半分の領域に反射電極107が形成される。このように、画素電極として、透過電極101及び反射電極107が用いられる。反射電極107としては、Ag又はAlを用いることが多い。有機平坦化膜6は、感光性アクリル樹脂等が用いられる。
また、反射透過型液晶表示パネルは、TFT10側において画素の略半分の領域に反射電極107が形成される。このように、画素電極として、透過電極101及び反射電極107が用いられる。反射電極107としては、Ag又はAlを用いることが多い。有機平坦化膜6は、感光性アクリル樹脂等が用いられる。
この感光性アクリル樹脂からなる有機平坦化膜6は吸湿する傾向がある。とくに高温、高湿、または結露が生じるような使用環境下では、有機平坦化膜6の吸湿が激しくなり、平坦化膜6中に取り込まれた水分が液晶層9中に浸入して、コンタクトホール腐食を引き起こすという問題があった。
本実施の形態4では、図14に示すように有機平坦化膜6をシール材350を貫いてシール材の外に出ないようにしている。こうすることで、平坦化膜6からの水分の浸入が抑制され、駆動回路160のコンタクトホール腐食を防ぐことが可能となる。
尚、図14で示した有機平坦化膜6とシール材350は隙間なく配置されているが、表示パネル300の外形寸法の制約が許されるのであれば、両者間に間隙を設けてもよく、有機平坦化膜6がシール材350より外に出なければよいのは無論である。
本実施の形態4では、図14に示すように有機平坦化膜6をシール材350を貫いてシール材の外に出ないようにしている。こうすることで、平坦化膜6からの水分の浸入が抑制され、駆動回路160のコンタクトホール腐食を防ぐことが可能となる。
尚、図14で示した有機平坦化膜6とシール材350は隙間なく配置されているが、表示パネル300の外形寸法の制約が許されるのであれば、両者間に間隙を設けてもよく、有機平坦化膜6がシール材350より外に出なければよいのは無論である。
本実施の形態では、反射透過型液晶表示パネルについて説明したが、有機平坦化膜を使用する反射型液晶表示パネルや、さらには開口率向上のために有機平坦化膜を採用した透過型液晶表示パネルに適用することも可能である。
また、個々の実施の形態で説明した構成例は組み合わせることも可能であり、そうすることで、よりコンタクトホール腐食に強い液晶表示パネルを得ることができる。
また、個々の実施の形態で説明した構成例は組み合わせることも可能であり、そうすることで、よりコンタクトホール腐食に強い液晶表示パネルを得ることができる。
さらに、本発明の実施の形態1〜4においては、液晶表示装置を例に採って説明したが、例えば白色EL発光素子とカラーフィルタ層を採用した有機EL表示装置、またはRGB、3色のEL発光層上にオーバーコート層を採用した有機EL表示装置、さらには基板とカソード間に有機樹脂を採用した有機EL表示装置等の走査線駆動回路において、当該回路のコンタクトホール腐食防止に本発明が採用可能である。
6 有機平坦化膜
10、Q1、Q2、Q3、Q4、Qx、TR1 薄膜トランジスタ
100 アレイ基板
102、219 ゲート配線
103、221 ソース・ドレイン配線
105、218 透明導電膜
106、217a、217b コンタクトホール
110 第1の透明基板
160 ゲート線駆動回路
200 カラーフィルタ基板
210 第2の透明基板
212 ゲート電極
213 ゲート絶縁膜
214 アクティブ層
215 オーミックコンタクト層
216 ソース・ドレイン電極
217 保護層
220 カラーフィルタ層
250 透明電極
260 オーバーコート層
270 配向膜
300 表示パネル
330 液晶層
350 シール材
400 表示装置
GL1、GLn ゲート線
SL1、SLn ソース線
CE、CE1 対向電極
DA 表示領域
PA1 第1周辺領域
PA2 第2周辺領域
10、Q1、Q2、Q3、Q4、Qx、TR1 薄膜トランジスタ
100 アレイ基板
102、219 ゲート配線
103、221 ソース・ドレイン配線
105、218 透明導電膜
106、217a、217b コンタクトホール
110 第1の透明基板
160 ゲート線駆動回路
200 カラーフィルタ基板
210 第2の透明基板
212 ゲート電極
213 ゲート絶縁膜
214 アクティブ層
215 オーミックコンタクト層
216 ソース・ドレイン電極
217 保護層
220 カラーフィルタ層
250 透明電極
260 オーバーコート層
270 配向膜
300 表示パネル
330 液晶層
350 シール材
400 表示装置
GL1、GLn ゲート線
SL1、SLn ソース線
CE、CE1 対向電極
DA 表示領域
PA1 第1周辺領域
PA2 第2周辺領域
Claims (7)
- 走査線駆動回路が形成された第一の基板と、
該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
少なくとも前記走査線駆動回路のコンタクトホールは表示領域と同一層の樹脂膜で覆われていることを特徴とする画像表示パネル。 - 走査線駆動回路が形成された第一の基板と、
該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
前記第二の基板の前記第一の基板に対向している面において、透明導電膜が配設され、
該透明導電膜は、表示領域のほぼ全面にわたって配設され、
該表示領域の周辺領域において、前記透明導電膜は、少なくとも前記走査線駆動回路に対応する領域では、前記シールを貫いていないことを特徴とする画像表示パネル。 - 走査線駆動回路が形成された第一の基板と、
該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
前記走査線駆動回路に形成されたコンタクトホールは、画素に形成されたコンタクトホールよりもサイズが大きいことを特徴とする画像表示パネル。 - 走査線駆動回路が形成された第一の基板と、
該第一の基板と第二の基板とが対向するようシールを介して貼り合せられた画像表示パネルであって、
前記第一の基板において、前記第二の基板と対向する面に有機平坦化膜を具備し、
該有機平坦化膜は、少なくとも前記走査線駆動回路に対応する領域では、前記シールを貫いていないことを特徴とする画像表示パネル。 - 前記走査線駆動回路は、第1金属配線と第2金属配線とコンタクトホールを具備し、
該コンタクトホールは、異なる層に形成された前記第1金属配線と前記第2金属配線と透明導電性膜を介して電気的に接続する請求項1乃至4のいずれか一つに記載の画像表示パネル。 - 前記第二の基板上にカラーフィルタ層を配設し、
該カラーフィルタ層のオーバーコート層は、少なくとも前記走査線駆動回路に対応する領域では、前記シールを貫いていないことを特徴とする請求項1乃至5のいずれか一つに記載の画像表示パネル。 - 請求項1から請求項6のいずれか一つに記載の画像表示パネルであって、
前記走査線駆動回路を構成するトランジスタは、非晶質シリコン薄膜トランジスタであることを特徴とする画像表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304279A JP2009128678A (ja) | 2007-11-26 | 2007-11-26 | 画像表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304279A JP2009128678A (ja) | 2007-11-26 | 2007-11-26 | 画像表示パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009128678A true JP2009128678A (ja) | 2009-06-11 |
Family
ID=40819653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007304279A Pending JP2009128678A (ja) | 2007-11-26 | 2007-11-26 | 画像表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009128678A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8314912B2 (en) | 2009-05-15 | 2012-11-20 | Mitsubishi Electric Corporation | Liquid crystal display device |
JP2012255840A (ja) * | 2011-06-07 | 2012-12-27 | Japan Display West Co Ltd | 表示装置および電子機器 |
JP2017102485A (ja) * | 2017-03-02 | 2017-06-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN110992832A (zh) * | 2019-12-18 | 2020-04-10 | 厦门天马微电子有限公司 | 一种可拉伸显示面板和可拉伸显示装置 |
CN113867053A (zh) * | 2020-06-30 | 2021-12-31 | 京东方科技集团股份有限公司 | 显示面板及其制备方法 |
-
2007
- 2007-11-26 JP JP2007304279A patent/JP2009128678A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8314912B2 (en) | 2009-05-15 | 2012-11-20 | Mitsubishi Electric Corporation | Liquid crystal display device |
US10191333B2 (en) | 2011-06-07 | 2019-01-29 | Japan Display Inc. | Display device and electronic apparatus |
US8982306B2 (en) | 2011-06-07 | 2015-03-17 | Japan Display West Inc. | Display device and electronic apparatus |
US9323109B2 (en) | 2011-06-07 | 2016-04-26 | Japan Display Inc. | Display device and electronic apparatus |
US9835905B2 (en) | 2011-06-07 | 2017-12-05 | Japan Display Inc. | Display device and electronic apparatus |
JP2012255840A (ja) * | 2011-06-07 | 2012-12-27 | Japan Display West Co Ltd | 表示装置および電子機器 |
US10690968B2 (en) | 2011-06-07 | 2020-06-23 | Japan Display Inc. | Display device and electronic apparatus |
JP2017102485A (ja) * | 2017-03-02 | 2017-06-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN110992832A (zh) * | 2019-12-18 | 2020-04-10 | 厦门天马微电子有限公司 | 一种可拉伸显示面板和可拉伸显示装置 |
CN113867053A (zh) * | 2020-06-30 | 2021-12-31 | 京东方科技集团股份有限公司 | 显示面板及其制备方法 |
WO2022001422A1 (zh) * | 2020-06-30 | 2022-01-06 | 京东方科技集团股份有限公司 | 显示面板及其制备方法 |
US20230060342A1 (en) * | 2020-06-30 | 2023-03-02 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
US11774821B2 (en) | 2020-06-30 | 2023-10-03 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11320701B2 (en) | Active matrix substrate and a liquid crystal display | |
JP5471028B2 (ja) | 液晶表示装置 | |
US7898631B2 (en) | Display device with circuit unit, insulation film and reflective films in the seal region | |
JP5130916B2 (ja) | アクティブマトリクス用走査線駆動回路 | |
JP4854929B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
US7804097B2 (en) | Liquid crystal display device | |
US7679594B2 (en) | Driving circuit built-in liquid crystal display panel | |
US9401122B2 (en) | Display panel | |
JP2007199441A (ja) | 画像表示装置 | |
US8902210B2 (en) | Liquid crystal display device | |
JP2009069776A (ja) | 画像表示装置 | |
JP2009128678A (ja) | 画像表示パネル | |
JP5731901B2 (ja) | 表示装置 | |
JP4958260B2 (ja) | アレイ基板及びこれを有する液晶表示パネル | |
JP5447610B2 (ja) | 画像表示装置 | |
KR20070014242A (ko) | 표시 기판 및 이를 구비한 표시 장치 | |
JP5630530B2 (ja) | 液晶表示装置 | |
JP2007219354A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
KR101022287B1 (ko) | 영상표시장치 | |
KR20070059252A (ko) | 표시 기판과, 이를 구비한 액정표시패널 및 액정표시 장치 |