JP2009117003A - 不揮発性メモリ装置のデータ読み出し方法 - Google Patents
不揮発性メモリ装置のデータ読み出し方法 Download PDFInfo
- Publication number
- JP2009117003A JP2009117003A JP2007291784A JP2007291784A JP2009117003A JP 2009117003 A JP2009117003 A JP 2009117003A JP 2007291784 A JP2007291784 A JP 2007291784A JP 2007291784 A JP2007291784 A JP 2007291784A JP 2009117003 A JP2009117003 A JP 2009117003A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- word line
- bit line
- line voltage
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】高速かつ高信頼性読み出しを可能とした不揮発性メモリ装置のデータ読み出し方法を提供する。
【解決手段】互いに交差するワード線とビット線、及びそれらの各交差部に配置された、電気的書き換え可能な抵抗値を不揮発に記憶する可変抵抗素子を含むメモリセルを有する不揮発性メモリ装置のデータ読み出し方法であって、選択ワード線及び非選択ワード線を第1のワード線電圧に、選択ビット線及び非選択ビット線を第1のビット線電圧に予備充電した後、前記選択ワード線を前記第1のワード線電圧から第2のワード線電圧に、前記選択ビット線を前記第1のビット線電圧から第2のビット線電圧に切り換えて、前記選択ワード線と選択ビット線により選択されるメモリセルのデータを読み出す。
【選択図】図7
【解決手段】互いに交差するワード線とビット線、及びそれらの各交差部に配置された、電気的書き換え可能な抵抗値を不揮発に記憶する可変抵抗素子を含むメモリセルを有する不揮発性メモリ装置のデータ読み出し方法であって、選択ワード線及び非選択ワード線を第1のワード線電圧に、選択ビット線及び非選択ビット線を第1のビット線電圧に予備充電した後、前記選択ワード線を前記第1のワード線電圧から第2のワード線電圧に、前記選択ビット線を前記第1のビット線電圧から第2のビット線電圧に切り換えて、前記選択ワード線と選択ビット線により選択されるメモリセルのデータを読み出す。
【選択図】図7
Description
この発明は、電気的書き換え可能な不揮発性メモリセルを用いて構成されるメモリ装置に係り、特にメモリ素子として可変抵抗素子を用いてその抵抗値をデータとして記憶する不揮発性メモリ装置のデータ読み出し方法に関する。
不揮発性記憶装置として、電気的に書き換え可能な可変抵抗素子の抵抗値情報を不揮発に記憶する抵抗変化メモリ(ReRAM=Resistive Random access memory)が知られている。ReRAMのメモリセルは、遷移金属酸化物からなる記録層を用いた可変抵抗素子を用いて構成される。その記憶状態の読み出しに際しての列選択線および行選択線の電圧関係については、たとえば特許文献1に開示されている。
高密度かつ低コストでReRAMを製造するには直交する列選択線と行選択線の交点にメモリセルを配置することが好ましいが、動作の容易性からは可変抵抗素子にダイオード素子を直列に配置したメモリセルが用いられる(例えば、非特許文献1参照)。
特開2006−66052号公報
Y. Hosoi et al, "High Speed Unipolar Switching Resistance RAM(RRAM) Technology" IEEE International Electron Devices Meeting 2006 Technical Digest p.793-796
この発明は、高速かつ高信頼性読み出しを可能とした不揮発性メモリ装置のデータ読み出し方法を提供することを目的とする。
この発明の一態様によるデータ読み出し方法は、互いに交差するワード線とビット線、及びそれらの各交差部に配置された、電気的書き換え可能な抵抗値を不揮発に記憶する可変抵抗素子を含むメモリセルを有する不揮発性メモリ装置のデータ読み出し方法であって、
選択ワード線及び非選択ワード線を第1のワード線電圧に、選択ビット線及び非選択ビット線を第1のビット線電圧に予備充電した後、
前記選択ワード線を前記第1のワード線電圧から第2のワード線電圧に、前記選択ビット線を前記第1のビット線電圧から第2のビット線電圧に切り換えて、前記選択ワード線と選択ビット線により選択されるメモリセルのデータを読み出す
ことを特徴としている。
選択ワード線及び非選択ワード線を第1のワード線電圧に、選択ビット線及び非選択ビット線を第1のビット線電圧に予備充電した後、
前記選択ワード線を前記第1のワード線電圧から第2のワード線電圧に、前記選択ビット線を前記第1のビット線電圧から第2のビット線電圧に切り換えて、前記選択ワード線と選択ビット線により選択されるメモリセルのデータを読み出す
ことを特徴としている。
この発明によれば、高速かつ高信頼性読み出しを可能とした不揮発性メモリ装置のデータ読み出し方法を提供することができる。
以下、図面を参照して、この発明の実施の形態を説明する。
[実施の形態1]
図1は一実施の形態による不揮発性メモリ装置のメモリセルアレイ構成を示している。メモリセルアレイ11は列方向3、行方向4の範囲のみ示しており、行方向にワード線WL(WLn〜WLn+2)、列方向にビット線BL(BLn−1〜BLn+2)が、互いに交差して配置されている。これらの交点に可変抵抗素子VRとダイオード素子Diからなる不揮発性メモリセルM(M00〜M23)が配置される。
図1は一実施の形態による不揮発性メモリ装置のメモリセルアレイ構成を示している。メモリセルアレイ11は列方向3、行方向4の範囲のみ示しており、行方向にワード線WL(WLn〜WLn+2)、列方向にビット線BL(BLn−1〜BLn+2)が、互いに交差して配置されている。これらの交点に可変抵抗素子VRとダイオード素子Diからなる不揮発性メモリセルM(M00〜M23)が配置される。
ここでは、ダイオード素子Diはアノードがワード線に接続され、ビット線側をカソードとしている。また、可変抵抗素子VRはダイオードDiのカソード側とビット線間に接続される形態を示している。しかしこの接続関係は、これに限定されるわけではない。
メモリセルはたとえば図2(a),(b)に示す積層断面構造をとる。即ちメモリセルは、ビット線BLとワード線WLの間に挟まれた、ダイオードDiと可変抵抗素子VRの積層構造からなる。可変抵抗素子VRは、電極B,Cの間にメモリ素子材料、たとえば遷移金属酸化物からなる記録層を挟んで構成される。ダイオードDiは、電極A,Bの間にpin層を形成した接合ダイオード(例1)、或いは金属/絶縁膜/金属を形成したいわゆるMIMダイオード(例2)として構成される。
図3は図1に対応したメモリセルアレイの三次元構造を示している。
この実施の形態の場合、メモリセルMは高抵抗状態(High−resistance State:HRS)を消去状態(例えばデータ“1”)、低抵抗状態(Low−resistance State:LRS)を書込み状態(例えばデータ“0”)として、2値データ記憶を行う。ここで、高抵抗状態(HRS)セルを低抵抗状態(LRS)にする“0”書き込み動作を狭義の書き込み(或いはセット)動作、低抵抗状態(LRS)のセルを高抵抗状態(HRS)にする“1”書き込み動作を消去(或いはリセット)動作と定義する。図4はそのデータ抵抗値分布の例を示したものである。
図5は、セット、リセット及び読み出しの基本動作電圧波形を示している。高抵抗状態(HRS)セルを低抵抗状態(LRS)にする“0”書き込み動作(セット)動作は、選択メモリセルの電圧(即ち選択ワード線と選択ビット線間の電圧)をVset、その電圧印加時間をTsetとして実現する。
低抵抗状態(LRS)セルを高抵抗状態(HRS)にする“1”書き込み動作(リセット)動作は、選択メモリセルの電圧をVreset、その電圧印加時間をTresetとして実現する。
ここで、Treset>Tsetでありかつ、Vset>Vresetの関係を満たすようにする。これにより、セット動作は電圧過程として行われ、リセット動作はジュール熱による熱過程として行われる。
メモリセルのデータを読み出すためには、セットもしくはリセットとは異なる電圧、具体的にはセット電圧Vset、リセット電圧Vresetより低い短パルス幅の読み出し電圧Vreadにより、セルの状態遷移をきたすことなくセル電流を読む動作として行われる。ここで、セット電圧Vset、リセット電圧Vreset及び読み出し電圧Vreadは、ダイオードDiの順方向電圧より高い。
次に、具体的な書き込み動作と共にこの発明が解決しようとする課題を明らかにし、その課題を解決する具体的な実施の形態を説明する。
前述のようにReRAMでは、短パルス幅(例えば数十ナノ秒)の電圧印加で読み出しが行われる。このとき、選択したワード線とビット線間に接続されたダイオード素子が少なくとも順バイアスになりかつ読み出しに必要な電流を流す電位差を与え、抵抗素子の抵抗値によって流れるセル電流の大小の検知により、その記憶状態を判定する。
図6は、ReRAMのブロック構成の例を示す。ロウドライバ12は、入力されたアドレスにしたがってメモリセルアレイ11のワード線を選択駆動する。カラムゲート13は、入力されたアドレスにしたがって選択ビット線、非選択ビット線の切り替えを行う。
I/Oピン10−1は、データDATAの入出力ピンであり、アドレスADDの入力ピンでもある。I/Oピン10−1を介して入力されるアドレスデータを解釈し、ロウアドレスとカラムアドレス、必要があればブロックアドレス等に分離、デコードするために、アドレスデコーダ14が設けられている。コントロール回路15は、制御ピン10−2を介してホストデバイスから与えられる制御信号(たとえばチップイネーブル/CE、出力イネーブル/OExなど)を受け取り、装置の動作を制御する。
I/Oピン10−1を介して受け取る書込みデータ等を保持、解釈するために、データ入力バッファ16−1が、メモリセルアレイから読み出されたデータを装置外部に出力するために出力バッファ16−2が設けられている。ビット線ドライバ17は、書込み(セット)、消去(リセット)および読み出しに必要な電圧をセンスアンプ18に供給する。センスアンプ18は、読み出しデータを参照電位Refと比較してアナログ電圧値を検知し、バイナリデータに変換する。
図7は、読み出し動作波形を示している。WLselは、読み出し選択ワード線、WLuselは、読み出し非選択ワード線、BLselは、読み出し選択ビット線、BLuselは、読み出し非選択ビット線をそれぞれ示す。
この実施の形態では、読み出し動作の間(t2−t3)、選択ワード線WLselに与える正電圧Vw2が読み出し電圧である。具体的には、選択ビット線BLselの電圧Vb0を0V又はこれに近い小さい値として、選択ワード線Wselと選択ビット線BLselの間の電圧Vw2−Vb0が選択メモリセルにかかる読み出し電圧である。
一方、この読み出し動作期間、非選択ビット線BLuselに与えられる正電圧Vb2は、選択ワード線WLselに与えられた読み出し電圧がこの非選択ビット線につながる非選択セルにかかるのを防止するための阻止電圧である。Vb2をVw2に近い値として、非選択メモリセルにかかる電圧は、Vw2−Vb2,Vw0−Vb2,Vw0−Vb0の何れかとなり、ダイオードが逆バイアスになるか、或いは順バイアスでも立ち上がらない程度の小さい値になる。
この実施の形態では、装置がアクティブになったとき、読み出し動作期間t2−t3に先立って、ワード線及びビット線を読み出し電圧Vw2や阻止電圧Vb2より低い正の中間電圧Vw1,Vb1に充電する予備充電期間t1−t2を設定している。具体的に例えば、中間電圧Vw1とVb1とは等しい値、或いは近い値とする。
具体的に説明する。ReRAMは、装置をスタンドバイ状態(スリープ状態)にするため、制御信号チップイネーブル/CEのピンを有する。/CE=Hレベルのとき(時刻t1以前)は、その他の制御ピン(たとえば出力イネーブル/OEx)を動作させても、その動作状態は認識されない。また、装置消費電流を抑制するため、内部昇圧あるいは降圧回路を保持する場合はその動作を必要最小限に止める。
この状態にあっては、読み出し選択ワード線WLsel、読み出し非選択ワード線WLusel、読み出し選択ビット線BLsel、読み出し非選択ビット線BLuselのいずれもほぼVss(=0V)に維持され、スタンドバイ状態との整合がとられる。
この状態で、チップイネーブルピン(/CE)をLレベルにすることで、ReRAMをスタンドバイ状態からアクティブ状態にする(時刻t1)。この状態変化を装置内部のコントロール回路15が検知し、全ワード線を正電圧Vw1に、全ビット線を正電圧Vb1に設定する制御をおこなう。Vw1は、選択ワード線WLselに与える読み出し電圧Vw2より低く、Vb1は非選択ビット線BLuselに与える阻止電圧Vb2より低い電圧値である。従ってこの段階では選択メモリセルにも必要な読み出し電圧がかからない。
次に読み出しアドレスが確定している状態で、出力イネーブル(/OEx)ピンをHレベルからLレベルにすることで読み出し動作を開始し(時刻t2)、I/Oピン10−1には所定時間後に読み出しデータが出力される。
読み出し動作時(t2−t3)は、図7に示すように選択ワード線WLselでは電圧Vw1からより高い電圧Vw2にレベルが切り換えられ、非選択ワード線WLuselではVw1からより低い電圧Vw0(例えば0V)に切り換えられる。また、選択ビット線BLselでは、電圧Vb1からより低い電圧Vb0(例えば0V)に切り換えられ、非選択ビット線BLuselでは、Vb1からより高い電圧Vb2に切り換えられる。
ここで、各電圧の関係は、Vw2>Vw0の関係にある場合はVw2>Vw1>Vw0≧0Vの関係を維持し、Vb2>Vb0の関係にある場合は、Vb2>Vb1>Vb0≧0Vの関係を維持する。これにより、選択メモリセルのみに必要な読み出し電圧がかかり、非選択メモリセルではダイオードが順バイアスにならないか、逆バイアスの状態になる。
より具体的に説明する。メモリセルアレイにおいては、ロウ方向においては選択ワード線、非選択ワード線の2種があり、カラム方向においては選択ビット線、非選択ビット線の2種があるから、その電位関係には計4通りの組み合わせがある。選択ワード線WLselと選択ビット線BLselに接続されたメモリセルには、ダイオードを十分に順バイアスするに必要な読み出し電圧Vw2−Vb0がかかる。
これに対して、選択ワード線WLselと非選択ビット線BLuselに接続された非選択メモリセルについては、Vw2−Vb2なる電圧がかかる。即ち非選択ビット線の正電圧Vb2が、選択ワード線の正電圧Vw2により非選択メモリセルのダイオードが順バイアスになるのを阻止する電圧となり、Vw2−Vb2は小さな電圧となる。
非選択ワード線WLuselと選択ビット線BLselに接続された非選択メモリセルには、Vw0−Vb0という小さな電圧が、また非選択ワード線WLuselと非選択ビット線BLuselに接続された非選択メモリセルには、Vw0−Vb2という、ダイオードが逆バイアスとなる電圧がかかる。なおVw1−Vb1は0Vであっても良い。
時刻t3で読み出し動作を終了し(/OEx=H)、時刻t1後の状態と同じ電位関係に戻して、次の読み出しに対する準備を行う(時刻t3−t4)。
時刻t4で読み出し動作をすべて終了し、装置をアクティブ状態からスタンドバイ状態に戻す。即ち全ビット線、全ワード線を0Vにして、消費電流抑制を行う。
従来より、読み出し動作におけるワード線やビット線に与える電圧は書込み(セット)、消去(リセット)より電圧は低い。しかし大容量化により充電すべきワード線ないしはビット線容量や抵抗が増大し、もしくはその物理長が増大するにつれ、充放電にかかる遷移時間の増大が読み出し性能の劣化となる。
本実施の形態の方式においては、メモリセルの両端子間に印加される電圧は従来と同様であるが、両端子の絶対電位が異なることが特徴である。即ち本実施形態においては、装置がアクティブ状態にあり、読み出し動作に入る前に、ワード線を中間電圧Vw1に、ビット線も同様に中間電圧Vb1に予備充電しておく。これにより、選択ワード線にその後与える読み出し電圧Vw2までの電圧振幅が小さくなり、また非選択ビット線についてもその後に与える読み出し阻止電圧Vb2までの電圧振幅が小さくなる。
以上により、ワード線やビット線の容量や抵抗、物理長が増大した場合でも、メモリセルに印加される電圧を変更することなく、短時間での読み出し動作が可能となる。また、ワード線およびビット線間で容量、抵抗、物理長が著しく異なった場合に、充電速度差から予期せぬ電位差を生じる懸念を回避することができ、読み出し動作に伴う誤書込み(誤セット)、誤消去(誤リセット)を回避することが可能になる。
[実施の形態2]
図8は先の実施の形態1を変形した、ReRAMのブロック構成例である。ここではメモリセルアレイ11は、複数個(図8の例では9個)のバンク11−1に分割されている。そして、ワード線ドライバ12は、グローバルワード線ドライバ12−1と、各バンク11−1に付属するローカルワード線ドライバ12−2により構成される。同様にカラムゲート13は、グローバルカラムゲート13−1と、各バンク11−1に付属するローカルカラムゲート13−2により構成される。
図8は先の実施の形態1を変形した、ReRAMのブロック構成例である。ここではメモリセルアレイ11は、複数個(図8の例では9個)のバンク11−1に分割されている。そして、ワード線ドライバ12は、グローバルワード線ドライバ12−1と、各バンク11−1に付属するローカルワード線ドライバ12−2により構成される。同様にカラムゲート13は、グローバルカラムゲート13−1と、各バンク11−1に付属するローカルカラムゲート13−2により構成される。
それ以外の部分は先の実施の形態1と同様である。
この実施の形態2の場合、スタンドバイ状態からアクティブ状態に切り替える際に、バンクアドレスが確定しているとすれば、ワード線およびビット線の中間電位への予備充電は読み出し対象のバンクについてのみ実施すればよく、残りの非選択バンクでの予備充電は必要がない。従って、無駄な充放電動作を避けることができる。
図9は、この実施の形態2の読み出し動作波形を、先の実施の形態1の図7と対応させて示している。選択バンクにおける読み出し選択ワード線をSEL Bank/WLsel、読み出し非選択ワード線をSEL Bank/WLusel、読み出し選択ビット線をSEL Bank/BLsel、読み出し非選択ビット線をSEL Bank/BLuselとして示している。また、非選択バンクにおける読み出し選択ワード線をUSEL Bank/WLsel、読み出し非選択ワードを線USEL Bank/WLusel、読み出し選択ビット線をUSEL Bank/BLsel、読み出し非選択ビット線をUSEL Bank/BLuselとして示している。
選択バンクにおける読み出し動作波形は、前記実施の形態1と同様である。非選択バンクは、時刻t1からの予備充電はなく、時刻t2での選択ワード線、非選択ワード線、選択ビット線、非選択ビット線への電圧印加も行われず、スタンドバイ状態におかれる。
この実施の形態2によれば、読み出しに関与しないバンクへの無用な予備充電を行わないため、予備充電動作にかかる消費電流を抑制することができる。また実効的にワード線、ビット線の負荷容量を削減することができるので、一層の高速動作が可能になる。
[実施の形態3]
図10は、実施の形態1を変形した実施の形態3の読み出し動作波形を、図7と対応させて示している。
図10は、実施の形態1を変形した実施の形態3の読み出し動作波形を、図7と対応させて示している。
実施の形態1においては、読み出し動作期間(t2−t3)、選択ワード線、非選択ワード線、選択ビット線、非選択ビット線のすべてを充電もしくは放電動作させた。
しかし、可変抵抗素子にダイオード素子を直列に接続したメモリセルでは、ダイオードの順方向降下電圧Vf(たとえばVf=0.6V)より低い電圧では、セル電流は流れない。よって、図7に示す、選択ワード線、選択ビット線以外のメモリセルにおいて、読み出し動作期間t2−t3において、非選択セルの電圧がダイオードの順方向降下電圧よりも低い値になることが保証されるならば、充放電動作の一部を省略することができる。
具体的には図10においては、非選択ワード線WLuselを予備充電電圧(Vw1)から変更せず、また非選択ビット線BLuselを予備充電電圧(Vb1)から変更せずに、読み出し動作を行わせている。
即ち、図10において、Vw2−Vb1及びVw1−Vb0がVfを超えない範囲において、ダイオード素子がセル電流を阻止するから、非選択ワード線、非選択ビット線の充放電動作を省略して、予備充電電位を維持することが可能である。これにより、無用なレベル遷移をなくすことにより、一層の高速化ができる。
図10では、t2−t3の間、非選択ワード線の放電、非選択ビット線の充電の両方を省略しているが、非選択セルの両端電圧との関係でそのいずれか一方のみを省略することもあり得る。
[実施の形態4]
実施の形態1−3においては、ReRAMの読み出し動作において、その読み出しアドレスの指定を、I/Oピン10−1を介して行う方式とした。しかし高速動作のためには、アドレス入力を確定させ、出力イネーブル(/OEx)をLレベルに変化させ、データを出力することが障害になることが考えられる。
実施の形態1−3においては、ReRAMの読み出し動作において、その読み出しアドレスの指定を、I/Oピン10−1を介して行う方式とした。しかし高速動作のためには、アドレス入力を確定させ、出力イネーブル(/OEx)をLレベルに変化させ、データを出力することが障害になることが考えられる。
これに対して、図11に示すように、入出力ピン(IOx)10−1とは独立に、アドレスADDを入力するアドレスピン(ADDx)10−3を設ける方式が有効になる。図11では、アドレスデコーダ14、コントロール回路15、入力バッファ16−1、出力バッファ16−2の部分のみ示したが、他の構成は、先の各実施の形態と同様である。
[実施の形態5]
図12は、実施の形態1を変形して、ReRAMの制御をコマンド入力により行う方式とした場合のブロック構成を図6と対応させて示している。コントロール回路15−1には、各種制御信号(チップイネーブル/CEx、書き込みイネーブル/WEx、出力イネーブル/OEx)などのほかに、入出力ピン10−1を介して与えられるコマンドCMDが入力される。コントロール回路15−1はこのコマンドCMDをデコードして、動作制御を行う。その他の構成は実施の形態1と同じである。
図12は、実施の形態1を変形して、ReRAMの制御をコマンド入力により行う方式とした場合のブロック構成を図6と対応させて示している。コントロール回路15−1には、各種制御信号(チップイネーブル/CEx、書き込みイネーブル/WEx、出力イネーブル/OEx)などのほかに、入出力ピン10−1を介して与えられるコマンドCMDが入力される。コントロール回路15−1はこのコマンドCMDをデコードして、動作制御を行う。その他の構成は実施の形態1と同じである。
コマンドCMDは、外部制御信号である書き込みイネーブル/WExと共に入力され、コントロール回路15−1でデコードされる。読み出し時であれば、たとえば読み出し開始コマンドを解釈し、読み出し動作に必要な内部信号とそのタイミングを生成する。具体的には、たとえばワード線ドライバ12の制御、カラムゲート13の制御等を行う。
図13は、本実施の形態5に即したデータ読み出し動作波形を示す。
書き込みイネーブル/WExのトグル(時刻t0)により、読み出し動作を開始する。書き込みイネーブル/WExと共に入力されたコマンドに基づいて、コントロール回路15−1は、内部信号State1を活性化し(時刻t1)、予備充電状態に入ったことを通知して、ワード線およびビット線はそれぞれVw1,Vb1まで予備充電する。
予め決められた時間経過後、時刻t2でコントロール回路15−1は内部信号State1を非活性化するとともに、内部信号State2を活性化して読み出し動作を開始したことを通知し、選択ワード線、非選択ワード線、選択ビット線、非選択ビット線をそれぞれVw2,Vw0,Vb0,Vb2に変更する。
予め決められた時間経過後、時刻t3にはコントロール回路15−1は内部信号State2を非活性化するとともに、内部信号State3を活性化し、メモリセル動作に必要な後処理を行う。ここでは図示しないが、センスアンプ18によりセンスしたデータを出力バッファ16−2に転送するなどの動作である。
予め決められた時間経過後、時刻t4にはコントロール回路15−1は内部信号State3を非活性化する。これにより一連の読み出しにかかるコマンド動作を終了する。必要があれば、図示しないが、装置外部に内部処理が終了したことを通知する。
本実施の形態5は先の実施の形態1の内部動作を装置外部の制御ピンの信号レベル変化をトリガにして行うか、あらかじめ装置内部で決定されたタイミングで制御するかが異なるのみで、メモリセルの読み出し動作方式は実施の形態1と同じである。
また、本実施の形態5は、実施の形態2−4にも同様に適用可能である。
10−1…I/Oピン、10−2…制御信号入力ピン、10−3…アドレス入力ピン、11…メモリセルアレイ、12…ワード線ドライバ、13…カラムゲート、14…アドレスデコーダ、15…コントロール回路、16−1,16−2…入出力バッファ、17…ビット線ドライバ、18…センスアンプ。
Claims (5)
- 互いに交差するワード線とビット線、及びそれらの各交差部に配置された、電気的書き換え可能な抵抗値を不揮発に記憶する可変抵抗素子を含むメモリセルを有する不揮発性メモリ装置のデータ読み出し方法であって、
選択ワード線及び非選択ワード線を第1のワード線電圧に、選択ビット線及び非選択ビット線を第1のビット線電圧に予備充電した後、
前記選択ワード線を前記第1のワード線電圧から第2のワード線電圧に、前記選択ビット線を前記第1のビット線電圧から第2のビット線電圧に切り換えて、前記選択ワード線と選択ビット線により選択されるメモリセルのデータを読み出す
ことを特徴とする不揮発性メモリ装置のデータ読み出し方法。 - 前記予備充電後のデータ読み出し時、前記非選択ワード線を前記第1のワード線電圧から第3のワード線電圧に、前記非選択ビット線を前記第1のビット線電圧から第3のビット線電圧に切り換える
ことを特徴とする請求項1記載の不揮発性メモリ装置のデータ読み出し方法。 - 前記予備充電後のデータ読み出し時、前記非選択ワード線の前記第1のワード線電圧および前記非選択ビット線の前記第1のビット線電圧の少くとも一方をそのまま維持する
ことを特徴とする請求項1記載の不揮発性メモリ装置のデータ読み出し方法。 - 前記メモリセルは、ワード線側をアノードとして前記可変抵抗素子と直列接続されたダイオードを有し、
前記第1のワード線電圧を正電圧Vw1、前記第1のビット線電圧を正電圧Vb1として、ほぼVw1=Vb1に設定し、
前記第2のワード線電圧をVw1より高い電圧Vw2、前記第2のビット線電圧をVb1より低い電圧Vb0として、Vw2−Vb0が選択メモリセルにダイオードを順バイアスする読み出し電圧として与えられる
ことを特徴とする請求項1記載の不揮発性メモリ装置のデータ読み出し方法。 - 前記メモリセルは、ワード線側をアノードとして前記可変抵抗素子と直列接続されたダイオードを有し、
前記第1のワード線電圧を正電圧Vw1、前記第1のビット線電圧を正電圧Vb1として、ほぼVw1=Vb1に設定し、
前記第3のワード線電圧を前記第1のワード線電圧Vw1より低い電圧Vw0とし、前記第3のビット線電圧を前記第1のワード線電圧Vb1より高い電圧Vb2として、Vw2−Vb0が選択メモリセルにダイオードを順バイアスする読み出し電圧として与えられる
ことを特徴とする請求項2記載の不揮発性メモリ装置のデータ読み出し方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291784A JP2009117003A (ja) | 2007-11-09 | 2007-11-09 | 不揮発性メモリ装置のデータ読み出し方法 |
US12/266,884 US7835174B2 (en) | 2007-11-09 | 2008-11-07 | Non-volatile memory device and method of reading data therefrom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291784A JP2009117003A (ja) | 2007-11-09 | 2007-11-09 | 不揮発性メモリ装置のデータ読み出し方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117003A true JP2009117003A (ja) | 2009-05-28 |
Family
ID=40623557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007291784A Withdrawn JP2009117003A (ja) | 2007-11-09 | 2007-11-09 | 不揮発性メモリ装置のデータ読み出し方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7835174B2 (ja) |
JP (1) | JP2009117003A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011065737A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 抵抗変化型メモリ |
WO2012153488A1 (ja) * | 2011-05-11 | 2012-11-15 | パナソニック株式会社 | クロスポイント型抵抗変化不揮発性記憶装置およびその読み出し方法 |
US8477525B2 (en) | 2010-03-18 | 2013-07-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method of nonvolatile semiconductor memory |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796436B2 (en) * | 2008-07-03 | 2010-09-14 | Macronix International Co., Ltd. | Reading method for MLC memory and reading circuit using the same |
KR101453969B1 (ko) * | 2008-07-31 | 2014-10-22 | 삼성전자주식회사 | 저항성 메모리 장치 및 그것의 쓰기 방법 |
WO2010019441A1 (en) * | 2008-08-14 | 2010-02-18 | Nantero, Inc. | Nonvolatile nanotube programmable logic devices and field programmable gate array |
US8861276B2 (en) | 2011-06-21 | 2014-10-14 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system comprising same, and method of operating same |
WO2012178114A2 (en) * | 2011-06-24 | 2012-12-27 | Rambus Inc. | Resistance memory cell |
US8675390B2 (en) | 2011-10-21 | 2014-03-18 | Qualcomm Incorporated | System and method for MRAM having controlled averagable and isolatable voltage reference |
EP2608210B1 (en) * | 2011-12-23 | 2019-04-17 | IMEC vzw | Stacked RRAM array with integrated transistor selector |
KR101965686B1 (ko) | 2012-02-27 | 2019-04-04 | 삼성전자주식회사 | 수직형 저항 메모리 장치의 읽기 방법 |
US9425237B2 (en) | 2014-03-11 | 2016-08-23 | Crossbar, Inc. | Selector device for two-terminal memory |
US9768234B2 (en) | 2014-05-20 | 2017-09-19 | Crossbar, Inc. | Resistive memory architecture and devices |
US9704540B2 (en) * | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9633724B2 (en) * | 2014-07-07 | 2017-04-25 | Crossbar, Inc. | Sensing a non-volatile memory device utilizing selector device holding characteristics |
US10211397B1 (en) | 2014-07-07 | 2019-02-19 | Crossbar, Inc. | Threshold voltage tuning for a volatile selection device |
US10115819B2 (en) | 2015-05-29 | 2018-10-30 | Crossbar, Inc. | Recessed high voltage metal oxide semiconductor transistor for RRAM cell |
US9698201B2 (en) | 2014-07-09 | 2017-07-04 | Crossbar, Inc. | High density selector-based non volatile memory cell and fabrication |
US9460788B2 (en) | 2014-07-09 | 2016-10-04 | Crossbar, Inc. | Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor |
US9685483B2 (en) | 2014-07-09 | 2017-06-20 | Crossbar, Inc. | Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process |
KR102161739B1 (ko) | 2014-07-15 | 2020-10-05 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
US9576651B2 (en) * | 2015-01-21 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company Limited | RRAM and method of read operation for RRAM |
US10340005B2 (en) | 2015-07-29 | 2019-07-02 | Nantero, Inc. | Resistive change element arrays with in situ initialization |
US10290349B2 (en) | 2015-07-29 | 2019-05-14 | Nantero, Inc. | DDR compatible open array architectures for resistive change element arrays |
EP3389051B1 (en) * | 2016-01-18 | 2020-09-09 | Huawei Technologies Co., Ltd. | Memory device and data-processing method based on multi-layer rram crossbar array |
KR102634322B1 (ko) * | 2016-10-10 | 2024-02-07 | 삼성전자주식회사 | 양방향 스위치를 갖는 가변 저항 메모리 장치, 메모리 시스템, 그리고 그것의 동작 방법 |
JP2018160295A (ja) * | 2017-03-22 | 2018-10-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10096362B1 (en) | 2017-03-24 | 2018-10-09 | Crossbar, Inc. | Switching block configuration bit comprising a non-volatile memory cell |
JP7070190B2 (ja) * | 2018-07-18 | 2022-05-18 | 株式会社デンソー | ニューラルネットワーク回路 |
KR20220013158A (ko) * | 2020-07-24 | 2022-02-04 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
WO2023019495A1 (en) * | 2021-08-19 | 2023-02-23 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Memory device and controlling method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839269B2 (en) | 2001-12-28 | 2005-01-04 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
JP4189395B2 (ja) | 2004-07-28 | 2008-12-03 | シャープ株式会社 | 不揮発性半導体記憶装置及び読み出し方法 |
JP4606869B2 (ja) * | 2004-12-24 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100674997B1 (ko) | 2005-10-15 | 2007-01-29 | 삼성전자주식회사 | 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법 |
-
2007
- 2007-11-09 JP JP2007291784A patent/JP2009117003A/ja not_active Withdrawn
-
2008
- 2008-11-07 US US12/266,884 patent/US7835174B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011065737A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 抵抗変化型メモリ |
US8477525B2 (en) | 2010-03-18 | 2013-07-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method of nonvolatile semiconductor memory |
WO2012153488A1 (ja) * | 2011-05-11 | 2012-11-15 | パナソニック株式会社 | クロスポイント型抵抗変化不揮発性記憶装置およびその読み出し方法 |
CN102884584A (zh) * | 2011-05-11 | 2013-01-16 | 松下电器产业株式会社 | 交叉点型电阻变化非易失性存储装置及其读取方法 |
JP5144843B2 (ja) * | 2011-05-11 | 2013-02-13 | パナソニック株式会社 | クロスポイント型抵抗変化不揮発性記憶装置およびその読み出し方法 |
US8982603B2 (en) | 2011-05-11 | 2015-03-17 | Panasonic Intellectual Property Management Co., Ltd. | Cross point variable resistance nonvolatile memory device and method of reading thereby |
Also Published As
Publication number | Publication date |
---|---|
US20090122592A1 (en) | 2009-05-14 |
US7835174B2 (en) | 2010-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009117003A (ja) | 不揮発性メモリ装置のデータ読み出し方法 | |
JP5233815B2 (ja) | 抵抗変化型メモリデバイスおよびその動作方法 | |
JP5127661B2 (ja) | 半導体記憶装置 | |
JP5521612B2 (ja) | 不揮発性半導体メモリデバイス | |
US7800935B2 (en) | Resistance change memory device | |
JP4410272B2 (ja) | 不揮発性メモリ装置及びそのデータ書き込み方法 | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
KR101964994B1 (ko) | 저항변화형 메모리 디바이스 및 그 구동 방법 | |
JP4940287B2 (ja) | 不揮発性半導体記憶装置 | |
JP5282607B2 (ja) | 抵抗変化型メモリデバイスおよびその動作方法 | |
US8391047B2 (en) | Method of executing a forming operation to variable resistance element | |
JP5197427B2 (ja) | 半導体記憶装置 | |
JP5175769B2 (ja) | 半導体記憶装置 | |
CN105575424A (zh) | 电阻式存储器件及其操作方法 | |
US8750017B2 (en) | Resistance-change memory | |
JP4856202B2 (ja) | 半導体記憶装置 | |
JP5072564B2 (ja) | 半導体記憶装置及びメモリセル電圧印加方法 | |
JP5060435B2 (ja) | 半導体記憶装置 | |
JP5622715B2 (ja) | 半導体記憶装置 | |
JP2010225221A (ja) | 半導体記憶装置 | |
JP2008287827A (ja) | 不揮発性メモリ装置のデータ書き込み方法 | |
KR20110055366A (ko) | 불휘발성 반도체 기억 장치 | |
KR20100097407A (ko) | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법 | |
JP2011204302A (ja) | 半導体記憶装置 | |
JP2009266312A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |