JP2009105276A - 半導体チップの実装方法及び半導体搭載用配線基板 - Google Patents

半導体チップの実装方法及び半導体搭載用配線基板 Download PDF

Info

Publication number
JP2009105276A
JP2009105276A JP2007276578A JP2007276578A JP2009105276A JP 2009105276 A JP2009105276 A JP 2009105276A JP 2007276578 A JP2007276578 A JP 2007276578A JP 2007276578 A JP2007276578 A JP 2007276578A JP 2009105276 A JP2009105276 A JP 2009105276A
Authority
JP
Japan
Prior art keywords
semiconductor
mounting
resin layer
wiring board
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007276578A
Other languages
English (en)
Inventor
Kazutaka Yoshida
和孝 吉田
Wakahiro Kawai
若浩 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2007276578A priority Critical patent/JP2009105276A/ja
Priority to US12/257,022 priority patent/US20090111222A1/en
Priority to EP08253453A priority patent/EP2053647A3/en
Priority to CNA2008101729121A priority patent/CN101419919A/zh
Publication of JP2009105276A publication Critical patent/JP2009105276A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの実装方法及び半導体搭載用配線基板において、高温、高圧力を半導体実装部に負荷しても、半導体直下と配線パタ−ンが電気的に短絡することのない、半導体チップの実装方法及び半導体搭載用配線基板を提供する。
【解決手段】配線回路２２と、熱可塑性樹脂層２４との間に熱硬化性樹脂層４０を設けるとともに、熱硬化性樹脂層４０において、硬化剤の使用量を通常の使用量の１／２にして架橋度を低くする。
【選択図】図１

Description

本発明は、航空タグ、物流管理用ラベル、無人改札用パス等として機能する電磁波読取り可能なデ−タキャリアの製造等に好適な半導体チップの実装方法及び半導体搭載用配線基板に係わり、特に、配線基板上に、半導体チップをフリップチップ方式で超音波を用いて低コストに実装することを可能とした半導体チップの実装方法及び半導体搭載用配線基板に関するものである。
近年、カ−ド型電子機器、物流管理用タグ、携帯電話等携帯用電子機器、あるいは画像機器等の進展に伴ない、半導体等を実装したプリント配線基板の低コスト化、薄型化に対する要求が急速に高まっている。
近年のこうした薄型化への要求に対して、プリント配線基板にベアの半導体チップを直接実装するフリップチップ方式（以下「ＦＣ方式」と言う）に関する提案が盛んになされている。図４には、このＦＣ方式を利用した半導体チップの実装方法による実装構造の断面図が示されている。なお、以下において、図４に使用されている符号を丸カッコを付して示す。
図４に示すように、このＦＣ方式は、半導体チップ（１０）の電極にあらかじめ接続用の突起状端子（以下「バンプ」と言う）（１１）を形成しておき、このバンプ（１１）と樹脂基板（２１）上の配線回路（２２）を位置合わせした後、ハンダ、あるいは導電性ペ−スト等により接続する方法である。
ところが、こうした従来の方法にあっては、バンプ（１１）と配線回路（２２）を接続するためのハンダ、あるいは導電性ペーストの供給、硬化等の工程が複雑で高コスト化する問題があり、また、バンプ接続部分の耐湿信頼性、あるいは半導体の搭載強度を得るため、半導体チップ（１０）と樹脂基板（２１）との間にアンダーフィル（２３）と呼ばれる絶縁樹脂を充填してバンプ接続部分を封止する必要があり、このアンダーフィル（２３）を充填し硬化させる工程が必要となるため、製造コストが高くなる問題がある。
この問題の解決方法として、特許文献１で提案されているような、異方導電フィルムを用いて半導体を実装する方法（以下「ＡＣＦ」と言う）がある。この方法は、熱可塑性や熱硬化性の樹脂中に導電性の微粒子を分散させた異方導電フィルムを半導体と基板回路の間に挿入し、熱圧着によって樹脂を流動させ、バンプ、基板回路間に挟まれた導電性の微粒子によって厚さ方向の電気的接続を得る方法である。この方法では、半導体を実装する際の基板回路との位置合わせが比較的ラフに行える上に、樹脂硬化時間が１０〜２０秒と短く、アンダーフィル等の封止材を用いる必要がなく、製造コストの低下が狙えるという効果がある。
ところが、前記異方導電シートは比較的高価であり、硬化温度に２００℃以上という高温度が必要なため、耐熱性のない基板には用いることができないという問題がある。また、比較的短時間ではあるが、樹脂材の硬化に１０〜２０秒を要し、さらなる工程の簡略化、高速化というのは困難である。
さらに、バンプと基板パターン間の電気的接続は、樹脂材内に分散された微粒導電粒子の接触により行うため、接続の信頼性に乏しいという問題もある。
そこで、特許文献２において、半導体チップの新規実装方法の提案がなされた。この実装方法について以下に説明する。なお、ここで使用されている符号については、角カッコを付して示す。
図５は、超音波実装工程の詳細を示す説明図であり、この半導体チップの実装方法は、樹脂基板［２１］上に積層された金属箔の表面に熱可塑性の樹脂材（レジスト）［２４］からなるインク材を所要配線回路［２２］状に塗布形成し、該インク材より露出した部分の金属をエッチングにより除去することによって作製された半導体搭載用配線基板［２０］を加熱（工程Ａ）し、次に、半導体チップ［１０］から突出したバンプ［１１］を超音波［１００］を印加しながら半導体搭載用配線基板［２０］に押し当てて熱可塑性樹脂層［２４］を除去（工程Ｂ）し、さらに、バンプ［１１］と配線回路［２２］間に超音波［１００］により電極領域［１１０］の形成を行う（工程Ｃ）方法である。
この特許文献２記載の方法を用いれば、製造工程、超音波接合、熱可塑性樹脂の溶融、硬化は１〜２秒以内で実行でき、製造時間の短縮ができる。超音波振動によるバンプ、配線回路間の金属溶融接合により、確実な端子間接続が可能であり、接続の高い信頼性が得られる。
ところが図６に示すように、半導体チップ［１０］直下と配線回路［２２］の電気的絶縁は熱可塑性樹脂層［２４］のみによって成されているために、カード等の作製で用いられる積層プレス、射出成型等の加工で、高温、高圧力が同時に該半導体チップ［１０］の実装部に施されると、熱可塑性樹脂層［２４］が再軟化して流動し、半導体チップ［１０］直下と、配線回路［２２］が電気的に短絡する可能性がある（図中（ｂ）の［３１］、［３２］部分参照）。
特許第２５８６１５４号公報
特開２００１−１５６１１０号公報
本発明は上記の問題点に着目してなされたものであり、半導体チップの実装方法及び半導体搭載用配線基板において、高温、高圧力を半導体実装部に負荷しても、半導体直下と配線パタ−ンが電気的に短絡することのない、半導体チップの実装方法及び半導体搭載用配線基板を提供することを目的とする。
本発明は、上記課題を解決するものであり、樹脂基板の片面にアルミ箔を接着する工程と、前記アルミ箔の表面上に所要パターン形状の熱硬化性樹脂層を形成する工程と、前記アルミ箔をエッチングして配線回路を形成する工程と、前記配線回路上に熱可塑性樹脂層を積層する工程と、から半導体搭載用配線基板を製造し、前記配線回路上の電極領域を覆う熱可塑性樹脂層を加熱軟化させた状態において、その軟化状態にある熱可塑性樹脂層の上に半導体ベアチップのバンプを超音波を付与しつつ押し付けることにより、軟化した熱可塑性樹脂層を押し退けてバンプと電極領域とを接触させる工程と、前記バンプと電極領域とが接触した状態において、超音波を継続的に付与することにより、バンプと電極領域とを超音波接合させる工程と、前記溶融した熱可塑性樹脂を冷却固化させて半導体ベアチップ本体を前記半導体搭載用配線基板上に接着させる工程と、を具備する半導体チップの実装方法であって、前記熱硬化性樹脂層は、半導体搭載用配線基板を加熱するとともに、半導体チップのバンプに超音波振動を付加しながら半導体搭載用配線基板にバンプを押し当てることにより半導体チップを半導体搭載用配線基板に実装する実装工程において、前記半導体搭載用配線基板が折れ曲がることにより前記半導体チップ直下と配線回路とが短絡することがない程度の強度を有し、かつ、熱硬化性樹脂層がバンプの先端で除去され配線回路表面に達することができる程度に架橋度を低くしてなることを特徴とする。
また、本発明は、樹脂基板と、前記樹脂基板の片面に積層されており、エッチングにより形成された配線回路と、前記配線回路の表面上に積層された熱硬化性樹脂層と、前記配線回路上に積層された熱可塑性樹脂層とからなる半導体搭載用配線基板であって、前記熱硬化性樹脂層は、半導体搭載用配線基板を加熱するとともに、半導体チップのバンプに超音波振動を付加しながら半導体搭載用配線基板にバンプを押し当てることにより半導体チップを半導体搭載用配線基板に実装する実装工程において、前記半導体搭載用配線基板が折れ曲がることにより前記半導体チップ直下と配線回路とが短絡することがない程度の強度を有し、かつ、熱硬化性樹脂層がバンプの先端で除去され配線回路表面に達することができる程度に架橋度を低くしてなることを特徴とする。
前記熱硬化性樹脂層が、例えばアミン類、酸無水物類、フェノール類といった硬化剤、及び例えばアミン類などの硬化触媒を添加したエポキシ系の樹脂であってもよい。
ここで、熱硬化性樹脂とは、プリポリマーという重合度の小さな粉末または液体状の物質またはこれに硬化剤という物質を加えたものを加熱すると，分子間に三次元的な橋かけ結合（架橋）を形成して硬くなる、立体的な網目構造をもった高分子物質のことである。三次元の架橋構造を持つことから、熱可塑性樹脂に比べると耐熱性や耐薬品性などの物性に優れる。主な熱硬化性樹脂には、フェノール樹脂、エポキシ系樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ポリウレタン、ポリイミドなどがある。
熱硬化性樹脂は、例えば、エポキシ樹脂であれば、電子部品（プリント配線板、抵抗器・コンデンサの封止）、半導体封止（トランジスタ、ＩＣ、ＬＳＩ、ＣＯＢ、ＰＰＧＡ、ＴＡＢの封止）などに用いられ、ユリア樹脂であれば、配線・照明部品、配線器具部品、制御部品、摺動部品、日用雑貨品、キャップ類などに用いられ、それぞれに得意用途、不得意用途がある。
また、熱硬化性樹脂の種類に応じて、その内容、硬化法も異なる。例えば、エポキシ樹脂は、ビスフェノールＡとエピクロルヒドリンとの縮合などによって得られるエポキシ基をもった樹脂で、グリシジル型と非グリシジル型があり、硬化剤と反応させれば、硬化して三次元構造をとる。
そして、本発明においては、この熱硬化性樹脂に含まれる硬化剤の分量を通常使用される分量よりも減らして、架橋度を下げるようにしている。この「通常」の程度は、半導体チップ直下と、配線回路が電気的に短絡することがなく、かつ、加工の際に、軟化状態にない強靭な熱硬化性樹脂層が配線回路の表面に残留し、バンプと配線回路間の電極領域の形成が疎外されることのない程度である。
ここで、エポキシ系の樹脂の接着剤としての性能は、その硬化度によって表され、有機高分子における硬化度は分子の架橋度により推定が可能である。よって、本発明において熱硬化性樹脂にエポキシ系の樹脂を用いた場合には、この架橋度を抑えるべく硬化剤を通常の量よりも少なくし、好適には通常の半分の量とし、硬化度を低くすることにより、エポキシを剥ぎ取り易くして、半導体チップのバンプと基板のＡｌの金属接合を容易にしている。
本発明においては、配線回路と、熱可塑性樹脂層との間に熱硬化性樹脂層を設けるとともに、この熱硬化性樹脂層において、硬化剤の使用量を通常の使用量よりも少なくして架橋度を低くした。これにより、高温、高圧力を半導体実装部に負荷しても、半導体直下と配線パタ−ンが電気的に短絡することを防止することができる。
以下、この発明の実施の形態を添付図面に基づいて説明する。
本発明の半導体搭載用配線基板の構造は、図６（ａ）に示す配線基板とほぼ同様の構造であり、相違する点は、配線回路２２と熱可塑性樹脂層２４との間に熱硬化性樹脂層４０を有する点であるので、図６（ａ）に示す半導体搭載用配線基板２０と同一の構成については同一の符号を付して詳細な説明は省略する。なお、説明に必要な場合は、図３〜６も使用する。
図１は、本発明における半導体チップの実装構造を示す断面図、図２は、本発明に係る半導体搭載用配線基板の製造工程を示す説明図、図３は、通常の熱硬化性樹脂と本発明の熱硬化性樹脂とでシェア強度を比較した結果を示す図である。
図１に示すように、本発明に係る半導体搭載用配線基板２０は、樹脂基材２１上に積層された配線回路２２の表面に、エッチング加工時のレジスト膜となる熱硬化性樹脂層４０と、該熱硬化性樹脂層４０の表面上に熱可塑性樹脂層２４を積層させた２層の機能層で構成され、熱硬化性樹脂層４０が、エポキシ系の主材に通常の半分の硬化剤（例えば アミン類、酸無水物類、フェノール類など）を添加した樹脂、あるいは、前記樹脂からさらに硬化触媒を通常の半分（例えばアミン類）にした樹脂より成ることを特徴としている。
ここで、通常の半分とは、エポキシ系の熱硬化性樹脂であれば、電子部品（プリント配線板、抵抗器・コンデンサの封止）、半導体封止（トランジスタ、ＩＣ、ＬＳＩ、ＣＯＢ、ＰＰＧＡ、ＴＡＢの封止）などに一般的には用いられるが、それぞれの用途に使用される際に含有される硬化剤の一般的な使用量を基準として、それに対し半分の量のことである。
このように本発明に係る半導体搭載用配線基板２０においては、図５に示す半導体搭載用配線基板２０の熱可塑性樹脂層２４と配線回路２２の界面に熱硬化性樹脂層４０を設けている。これにより、カード等の作製で用いられる積層プレス、射出成型等の加工で、高温、高圧力が同時に該半導体チップ１０の実装部に施されても、図６（ｂ）に示すような、半導体チップ１０直下と、配線回路２２が電気的に短絡する問題が発生しないという効果が得られる。
一方、この熱硬化性樹脂層４０に使用する熱硬化性樹脂が、通常のもの、すなわち、電子部品（プリント配線板、抵抗器・コンデンサの封止）、半導体封止（トランジスタ、ＩＣ、ＬＳＩ、ＣＯＢ、ＰＰＧＡ、ＴＡＢの封止）などに用いる際に、一般的な品質要求を満たすように必要量の硬化剤が含有されたものであると、上記特許文献２で提案されている実装方法を用いた場合に次のような問題が生ずる可能性がある。すなわち、図５（工程Ｂ）の、半導体チップ１０に超音波１００を印加した状態で、半導体チップ１０から突出したバンプ１１を半導体搭載用配線基板２０に押し付けて上記２つの機能層である熱可塑性樹脂層２４及び熱硬化性樹脂層４０を配線回路２２の表面から削除する工程で、軟化状態にない強靭な熱硬化性樹脂層４０が配線回路２２の表面に残留し、バンプ１１と配線回路２２間の電極領域１１０の形成が疎外される問題が生ずる可能性がある。
そこで、本発明者らは、鋭意研究の結果、この時の熱硬化性樹脂層４０の配線回路２２上での残留は、熱硬化性樹脂の架橋度が高く、強靭であることが主因であることを実験により解明し、この原因解析に基づいて、熱硬化性樹脂層４０を構成するエポキシ系主材に、硬化剤を通常の半分、あるいは、さらに硬化触媒を通常の半分にして架橋度を下げるという対策を講じた。これにより、上記短絡を防止しつつ、熱硬化性樹脂層４０の完全な除去が可能となり、バンプ１１と配線回路２２間の電極領域１１０の形成が疎外される問題も防止できるという効果を得ることができる。
以下、本発明に係わる実施例を図面に従って説明する。
＜実施例＞
先に説明したように、この発明に関わる半導体チップの実装方法（図５参照）は、樹脂基板２１上に形成された配線回路２２の表面に、エポキシ系主材に硬化剤を通常の半分、あるいは、さらに硬化触媒を通常の半分にして架橋度を下げた熱硬化性樹脂層４０絶縁性粒子を設け、さらに熱硬化性樹脂層４０の表面上に熱可塑性樹脂層２４を被覆した半導体搭載用配線基板２０を、加熱によって表面の熱可塑性樹脂が軟化した状態で半導体チップ１０から突出したバンプ１１を熱可塑性樹脂層２４の表面に超音波１００を印加した状態で押し当て、配線回路２２上の絶縁性被膜である、熱可塑性樹脂層２４及び熱硬化性樹脂層４０を除去して、バンプ１１と配線回路２２間の電極領域１１０を形成する工程よりなる工法である。
本実施例の半導体搭載用配線基板２０は、２５μｍのＰＥＴ（ポリエチレンテレフタレート）製フィルム（樹脂基板２１）の片面に３５μｍの硬質アルミからなる配線回路２２を形成し、該配線回路上に形成した、硬化剤、硬化触媒を添加したエポキシ系熱硬化性樹脂層４０上に、再軟化温度が９０℃〜１００℃のポリオレフィン系の熱可塑性樹脂層２４を形成して構成されている。
以下、該実施例の半導体搭載用配線基板を作製する工程を図２に従って説明する。
（工程１）まず第１の工程として、Ａｌ−ＰＥＴ積層基材を用意する。一例として２５μｍ厚のＰＥＴフィルム（樹脂基板２１）の片面に、ウレタン系接着剤を介して３５μｍ厚の硬質アルミ箔５１を重ね、これを１５０℃、圧力５ｋｇ／ｃｍ２の条件で熱ラミネ−トを経て積層接着させる。これにより、ＰＥＴフィルムの面に硬質アルミ箔５１が接着されたＡｌ−ＰＥＴ積層材が完成する。
（工程２）次に、前記積層材の硬質アルミ箔５１の表面上に所要パタ−ン形状の、エポキシ系の熱硬化性樹脂層４０を形成する。
熱硬化性樹脂層４０は、エポキシ樹脂、硬化剤、および硬化触媒を、トルエン３０％、メチルエチルケトン６．１％、ブチルセルソルブ１２％の溶剤に混合分散させたインクをグラビア印刷等の方法によって上記Ａｌ−ＰＥＴ上に塗布、さらに１３０℃〜２００℃の温度で２０秒〜１分程度乾燥させることによって、４〜６μｍ程度の厚さに形成する。尚、この時のインクとして、エポキシ樹脂と硬化剤を、トルエン３０％、メチルエチルケトン６．１％、ブチルセルソルブ１２％の溶剤に混合分散させたインクを使用してもよい。
熱硬化性樹脂層４０を所要の配線パターン形状で印刷することによって、以下、配線回路形成のためのエッチングレジストとして用いることができる。
（工程３）上記工程により形成されたエッチングレジストから露出するＡｌ箔部分を従来公知のエッチングを行うことにより除去し、配線回路２２を形成する。すなわち、このエッチング処理に際しては、エッチング液としてＮａＯＨ（１２０ｇ／ｌ）を５０℃の条件にて使用し、不要なＡｌを除去する。
（工程４）最後に、配線回路２２面に９０℃〜１００℃程度の温度で溶融するポリオレフィン系の熱可塑性接着剤等を、グラビア印刷等の方法によって４〜６μｍ程度塗布することによって、本発明考案で用いる半導体搭載用配線基板２０が完成する。
次に、半導体チップ１０を、上記の工程により形成された半導体搭載用配線基板２０上に実装する工程を図５を用いて説明する。
（工程Ａ）半導体チップ１０はその底面から接続用の金属端子（バンプ）１１を突出させた、いわゆる表面実装型部品として構成されており、その底部から突出するバンプ１１（例えば金より成る）に振動数 ６３ＫＨｚの超音波振動を付加した状態で、１５０℃の加熱により軟化した前記熱可塑性樹脂層２４に負荷圧力０．２Ｋｇ/ｍｍ２で押し当てる。
（工程Ｂ）この時軟化した熱可塑性樹脂層２４は、バンプ１１の超音波振動１００によりバンプ１１先端の位置より容易に除去され、バンプ１１は熱硬化性樹脂層４０の表面に達する。
（工程Ｃ）さらに、バンプに超音波振動を負荷しながらバンプを熱硬化性樹脂層４０に押し当てると、熱硬化性樹脂層４０がバンプ１１の先端で除去され、配線回路２２表面に達する。
配線回路２２表面上には酸化物層等の絶縁層が存在するが、この層も超音波振動により機械的に除去され、金属同士（バンプ１１と配線回路２２）の面が接触する。この状態で超音波振動が加えられることで摩擦熱による金属同士の溶融が生じ、電極領域１１０が形成される。
この実装方法における超音波振動の負荷時間は０．５秒程度であり、非常に短時間での半導体チップの実装が可能となる。
さらに上記工程の後、半導体搭載用配線基板２０に付加された１５０℃の加熱を除去すると、溶融した熱可塑性樹脂層２４は再硬化して、半導体チップ１０と配線回路２２間を強力に接着する。
本実施例における半導体チップ１０のバンプ１１と配線回路２２間の接合強度を検証するために、接着剤となる熱可塑性樹脂層２４を未形成とした半導体搭載用配線基板２０を作成し、上記実装工程後のシェア強度を、使用する熱硬化性樹脂層４０の材質を換えて比較した結果を図６に示す。本図にみるように、従来のエポキシ層より、硬化剤、硬化触媒を半減させたエポキシ層の方が倍近いシェア強度になっており、接合界面の電極領域１１０の面積が硬化剤、硬化触媒を半分程度に減らすことで増加できることがわかる。
本発明実装方法による実装構造を示す断面図。 本発明に係る半導体搭載用配線基板の製造工程を示す説明図。 通常の熱硬化性樹脂と本発明の熱硬化性樹脂とでシェア強度を比較した結果を示す図。 従来の実装方法による実装構造を示す断面図。 従来の超音波実装工程の詳細を示す説明図。 従来の実装方法による問題点を示す説明図。
符号の説明
１０ 半導体チップ
１１ バンプ（接続用の突起状端子）
２０ 半導体搭載用配線基板
２１ 樹脂基板
２２ 配線回路
２４ 熱可塑性樹脂層
４０ 熱硬化性樹脂層
５１ 硬質アルミ箔
１００ 超音波
１１０ 電極領域

Claims (4)

  1. 樹脂基板の片面にアルミ箔を接着する工程と、
    前記アルミ箔の表面上に所要パターン形状の熱硬化性樹脂層を形成する工程と、
    前記アルミ箔をエッチングして配線回路を形成する工程と、
    前記配線回路上に熱可塑性樹脂層を積層する工程と、から半導体搭載用配線基板を製造し、
    前記配線回路上の電極領域を覆う熱可塑性樹脂層を加熱軟化させた状態において、その軟化状態にある熱可塑性樹脂層の上に半導体ベアチップのバンプを超音波を付与しつつ押し付けることにより、軟化した熱可塑性樹脂層を押し退けてバンプと電極領域とを接触させる工程と、
    前記バンプと電極領域とが接触した状態において、超音波を継続的に付与することにより、バンプと電極領域とを超音波接合させる工程と、
    前記溶融した熱可塑性樹脂を冷却固化させて半導体ベアチップ本体を前記半導体搭載用配線基板上に接着させる工程と、を具備する半導体チップの実装方法であって、
    前記熱硬化性樹脂層は、
    半導体搭載用配線基板を加熱するとともに、半導体チップのバンプに超音波振動を付加しながら半導体搭載用配線基板にバンプを押し当てることにより半導体チップを半導体搭載用配線基板に実装する実装工程において、前記半導体搭載用配線基板が折れ曲がることにより前記半導体チップ直下と配線回路とが短絡することがない程度の強度を有し、かつ、熱硬化性樹脂層がバンプの先端で除去され配線回路表面に達することができる程度に架橋度を低くしてなること
    を特徴とする半導体チップの実装方法。
  2. 前記熱硬化性樹脂層が、例えばアミン類、酸無水物類、フェノール類といった硬化剤、及び例えばアミン類などの硬化触媒を添加したエポキシ系の樹脂であることを特徴とする、請求項１に記載の半導体チップの実装方法。
  3. 樹脂基板と、
    前記樹脂基板の片面に積層されており、エッチングにより形成された配線回路と、
    前記配線回路の表面上に積層された熱硬化性樹脂層と、
    前記配線回路上に積層された熱可塑性樹脂層とからなるとともに、半導体搭載用配線基板であって、
    前記熱硬化性樹脂層は、
    半導体搭載用配線基板を加熱するとともに、半導体チップのバンプに超音波振動を付加しながら半導体搭載用配線基板にバンプを押し当てることにより半導体チップを半導体搭載用配線基板に実装する実装工程において、前記半導体搭載用配線基板が折れ曲がることにより前記半導体チップ直下と配線回路とが短絡することがない程度の強度を有し、かつ、熱硬化性樹脂層がバンプの先端で除去され配線回路表面に達することができる程度に架橋度を低くしてなること
    を特徴とする半導体搭載用配線基板。
  4. 前記熱硬化性樹脂層が、例えばアミン類、酸無水物類、フェノール類といった硬化剤、及び例えばアミン類などの硬化触媒を添加したエポキシ系の樹脂であることを特徴とする、請求項３に記載の半導体搭載用配線基板。
JP2007276578A 2007-10-24 2007-10-24 半導体チップの実装方法及び半導体搭載用配線基板 Pending JP2009105276A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007276578A JP2009105276A (ja) 2007-10-24 2007-10-24 半導体チップの実装方法及び半導体搭載用配線基板
US12/257,022 US20090111222A1 (en) 2007-10-24 2008-10-23 Semiconductor chip mounting method, semiconductor mounting wiring board producing method and semiconductor mounting wiring board
EP08253453A EP2053647A3 (en) 2007-10-24 2008-10-23 Semiconductor chip mounting method, semiconductor mounting wiring board producing method and semiconductor mounting wiring board
CNA2008101729121A CN101419919A (zh) 2007-10-24 2008-10-24 半导体芯片安装法、半导体安装布线板制作方法及半导体安装布线板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276578A JP2009105276A (ja) 2007-10-24 2007-10-24 半導体チップの実装方法及び半導体搭載用配線基板

Publications (1)

Publication Number Publication Date
JP2009105276A true JP2009105276A (ja) 2009-05-14

Family

ID=40149580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276578A Pending JP2009105276A (ja) 2007-10-24 2007-10-24 半導体チップの実装方法及び半導体搭載用配線基板

Country Status (4)

Country Link
US (1) US20090111222A1 (ja)
EP (1) EP2053647A3 (ja)
JP (1) JP2009105276A (ja)
CN (1) CN101419919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199614B1 (ko) * 2010-03-30 2012-11-09 후지쯔 가부시끼가이샤 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
DE102010062158A1 (de) * 2010-11-30 2012-05-31 Osram Ag Leuchtvorrichtung und Verfahren zum Herstellen einer Leuchtvorrichtung
US20160190045A1 (en) * 2014-12-24 2016-06-30 Rohm Co., Ltd. Semiconductor device and method of making the same
KR20210094195A (ko) 2020-01-20 2021-07-29 삼성디스플레이 주식회사 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
CN115377576B (zh) * 2022-07-07 2023-12-15 江西微电新能源有限公司 盖板组件、制备方法、电池及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342663A (ja) * 2003-05-13 2004-12-02 Fujitsu Ltd 部材接合構造体およびその製造方法
JP2005275802A (ja) * 2004-03-24 2005-10-06 Omron Corp 電波読み取り可能なデータキャリアの製造方法および該製造方法に用いる基板並びに電子部品モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5268048A (en) * 1992-12-10 1993-12-07 Hewlett-Packard Company Reworkable die attachment
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
JP3533665B1 (ja) * 2002-12-17 2004-05-31 オムロン株式会社 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。
CN100523046C (zh) * 2004-03-03 2009-08-05 日立化成工业株式会社 密封用环氧树脂成形材料以及电子器件装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342663A (ja) * 2003-05-13 2004-12-02 Fujitsu Ltd 部材接合構造体およびその製造方法
JP2005275802A (ja) * 2004-03-24 2005-10-06 Omron Corp 電波読み取り可能なデータキャリアの製造方法および該製造方法に用いる基板並びに電子部品モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199614B1 (ko) * 2010-03-30 2012-11-09 후지쯔 가부시끼가이샤 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법

Also Published As

Publication number Publication date
CN101419919A (zh) 2009-04-29
EP2053647A3 (en) 2012-08-01
US20090111222A1 (en) 2009-04-30
EP2053647A2 (en) 2009-04-29

Similar Documents

Publication Publication Date Title
KR100713333B1 (ko) 다층 이방성 도전 필름
US7640655B2 (en) Electronic component embedded board and its manufacturing method
KR100846272B1 (ko) Ｒｆｉｄ 태그 및 그 제조 방법
US20050212131A1 (en) Electric wave readable data carrier manufacturing method, substrate, and electronic component module
JP2009105276A (ja) 半導体チップの実装方法及び半導体搭載用配線基板
JP2000137785A (ja) 非接触型ｉｃカードの製造方法および非接触型ｉｃカード
WO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2007042087A (ja) Ｒｆｉｄタグ及びその製造方法
TWI284844B (en) Noncontact ID card or the like and method of manufacturing the same
EP2138021A1 (en) Electrical connection of components
JPH11345302A (ja) Ｉｃチップの実装方法、ｉｃモジュール、インレットおよびｉｃカード
WO2005027604A1 (ja) 電子部品の実装方法
US11032911B2 (en) Embedded component package structure and manufacturing method thereof
JP2004266130A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JP2007266129A (ja) 半導体装置及び半導体装置の製造方法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2008235839A (ja) 半導体装置およびその製造方法
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
JP2008046910A (ja) 半導体装置の製造方法
JP5024190B2 (ja) Ｉｃモジュール製造方法
JP5029026B2 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130131