JP2005274673A - 配線パターン及び電気素子並びに液晶表示装置 - Google Patents

Abstract

【課題】 第1結合パターン5a群と、この第１結合パターン5aに対して配線ピッチの異なる第2結合パターン5b群とがともに、最小加工寸法の配線ピッチで形成でき、この2つのパターン群を接続する結合パターン15群の形成面積を最小とする配線パターンを提供する。
【解決手段】 本発明の配線パターンは、基板上に形成された配線パターンであり、該配線パターンの折曲部が、並行に配線された複数の第１の配線パターンからなる第１の配線パターン群と、該第１の配線パターン群の各配線パターンと所定の角度を有して接続され、各々が並行に配線された第２配線パターンからなる第２の配線パターン群とからなり、第２の配線パターン各々が、複数の導電層が重ねられて形成されていることを特徴とする。
【選択図】 図１

Description

本発明は、基板上の配線パターンに係わり、特に、所定の角度を有した折曲部を有する配線パターン及びこの配線パターンを用いた液晶表示装置に関する。

現在の電子機器及びＩＣ内部における電子回路の基板において、基板に実装される電子部品間の電気的接続が所定の配線パターンにより行われている。
例えば、液晶表示素子のセル基板には、配線パターンとして、表示領域に位置して互いに平行に延びる多数本の透明電極や、各透明電極からセル基板周縁部へ引き回されて互いに平行に延びる多数本のリードパターン等が形成されており、一般に、透明電極群のパターンピッチに比べて、端子部となるリードパターン群のパターンピッチのほうが狭くなっている。

図６は、この種の配線パターンの従来例を示す説明図である。同図に示す配線パターンは、互いに平行に延びる多数本の透明電極１２からなる表示パターン部１１と、この透明電極２群よりも狭いパターンピッチで互いに平行に延びる多数本のリードパターン４からなる端子部３と、透明電極１２群とリードパターン４群とをそれぞれ連結する結合パターン２５群とによって主に構成されており、各結合パターン２５の長さや傾きを一本ごとに少しずつ変化させることによって、パターンピッチの異なる透明電極１２群とリードパターン４群との連結を行っている。

ところで、液晶表示素子においては、明るさや色のむらを回避するため、各透明電極１２と各リードパターン４との間の電気抵抗が結合パターン２５ごとにばらつかないように設定する必要がある。
そこで従来技術では、各結合パターン２５の抵抗値をすべて同等にするため、パターン長が長い結合パターン２５ほどパターン幅が広くなるように設計しているが、通常数百本にも及ぶ結合パターン２５のパターン幅を一本ずつ算出して設計図面等に指定するという作業は、設計者にとって容易なことではなく、パターン作製現場の作業者にとっても煩雑な指定であった。

また、図６に示す従来の配線パターンは、リードパターン４に対する傾き角の大きな同図上方の結合パターン２５群の端子部３側におけるパターンピッチが、リードパターン４群の狭いパターンピッチよりも一層狭くなっししまい、しかもこれらの結合パターン２５群は、傾き角の小さな同図下方の結合パターン２５群よりも長いのでパターン幅が広く、それゆえ、傾き角の大きな結合パターン２５どうしの間に確保できる隣接間隔が極めて狭くなって短絡事故を起こしやすいという不具合があった。

このため、図７に示すように、透明電極１２群及びリードパターン４群を電気的に接続する結合パターン１５群を、透明電極１２群から斜めに（透明電極と所定の角度θをなして）導出され、互いに平行に配線されるパターン幅Ｗaの第１結合パターン１５a群と、リードパターン４群から直線的に導出されて、上記第１結合パターン１５aと所定の角度θをなして、互いに平行に配線されるパターン幅Ｗbの第２結合パターン１５b群とで形成する。
また、液晶表示装置においては、液晶表示における明るさや色のむらの発生を防止するため、透明電極１２及びリードパターン４を接続する、各々の結合パターン１５間に配線抵抗のばらつきが生じないようにすることが必要である。

ここで、第１結合パターン１５a群の中で最も長い配線長の値をＡmaxとし、第２結合パターン１５b群の中で最も長い配線長の値をＢmaxとしたとき、
Ａmax／Ｂmax ＝ Ｗa／Ｗb …（１）
上記（１）式となるように、第１結合パターン１５a群と第２結合パターン１５b群とを設計する。
このパターン設計を行うことにより、多数本の第１結合パターン１５a及び第２結合パターン１５bからなる結合パターン２５群のパターン幅を各々算定せずに、結合パターン１５群における結合パターン２５各々の配線抵抗を同等に形成することが容易に行え、隣接する結合パターン同士の間隔を局所的に狭めない信頼性の高いレイアウトが行える（特許文献１）。
特開平１０−１０５５０号公報

ここで、（１）式を検討してみると、図７から明らかなように、Ａmax＞Ｂmaxの関係にあることから、Ｗa＞Ｗbの関係にあることとなる。
したがって、液晶表示装置においては、表示部分（液晶表示部）以外のエリアがない事が望まれており、第２結合パターンにおけるＢmaxを「０」に近づけることが理想である。
上述したように、Ｂmaxを「０」に近づけるということは、パターン幅Ｗｂを「０」に近づけることを意味している。

しかしながら、パターン幅Ｗｂを「０」に近づけるとしても、パターン幅は製造装置の製造能力により決定され、すなわち、その時々の最小加工寸法によって決定される。
そして、パターン幅Ｗaは、Ｗa＞Ｗbの関係から、パターン幅Ｗbより必ず広い幅にて形成される。このとき、第１結合パターン１５ａ群の配線ピッチは、第２結合パターン１５ｂ群の配線ピッチと同様に、隣接する他のパターンと短絡しない範囲で設定されている。
このため、第１結合パターン１５ａ群と第２結合パターン１５b群との配線ピッチが同一とならず、結合パターン１５群が配線される面積が、配線パターンの最小加工寸法に対応して小さくならないという欠点がある。

本発明は、このような事情に鑑みてなされたもので、第１結合パターン１５ａ群と、この第１結合パターン１５ａに対して配線ピッチの異なる第２結合パターン１５b群とがともに、最小加工寸法の配線ピッチで形成することができ、この２つのパターン群を接続する結合パターン１５群の形成面積を最小とする配線パターンを提供することを目的とする。

本発明の配線パターンは、基板上に形成された配線パターンであり、該配線パターンの折曲部が、並行に配線された複数の第１の配線パターン（実施形態における第２の配線パターン５ｂ）からなる第１の配線パターン群と、該第１の配線パターン群の各配線パターンと所定の角度を有して接続され、各々が並行に配線された第２配線パターン（実施形態における第１の配線パターン５ａ）からなる第２の配線パターン群とからなり、前記第２の配線パターン各々が、複数の導電層が重ねられて形成されていることを特徴とする。
これにより、本発明の配線パターンは、ＩＣ等の電子機器を配線する配線パターンであり、異なる配線を接続する折曲部を有する結合パターンであり、例えば、電極パターンと、電極パターンより配線ピッチの広いリードパターンとを接続する結合パターン群である。
そして、本発明の配線パターンは、電極パターンに接続される第１の配線パターン群と、リー度パターンに接続される第２の配線パターン群から構成されており、結合パターン群における各結合パターンの配線抵抗を同様にする場合、第２の配線パターンが複数の導電層から構成されているため、配線抵抗を低下させることができ、第１の配線パターンの配線ピッチと第２の配線パターンの配線ピッチとを同一に形成することができ、結合パターンを形成する面積を削減することが可能となる。

本発明の配線パターンは、前記第１の配線パターン群の第１の配線パターンのシート抵抗をρA，配線幅をＷa，最大のパターン長をＡmaxとし、前記第２の配線パターン群の第２の配線パターンのシート抵抗ρB，配線幅をＷb，最大のパターン長をＢmaxとしたとき、Ａmax・ρA／ＷA＝Ｂmax・ρB／ＷBとなるように第１及び第２の配線パターン群の各配線パターンが形成されていることを特徴とする。
これにより、本発明の配線パターンは、多数本の結合パターンのパターン幅を一本ずつ算定しなくても、すべての結合パターンの抵抗値を同等にするための設計や製造が容易に行えるようになり、かつ、隣接する結合パターン同士の配線ピッチを一定として、局所的にピッチが変化しないため、高信頼性のレイアウトが無理なく選択できる。

本発明の配線パターンは、重ねられた前記複数の導電層の幅が各々異なることを特徴とする。
本発明の配線パターンは、重ねられた前記複数の最も下部に位置する下部導電層に対して、該下部導電層に重なる上部伝導層の長さが、下部導電層に比較して短く形成されていることを特徴とする。
これにより、本発明の配線パターンは、重ねられる各導電層の配線抵抗を調整することができるため、第１の配線パターンの配線抵抗に対応させて、第２の配線パターンの配線抵抗を高い精度で調整できる。

本発明の電気素子は、基板上に並行して配線された電極配線を有する電気素子に接続されており、互いに並行に配線された複数本の電極パターンからなる電極パターン部と、前記第電極パターンに比較して狭い配線ピッチで、互いに並行に配線された複数本のリードパターンからなるリードパターン部と、前記電極パターン及びリードパターンとの各々を接続する結合パターン群とを有しており、前記結合パターン群が並行に配線された複数の第１の配線パターンからなる第１の配線パターン群と、該第１の配線パターン群の各配線パターンと所定の角度を有して接続され、各々が並行に配線された第２配線パターンからなる第２の配線パターン群とからなり、前記第２の配線パターン各々が、複数の導電層が重ねられて形成されていることを特徴とする。
本発明の液晶表示装置は、前記電気素子が液晶表示素子であり、前記電極パターンが表示素子用配線パターンであり、前記リードパターンが前記表示素子用配線に比較して狭い配線ピッチで液晶表示素子に接続されていることを特徴とする。
これにより、本発明の液晶表示装置は、基板上に配線される配線ピッチの異なる配線パターン同士、例えば、表示素子用配線パターンとリードパターンとのような、異なる配線ピッチのパターン同士を接続する結合パターンを、最小の加工寸応による配線ピッチで形成することが可能となるため、液晶表示部以外の領域を従来に比較して削減することにより、装置をよりコンパクトに作成できる。

以上説明したように、本発明の配線パターンによれば、異なる配線ピッチを有する電極パターンとリードパターンとを接続する結合パターン群として、第１の配線パターン群及び第２の配線パターン群から構成され、上記結合パターン群における各結合パターンの配線抵抗を同様にし、かつ各結合パターン間の配線抵抗を同様にする場合、第２の配線パターンが複数の導電層から構成されているため、第２の配線パターンが第１の配線パターンに比較して配線長が長く、一層ので形成されている場合、配線抵抗が高くなる第２の配線パターンの配線抵抗を、多層の導電層により調整して低下させることができ、第１の配線パターンの配線幅と第２の配線パターンの配線幅とを同一に形成することができ、結合パターン群を形成する面積を削減することが可能となる。
という効果が得られる。

以下、本発明の一実施形態による配線パターンを図面を参照して説明する。
＜第１の実施形態＞
図１は第１の実施形態の構成を示すブロック図である。この図において、図７に示す従来の配線パターンと同様の部分には同一の符号を付し、その説明を省略する。この図に示す配線パターンが従来の配線パターンと異なる点は、第１の結合パターン５ａが２層の導電層で形成されている点である。
図１において、液晶表示素子のセル表示素子用配線板には、配線パターンとして、表示領域６に位置して互いに平行に延びる多数本の透明電極２や、各表示素子用配線２からセル基板周縁部の液晶駆動用ＩＣ７等へ引き回されて互いに平行に延びる多数本のリードパターン４等が形成されており、一般に、表示素子用配線群１のパターンピッチに比べて、端子部となるリードパターン群３のパターンピッチのほうが狭く形成されている。

また、図１に示すように、総数がＮ本の第１結合パターン５ａにそれぞれ第２結合パターン５ｂを連続させて結合パターン５が構成されていて、パターン長が最大の第１結合パターン５ａから数えてｎ番目（ただしｎ＝１，２，３，……Ｎ−１，Ｎ）の第１結合パターン５ａの長さをＡｎ、シート抵抗（面積抵抗）をρa、これに連続する第２結合パターン５ｂの長さをＢｎ、面積抵抗をρｂとする。
このとき、このｎ番目の第１および第２結合パターン５ａ，５ｂを連続させてなる一本の結合パターン５の抵抗値は、ρa（Ａｎ／Ｗａ）＋ρb（Ｂｎ／Ｗｂ）となる。

ここで、共に平行パターン群である第１結合パターン５ａ群と第２結合パターン５ｂ群とが所定の角度θをなして連続させてあり、図１における互いに相似な三角形ΔＰＱＲとΔＴＱＵの対応する辺どうしの長さの比は一定で、かつ互いに相似な三角形ΔＱＲＳとΔＵＲＶの対応する辺どうしの長さの比も一定なので、これらの三角形の各辺の長さの間には次なる関係が成立する。
第１の結合パターン５ａ及び第２の結合パターン５ｂともに、後に述べるように、多層の導電層で形成する場合、ρa及びρbは各層のシート抵抗が合成された数値となる。

ここで、Ａｎは、図１における互いに相以な三角形△ＰＱＲとＴＱＵより、次の通りとなる。
Ａｎ＝Ａｍａｘ×ＱＵ／ＱＲ
また、同様に、Ｂｎは、図１における互いに相以な三角形△ＱＲＳと△ＵＲＶより、次の通りとなる。
Ｂｎ／Ｂｍａｘ×ＵＲ／ＱＲ
よって、ｎ番目の第１及び第２結合パターン５ａ，５ｂを連続させてなる一本の結合パターンの抵抗値は、
ρａ×（Ａｎ／Ｗａ）＋ρａ×（Ａｂ／Ｗｂ）
＝ρａ×（Ａｍａｘ×ＱＵ／ＱＲ）／Ｗａ＋ρｂ×（Ｂｍａｘ×ＵＲ／ＱＲ）／Ｗｂ
＝ρａ×Ａｍａｘ×／Ｗａ×（ＱＵ／Ｑ）＋ρｂ×Ｂｍａｘ／Ｗｂ×（ＵＲ／ＱＲ）
となる。

なお、ｎ＝１番目とｎ＝Ｎ番目で、第１及び第２結合パターン５ａ，５ｂを連続させてなる一本の結合パターンの抵抗値を同じに、即ち、
ρａ×Ａｍａｘ×／Ｗａ×ρｂ×Ｂｍａｘ／Ｗｂ
とすると、ｎ番目の第１及び第２結合パターン５ａ，５ｂを連続させてなる一本の結合パターンの抵抗値は、
ρａ×（Ａｎ／Ｗａ）＋ρａ×（Ａｂ／Ｗｂ）
＝ρａ×Ａｍａｘ×／Ｗａ×｛（ＱＵ／ＱＲ）＋（ＵＲ／ＱＲ）｝
＝ρａ×Ａｍａｘ／Ｗａ×（ＱＵ／ＱＲ）
＝ρａ×Ａｍａｘ／Ｗａ
となる。

このように本実施例においては、表示素子用配線１とリードパターン群３との間のスペースに応じて、第１結合パターン５ａ群と第２結合パターン５ｂ群とを所望の角度θで連続させる基本レイアウトを選択したなら、数百本にも及ぶ総数Ｎ本の結合パターン５のパターン幅を一本ずつ演算して求めるという煩雑な作業を行う必要が無い。
したがって、第１結合パターン５ａ群の共通なパターン幅Ｗａと第２結合パターン５ｂ群の共通なパターン幅Ｗｂとを演算して求めるだけで、各結合パターン５の抵抗値をすべて同じにするという表示むらの回避に不可欠な設定作業が簡単に行えるこになり、設計者やパターン作製現場の作業者の負担が従来に比べて大幅に軽減することが可能となる。

また、本実施例における結合パターン５群は、第１結合パターン５ａと第２結合パターン５ｂとが角度θをなして連続する折曲部５ｃを、リードパターン４群に対して非垂直な直線に沿って配置させるというパターン形状であり、隣接する折曲部５ｃどうしの間隔が第２結合パターン５ｂ群のパターンピッチよりも広くなっているので、リードパターン４群と等ピッチの第２結合パターン５ｂ群から表示素子用配線２群に向かって斜めに延びる第１結合パターン５ａ群を、さほど狭いパターンピッチで形成しなくても済むという利点がある。
このように、第１および第２結合パターン５ａ，５ｂにて構成される結合パターン５は、隣り合う結合パターン５どうしの間隔を局所的に狭めないレイアウト、すなわち、短絡事故を起こしにくいパターンのレイアウトが、無理なく選択でき、信頼性の向上を図るうえで有利な構成となる。

また、表示素子用配線１とリードパターン群３との接続を行う結合パターン５群は、すでに述べたように、異なる配線ピッチの配線パターン（表示素子用配線１，リードパターン群３）を接続させるため、折曲部５ｃを有し、この折曲部５ｃにおいて第１の結合パターン５ａと第２の結合パターン５bとに分けられ、第１の結合パターン５ａが、第２の結合パターン５ｂと所定の角度θを有して接続している。
このため、結合パターン５は折曲部５ｃを介して接続される、第１の結合パターン５ａ及び第２の結合パターン５ｂとにおいて、ＡmaxがＢmaxに対して長い配線長となっている。
ここで、角度θは、第２の結合パターン５ｂに平行な直線に対して、第１の結合パターン５ａが時計の回転方向に有する角度である。

上述した角度θは、リードパターン群３の配線ピッチとにおけるＡmaxとＢmaxとにより、 −cosθ＝Ｂmax／Ａmax（＝cos(π−θ)）
の関係から求められる。
このことから、微細加工技術が進み、結合パターン５群の形成面積を小さくしようとすると、角度θを小さく（急峻と）することとなり、この結果、Ｂmaxはより短くなり、逆にＡmaxはより長く形成される。
したがって、第２の結合パターン５ｂを上記微細加工技術の最小ピッチで形成でき、配線抵抗を減少させることができたとしても、第１の結合パターン５ａのＡmaxが長くなり、増加する配線抵抗をＢmaxに対応させようとすると、微細加工技術の最小ピッチでの形成が行えない。

このため、本実施形態ににおいて、第１の結合パターン５ａは複数の導電層、例えば２層の導電層で形成され、第２の結合パターン５ｂは１層の導電層にて構成されている。
これにより、Ｂmaxの配線抵抗と同様になるよう、Ａmaxの配線抵抗を制御し、第１の結合パターン５ａ及び第２の結合パターン５ｂの双方共に、微細加工技術の最小ピッチで形成できることになる。
また、多層の導電層にて配線パターンを形成する場合、第１の結合パターン５ａ群をｎ層とし、第２の結合パターン５ｂ群を（ｎ−ｍ）層として形成しても良い。ここで、ｍは１≦ｍ≦ｎ−１の範囲内の整数である。

以下、説明を簡単にするため、図２に示すように、第１の結合パターン５ａを導電層２０及び２１の２層で形成し、第２の結合パターン５ｂを導電層２０の１層で形成したとして、説明を行う。
図２（ａ）は第１の配線パターン５ａの断面を示す概念図であり、図２（ｂ）は第２の配線パターン５ｂの断面を示す概念図である。図２の符号の近傍の（ ）の中のρ1及びρ2は、導電層２０及び２１それぞれのシート抵抗を示している。

図１のリードパターン群１と結合パターン５群との接続点を結んだ直線ＰＱに対して、第１の結合パターン５ａが時計の針の回転方向なす角度を角度αとして、以下の説明に用いる。
すなわち、
α＝θ−π／２
である。

第１の結合パターン５ａの配線抵抗Ｒａを求めると、
Ｒａ＝Ａmax×｛（ρ1×ρ2）／（ρ1＋ρ2）｝／Ｗａ
となり、また、第２の結合パターン５ｂの配線抵抗Ｒｂを求めると、
Ｒｂ＝Ｂmax×ρ1／Ｗｂ
となる。
図１から、
Ｂmax＝Ａmax×sinα
となり、したがって、
Ｗｂ／Ｗａ＝｛（ρ1＋ρ2）／ρ2｝×sinα
となる。

第１の結合パターン５ａと第２の結合パターン５ｂとの比が、以下の関係となれば、第１の結合パターン５ａを第２の結合パターン５ｂと同様に、微細加工技術の最小ピッチで形成できることになる。
Ｗｂ／Ｗａ＝｛（ρ1＋ρ2）／ρ2｝×sinα≧１
すなわち、角度αを固定とすると、導電層２１のシート抵抗ρ2を小さくすることにより、Ｗｂ／Ｗａは大きくなり、同様の配線ピッチで形成することができるようになる。

上述の説明において、導電層２０と導電層２１との配線幅を、同一として説明したが、各導電層の配線幅を変更することで、２つの導電層により合成される配線抵抗を調整する様にしても良い。
また、導電層２０と導電層２１とにおいて、いずれかの配線の長さを調整して、２つの導電層により合成される配線抵抗を調整する様にしても良い。
配線幅の変更、及び配線パターンの長さを調整する構成も、第１の配線パターン５ａがｎ層、第２の配線パターン５ｂが（ｎ−ｍ）層の場合も同様に適用である。

配線パターンの長さを変更する場合には、電気的に結合パターンとしての機能を果たせばよく、第１の結合パターン５ａ及び第２の結合パターン５ｂ双方共に、複数の導電層により電気的な接続が行われるよう、ある導電層の途中の部分を形成せず、この形成されない部分を、他の導電層で電気的に接続する配線パターンとしても良い。
上述した構成により、第１の結合パターン５ａの幅Ｗａ及びsinαが従来と同じ値をとるとした場合、第２の結合パターン５ｂの幅Ｗｂは、従来より｛（ρ１＋ρ２）／ρ２｝倍大きくすることが出来る。

すなわち、第１の結合パターン５ａの配線抵抗を、従来の導電層を１層のみ使用する場合に比較して、１／｛（ρ１＋ρ２）／ρ２｝に小さくすることが可能である。
あるいは、第２の結合パターン５ｂの幅Ｗｂが製造可能な最小寸法幅により決定されている場合、第１の結合パターン５ａの幅Ｗａを多層とすることで、より小さくすることが可能となり、Ｂmaxを小さくでき、結合パターン５群の形成領域を小さくすることが可能となる。

また、本実施例においては、表示素子用配線２群とリードパターン４群との間のスペースに応じて、第１結合パターン５ａ群と第２結合パターン５ｂ群とを所望の角度θで連続させる基本レイアウトを選択したなら、数百本にも及ぶ総数Ｎ本の結合パターン５のパターン幅を一本ずつ算定するという煩雑な作業を行わなくとも、第１結合パターン５ａ群の共通なパターン幅Ｗａと第２結合パターン５ｂ群の共通なパターン幅Ｗｂとを算定するだけで、各結合パターン５の抵抗値をすべて同じにするという表示むらの回避に不可欠な設定作業が簡単に行えることとなり、それゆえ、設計者やパターン作製現場の作業者の負担が従来に比べて大幅に軽減されることとなる。

さらに、本実施例における結合パターン５群は、第１結合パターン５ａと第２結合パターン５ｂとが角度θをなして連続する折曲部５ｃを、リードパターン４群に対して非垂直な直線に沿って配置させるというパターン形状であり、隣り合う折曲部５ｃどうしの間隔が第２結合パターン５ｂ群のパターンピッチよりも広くなっているので、リードパターン４群と等ピッチの第２結合パターン５ｂ群から表示素子用配線２群に向かって斜めに延びる第１結合パターン５ａ群を、さほど狭いパターンピッチで形成しなくても済むという利点がある。このように、第１および第２結合パターン５ａ，５ｂにて構成される結合パターン５群は、隣り合う結合パターン５どうしの間隔を局所的に狭めないレイアウト、換言するなら短絡事故を起こしにくいレイアウトが、無理なく選択できるので、信頼性の向上を図るうえで有利な構成と言える。

＜第２の実施形態＞
図７の従来の１層配線による結合パターン１５群を用いた配線例を図３に示す。図３から判るように、第１の結合パターン１５ａと第２の結合パターン１５ｂとの配線抵抗を同様にするため、最小寸法幅でＷｂを形成して結合パターン１５群の形成面積を小さくしようとしても、Ｗｂに対してＷａを配線抵抗（Ａmax及びＢmaxとの配線抵抗）を合わせるため太く形成する必要が有る。
このため、角度αを小さく出来ず、結局、第１の結合パターン１５ａと第２の結合パターン１５ｂとの配線ピッチを同一に形成するので、全体的な結合パターン１５群の形成面積を替えることができない。

これに対して、図４は、結合パターン５が図１に示す構成を用いており、配線幅Ｗａ及び角度αを図３と同一にした場合、第１の結合パターン５ａの配線抵抗を複数層により調整可能であるため、透明電極群１と同一の配線幅にて、第２の結合パターン５ｂを形成することが可能である。
すなわち、図３のＷｂと比較して、図４のＷｂは｛（ρ１＋ρ２）／ρ２｝倍になっており、ρ１＝ρ２とすると（同一の導電体を用いると）、Ｗｂは２倍となる。
言い換えると、第１の結合パターン５ａの配線抵抗を、第１の配線抵抗１５ａの１／２とすることができる。

＜第３の実施形態＞
第２の実施形態と同様に、図３の従来例との比較により説明する。
図５に示す第３の実施形態においては、第２の結合パターン５ｂ’のＷｂを、パターン形成における最小寸法幅で形成、すなわち最小ピッチで形成した場合を示している。
２層の導電層により、第１の結合パターン５ａ’を形成したとすると、ＢmaxをＡmaxの配線抵抗とＢmaxの配線抵抗とを合わせることにより、第１の結合パターン５ａ’を最小寸法幅により形成することができ、Ｂmaxを短くして、角度αを小さくすることが可能となり、結合パターン５群の形成領域（形成面積）を小さくすることができる。

本発明の第１の実施形態による配線パターンの構成例を示す図である。 図１の第１の結合パターン５ａ及び第２の結合パターン５ｂの構造例を示す概念図である。 従来の配線手法を用いた配線パターンの例を示す図である。 本発明の第２の実施形態による配線パターンの構成例を示す図である。 本発明の第２の実施形態による配線パターンの構成例を示す図である。 従来の配線手法を用いた配線パターンの例を示す図である。 従来の配線手法を用いた配線パターンの例を示す図である。

符号の説明

１…表示用素子配線パターン群
２…表示用素子配線パターン
３…リードパターン群（液晶用駆動ＩＣ実装領域含む）
４…リードパターン
５…結合パターン
５ａ，５ａ’…第１の結合パターン
５ｂ，５ｂ’…第２の結合パターン
５ｃ…折曲部
７…液晶駆動用ＩＣ
１１…透明電極群（表示領域含む）
１２…透明電極
２０，２１…導電層

Claims (6)

1. 基板上に形成された配線パターンであり、
   該配線パターンの折曲部が、
   並行に配線された複数の第１の配線パターンからなる第１の配線パターン群と、
   該第１の配線パターン群の各配線パターンと所定の角度を有して接続され、各々が並行に配線された第２配線パターンからなる第２の配線パターン群と
   からなり、
   前記第２の配線パターン各々が、複数の導電層が重ねられて形成されていることを特徴とする配線パターン。
2. 前記第１の配線パターン群の第１の配線パターンのシート抵抗をρA，配線幅をＷa，最大のパターン長をＡmaxとし、前記第２の配線パターン群の第２の配線パターンのシート抵抗ρB，配線幅をＷb，最大のパターン長をＢmaxとしたとき、
   Ａmax・ρA／ＷA＝Ｂmax・ρB／ＷB
   となるように第１及び第２の配線パターン群の各配線パターンが形成されていることを特徴とする請求項１記載の配線パターン。
3. 重ねられた前記複数の導電層の幅が各々異なることを特徴とする請求項１または請求項２記載の配線パターン。
4. 重ねられた前記複数の最も下部に位置する下部導電層に対して、該下部導電層に重なる上部伝導層の長さが、下部導電層に比較して短く形成されていることを特徴とする請求項１から請求項３のいずれかに記載の配線パターン。
5. 基板上に並行して配線された電極配線を有する電気素子に接続されており、互いに並行に配線された複数本の電極パターンからなる電極パターン部と、前記第電極パターンに比較して狭い配線ピッチで、互いに並行に配線された複数本のリードパターンからなるリードパターン部と、前記電極パターン及びリードパターンとの各々を接続する結合パターン群とを有しており、
   前記結合パターン群が
   並行に配線された複数の第１の配線パターンからなる第１の配線パターン群と、
   該第１の配線パターン群の各配線パターンと所定の角度を有して接続され、各々が並行に配線された第２配線パターンからなる第２の配線パターン群と
   からなり、
   前記第２の配線パターン各々が、複数の導電層が重ねられて形成されていることを特徴とする電気素子。
6. 前記電気素子が液晶表示素子であり、前記電極パターンが表示素子用配線パターンであり、前記リードパターンが前記表示素子用配線パターンに比較して狭い配線ピッチで液晶表示素子に接続されていることを特徴とする請求項５に記載の液晶表示装置。
   

Images