JP2009094287A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009094287A JP2009094287A JP2007263547A JP2007263547A JP2009094287A JP 2009094287 A JP2009094287 A JP 2009094287A JP 2007263547 A JP2007263547 A JP 2007263547A JP 2007263547 A JP2007263547 A JP 2007263547A JP 2009094287 A JP2009094287 A JP 2009094287A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- input
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
裏面電極を有するフェイスダウン型の半導体装置の製造方法では、各工程において裏面電極を薬液等から保護するため、何度も保護テープを仮貼りする必要があった。
【解決手段】
本発明では、ソース電極7及びドレイン電極9上に下地電極11を無電解めっき法により形成する工程を経た後に、半導体ウエハを裏面側から研削する工程と、半導体ウエハの裏面上に裏面電極12を形成する工程を行い、その後に裏面電極12上にエポキシ樹脂テープ13を永久貼り付けする工程と、下地電極11上にバンプ電極14を形成する工程と、を行う。
【選択図】 図5
Description
なお、図示しないが、ソース電極7及びドレイン電極9と同一面内には、他の外部接続電極が形成されており、この外部接続電極がゲート電極5と電気的に接続されている。以下、この外部接続電極については説明を省略する。
2 エピタキシャル層
3 ベース層
4 ソース領域
5 ゲート電極
6 層間絶縁膜
7 ソース電極
8 コンタクト領域
9 ドレイン電極9
10 ジャケット膜
11 下地電極
12 裏面電極
13 エポキシ樹脂テープ
14 バンプ電極
15 開口部
16 貫通孔
17 ポリイミドテープ
18 UVテープ
19 保護テープ
Claims (8)
- 半導体チップの表面側に入力及び出力端子を有し、前記半導体チップの裏面側を介して前記入力及び出力端子間に動作電流が流れる半導体装置の製造方法であって、
前記入力又は出力端子と電気的に接続される外部接続領域が形成された半導体ウエハを用意し、
前記外部接続領域と電気的に接続される入力又は出力電極をパターニングする工程と、
前記半導体チップの表面上に前記入力又は出力電極の少なくとも一部が露出するようにジャケット膜をパターニングする工程と、
前記入力及び出力電極上に下地電極を無電解めっき法により形成する工程と、
前記半導体ウエハを裏面側から研削する工程と、
前記半導体ウエハの裏面上に裏面電極を形成する工程と、
前記裏面電極上に保護テープを永久貼り付けする工程と、
前記下地電極上に前記入力又は出力端子を形成する工程と、
前記半導体上をダイシングして前記半導体チップに分離する工程と、を少なくとも含み、前記各工程が順次行われること、を特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記保護テープはエポキシ樹脂を含むテープからなり、
前記裏面電極はNi層を含んで形成されること、を特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記裏面電極は、前記半導体ウエハの裏面側に複数の開口部を形成する工程を経た後に形成されること、を特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記裏面電極は、前記半導体ウエハの裏面側から前記パッド電極に到達する貫通孔を形成した後に形成されること、を特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記保護テープは透過性を有すること、を特徴とする半導体装置の製造方法。 - 半導体チップの表面側に入力及び出力端子を有し、前記半導体チップの裏面側を介して前記入力及び出力端子間に動作電流が流れる半導体装置であって、
前記半導体チップの主表面に形成された外部接続領域と、
前記外部接続領域と電気的に接続される出力又は出力電極と、
前記半導体チップの表面上に前記入力又は出力電極の少なくとも一部が露出するようにパターニングされたジャケット膜と、
前記入力及び出力電極上に無電解メッキ法により形成された下地電極と
前記下地電極上に形成された前記入力又は出力端子と、
前記半導体チップの裏面上に形成された裏面電極と、
前記裏面電極上に永久貼り付けされた保護テープと、を含むことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記保護テープは、エポキシ樹脂を含むテープからなり、
前記裏面電極はNi層を含んでいること、を特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
前記保護テープは透過性を有すること、を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263547A JP2009094287A (ja) | 2007-10-09 | 2007-10-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263547A JP2009094287A (ja) | 2007-10-09 | 2007-10-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094287A true JP2009094287A (ja) | 2009-04-30 |
Family
ID=40665977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263547A Pending JP2009094287A (ja) | 2007-10-09 | 2007-10-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009094287A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015045617A1 (ja) * | 2013-09-27 | 2015-04-02 | 富士電機株式会社 | 半導体装置の製造方法 |
WO2023243470A1 (ja) * | 2022-06-14 | 2023-12-21 | ローム株式会社 | ウエハ構造および半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09251965A (ja) * | 1996-03-14 | 1997-09-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
JP2002261232A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
-
2007
- 2007-10-09 JP JP2007263547A patent/JP2009094287A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09251965A (ja) * | 1996-03-14 | 1997-09-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
JP2002261232A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015045617A1 (ja) * | 2013-09-27 | 2015-04-02 | 富士電機株式会社 | 半導体装置の製造方法 |
US9666437B2 (en) | 2013-09-27 | 2017-05-30 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
WO2023243470A1 (ja) * | 2022-06-14 | 2023-12-21 | ローム株式会社 | ウエハ構造および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879153B2 (en) | Chip package structure | |
TWI229435B (en) | Manufacture of semiconductor device | |
JP3929966B2 (ja) | 半導体装置及びその製造方法 | |
TW587316B (en) | Semiconductor device and manufacturing method the same | |
KR101611846B1 (ko) | 칩 온 플렉스 구조체 및 이를 형성하는 방법 | |
US7811857B2 (en) | Method of manufacturing semiconductor device | |
EP2006908B1 (en) | Electronic device and method of manufacturing the same | |
JP5279180B2 (ja) | 半導体装置 | |
US8907407B2 (en) | Semiconductor device covered by front electrode layer and back electrode layer | |
KR20070070091A (ko) | 반도체 장치의 제조 방법 | |
US20080166837A1 (en) | Power MOSFET wafer level chip-scale package | |
JP2004193497A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
JP2015056458A (ja) | 半導体装置 | |
KR20080111397A (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
KR20180035113A (ko) | 전자 장치, 전자 장치의 제조 방법 및 전자 기기 | |
JP2002231854A (ja) | 半導体装置およびその製造方法 | |
JP2008277709A (ja) | 半導体装置の製造方法 | |
JP2004363279A (ja) | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
JP2009129982A (ja) | 半導体装置及びその製造方法 | |
US9721900B2 (en) | Semiconductor package and its manufacturing method | |
JP4121543B1 (ja) | 電子装置 | |
JP2009094287A (ja) | 半導体装置及びその製造方法 | |
JP2004235612A (ja) | 半導体装置の製造方法 | |
TW201705439A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110608 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A711 | Notification of change in applicant |
Effective date: 20130215 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |