JP7419769B2 - 半導体装置およびその試験方法 - Google Patents
半導体装置およびその試験方法 Download PDFInfo
- Publication number
- JP7419769B2 JP7419769B2 JP2019216746A JP2019216746A JP7419769B2 JP 7419769 B2 JP7419769 B2 JP 7419769B2 JP 2019216746 A JP2019216746 A JP 2019216746A JP 2019216746 A JP2019216746 A JP 2019216746A JP 7419769 B2 JP7419769 B2 JP 7419769B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- internal power
- circuit
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 238000012360 testing method Methods 0.000 title claims description 97
- 238000010248 power generation Methods 0.000 claims description 59
- 238000001514 detection method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 238000010998 test method Methods 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 30
- 238000010586 diagram Methods 0.000 description 22
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 13
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 13
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 11
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012216 screening Methods 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/06—Acceleration testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
11 VCC系制御回路
12,12a,12b,12c,12d,12e 内部電源生成回路
13,13a,13b,13c レベル変換回路
14 VDD系制御回路
14a VDD1系制御回路
14b VDD2系制御回路
15 不揮発性メモリ回路
21 基準電圧生成回路
22 誤差アンプ
23 出力トランジスタ
24,24a,24b 内部電源電圧設定回路
25 リセット回路
26 レジスタ回路
27 メモリインタフェース回路
28 通信インタフェース回路
29 不揮発性メモリ
30 バーンイン試験装置
40 外部電源電圧検出回路
41 比較器
42 トランジスタ(スイッチ素子)
50 圧力センサ装置
51 圧力センサチップ
52 樹脂ケース
53 ダイヤフラム
54 センサマウント凹部
55 接着剤
56~63 リード端子
64~71 ボンディングパッド
72~79 ボンディングワイヤ
80 ゲル状保護部材
AND1 論理積回路
INV1,INV2,INV3 インバータ回路
R1,R1a,R1b,R2,R2a~R2n,R3,R11,R12,R13 抵抗
SW1,SW2a,SW2b,SW3b~SW3n スイッチ
Claims (17)
- 外部電源端子に印加された外部電源電圧から内部電源電圧を生成する内部電源生成回路と、外部からデータを書き換えできる不揮発性メモリ回路と、を備え、
前記内部電源生成回路は、前記不揮発性メモリ回路に格納されたデータに基づいて前記内部電源電圧を設定し、
前記不揮発性メモリ回路は、前記データが格納される不揮発性メモリと、前記不揮発性メモリを制御するメモリインタフェース回路と、前記メモリインタフェース回路が前記不揮発性メモリから読み出した前記データを保持するレジスタ回路とを有し、
前記外部電源電圧が印加される起動時にリセット信号を出力し、前記内部電源生成回路が十分に安定した電圧を出力後に前記リセット信号を解除するリセット回路を備え、前記不揮発性メモリ回路は、前記リセット信号の解除により動作を開始し、前記メモリインタフェース回路が前記不揮発性メモリの前記データを前記レジスタ回路に保持させる、
半導体装置。 - 前記内部電源生成回路は、前記データが通常モードの場合に生成する前記内部電源電圧を通常動作電圧に設定し、前記データがバーンインモードの場合に生成する前記内部電源電圧を前記通常動作電圧より高いバーンイン電圧に設定する、請求項1記載の半導体装置。
- 前記内部電源生成回路は、前記データおよび前記外部電源電圧の値に基づいて前記内部電源電圧を設定する、請求項1記載の半導体装置。
- 前記内部電源生成回路は、それぞれ異なる電圧の電源を生成する複数の電源生成回路を有している、請求項2記載の半導体装置。
- 前記内部電源生成回路は、基準電圧と帰還電圧とを入力する誤差アンプと、前記誤差アンプによって前記内部電源生成回路の出力電圧が制御される出力トランジスタと、前記出力電圧を分圧して前記帰還電圧を出力する内部電源電圧設定回路とを有している、請求項2記載の半導体装置。
- 前記内部電源電圧設定回路は、複数の抵抗を直列接続して前記出力電圧を分圧する分圧回路と、前記抵抗の少なくとも一つに並列に接続されて前記データによりオープンまたはクローズされるスイッチとを有している、請求項5記載の半導体装置。
- 外部電源端子に印加された外部電源電圧から内部電源電圧を生成する内部電源生成回路と、外部からデータを書き換えできる不揮発性メモリ回路と、を備え、
前記内部電源生成回路は、前記不揮発性メモリ回路に格納されたデータに基づいて前記内部電源電圧を設定し、
前記内部電源生成回路は、前記データが通常モードの場合に生成する前記内部電源電圧を通常動作電圧に設定し、前記データがバーンインモードの場合に生成する前記内部電源電圧を前記通常動作電圧より高いバーンイン電圧に設定し、
前記内部電源生成回路は、基準電圧と帰還電圧とを入力する誤差アンプと、前記誤差アンプによって前記内部電源生成回路の出力電圧が制御される出力トランジスタと、前記出力電圧を分圧して前記帰還電圧を出力する内部電源電圧設定回路とを有し、
前記内部電源電圧設定回路は、複数の抵抗を直列接続して前記出力電圧を分圧する分圧回路と、前記抵抗の少なくとも一つに並列に接続されて前記データによりオープンまたはクローズされるスイッチとを有し、
前記内部電源生成回路は、前記外部電源電圧を検出して前記外部電源電圧が通常モード時の電圧かバーンインモード時の電圧かを判断する外部電源電圧検出回路と、前記外部電源電圧検出回路が前記外部電源電圧をバーンインモード時の電圧と判断したときだけ前記データを有効にする論理積回路とをさらに有している、
半導体装置。 - 前記外部電源電圧検出回路は、前記外部電源電圧を分圧して検出電圧を出力する抵抗分圧回路と、前記基準電圧と前記検出電圧とを比較して前記検出電圧が前記基準電圧より高いときに前記データを有効にする信号を出力する比較器と、前記データを有効にする信号を受けて前記抵抗分圧回路の分圧比を前記データを有効にする信号を受けていないときよりも高く設定するスイッチ素子とを有している、請求項7記載の半導体装置。
- 外部電源端子に印加された外部電源電圧から内部電源電圧を生成する内部電源生成回路と、外部からデータを書き換えできる不揮発性メモリ回路と、を備え、
前記内部電源生成回路は、前記不揮発性メモリ回路に格納されたデータに基づいて前記内部電源電圧を設定し、
前記内部電源生成回路は、前記データが通常モードの場合に生成する前記内部電源電圧を通常動作電圧に設定し、前記データがバーンインモードの場合に生成する前記内部電源電圧を前記通常動作電圧より高いバーンイン電圧に設定し、
前記内部電源生成回路は、基準電圧と帰還電圧とを入力する誤差アンプと、前記誤差アンプによって前記内部電源生成回路の出力電圧が制御される出力トランジスタと、前記出力電圧を分圧して前記帰還電圧を出力する内部電源電圧設定回路とを有し、
前記内部電源電圧設定回路は、前記出力電圧を異なる分圧比で分圧する第1の分圧回路および第2の分圧回路と、前記第1の分圧回路および前記第2の分圧回路にそれぞれ直列に接続されて前記データにより相補的にオープンまたはクローズされる第1のスイッチおよび第2のスイッチとを有している、
半導体装置。 - 外部電源端子に印加された外部電源電圧から内部電源電圧を生成する内部電源生成回路と、外部からデータを書き換えできる不揮発性メモリ回路と、を備え、
前記内部電源生成回路は、前記不揮発性メモリ回路に格納されたデータに基づいて前記内部電源電圧を設定し、
前記内部電源生成回路は、前記データが通常モードの場合に生成する前記内部電源電圧を通常動作電圧に設定し、前記データがバーンインモードの場合に生成する前記内部電源電圧を前記通常動作電圧より高いバーンイン電圧に設定し、
前記内部電源生成回路は、基準電圧と帰還電圧とを入力する誤差アンプと、前記誤差アンプによって前記内部電源生成回路の出力電圧が制御される出力トランジスタと、前記出力電圧を分圧して前記帰還電圧を出力する内部電源電圧設定回路とを有し、
前記内部電源電圧設定回路は、複数の抵抗を直列接続して前記出力電圧を分圧する分圧回路と、前記抵抗の少なくとも一つに並列に接続されて前記データによりオープンまたはクローズされるスイッチとを有し、
前記内部電源電圧設定回路は、直列接続した抵抗の一つを細分化した調整抵抗と、前記調整抵抗のそれぞれに並列に接続された複数の抵抗値調整用スイッチとをさらに有し、前記抵抗値調整用スイッチは、前記データが格納されている場所とは異なる場所に格納されたデータによってオープンまたはクローズされる、
半導体装置。 - 前記内部電源生成回路の出力と接続され、外部に出力する内部電源端子を備えた、請求項1ないし10のいずれか1項に記載の半導体装置。
- 外部電源端子と、グランド端子と、前記外部電源端子に印加された外部電源電圧から内部電源電圧を生成する内部電源生成回路と、外部からデータを書き換えできる不揮発性メモリ回路と、前記外部電源電圧の印加による起動時に前記不揮発性メモリ回路に格納されたデータをもとに動作する制御回路とを備えた半導体装置の試験方法において、
特性試験装置が前記不揮発性メモリ回路にバーンインモードのデータを書き込み、
バーンイン試験装置が前記外部電源端子に第1のバーンイン電圧を印加して起動したときに前記不揮発性メモリ回路に格納された前記データを読み出し、前記データに従って前記内部電源生成回路に第2のバーンイン電圧を生成させることで、前記第1のバーンイン電圧および前記第2のバーンイン電圧による前記半導体装置のバーンイン試験を行い、
前記特性試験装置が前記バーンイン試験後に前記不揮発性メモリ回路の前記データを通常モードに書き換える、
半導体装置の試験方法。 - 前記バーンインモードのデータの書き込みは、前記半導体装置に対し前記不揮発性メモリ回路の特性試験および各種特性試験を実施した後に行う、請求項12記載の半導体装置の試験方法。
- 前記半導体装置は、前記内部電源生成回路の出力と接続され、外部に出力する内部電源端子を備え、
前記バーンインモードのデータを書き込んだ後、前記内部電源端子の電圧を測定し、前記第2のバーンイン電圧が生成できていることを確認する、請求項12記載の半導体装置の試験方法。 - 前記外部電源端子に前記第1のバーンイン電圧が印加されていることを確認してから、前記データに従って前記内部電源生成回路に前記第2のバーンイン電圧を生成させる、請求項12記載の半導体装置の試験方法。
- 前記外部電源端子と前記グランド端子にだけ配線し、前記バーンイン試験を行う、請求項12記載の半導体装置の試験方法。
- 外部電源端子に印加された外部電源電圧から内部電源電圧を生成する内部電源生成回路と、外部からデータを書き換えできる不揮発性メモリ回路と、を備え、
前記内部電源生成回路は、前記不揮発性メモリ回路に格納されたデータに基づいて前記内部電源電圧を設定し、
前記内部電源生成回路は、前記データが通常モードの場合に生成する前記内部電源電圧を通常動作電圧に設定し、前記データがバーンインモードの場合に生成する前記内部電源電圧を前記通常動作電圧より高いバーンイン電圧に設定し、
前記内部電源生成回路は、前記外部電源電圧を検出して前記外部電源電圧が通常モード時の電圧かバーンインモード時の電圧かを判断する外部電源電圧検出回路と、前記外部電源電圧検出回路が前記外部電源電圧をバーンインモード時の電圧と判断したときだけ前記データを有効にする論理積回路とを有している、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/859,798 US11430535B2 (en) | 2019-06-18 | 2020-04-27 | Semiconductor device and test method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019112644 | 2019-06-18 | ||
JP2019112644 | 2019-06-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021002638A JP2021002638A (ja) | 2021-01-07 |
JP7419769B2 true JP7419769B2 (ja) | 2024-01-23 |
Family
ID=73994272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019216746A Active JP7419769B2 (ja) | 2019-06-18 | 2019-11-29 | 半導体装置およびその試験方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11430535B2 (ja) |
JP (1) | JP7419769B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7104868B1 (ja) | 2021-05-10 | 2022-07-21 | 日本たばこ産業株式会社 | エアロゾル発生装置 |
JP2022176655A (ja) * | 2021-05-17 | 2022-11-30 | 富士電機株式会社 | 圧力センサ装置 |
CN118351895A (zh) * | 2023-01-06 | 2024-07-16 | 长鑫存储技术有限公司 | 半导体存储装置的电源供应电路和半导体存储装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111400A (ja) | 1999-10-06 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
JP2001344999A (ja) | 2000-05-31 | 2001-12-14 | Seiko Epson Corp | 半導体装置 |
JP2004273103A (ja) | 2003-03-06 | 2004-09-30 | Samsung Electronics Co Ltd | 電圧レギュレータ回路及び半導体メモリ装置 |
JP2008059141A (ja) | 2006-08-30 | 2008-03-13 | Seiko Epson Corp | 複合型システム電源回路 |
JP2009087293A (ja) | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 安定化電源回路 |
JP2017126687A (ja) | 2016-01-15 | 2017-07-20 | 日立オートモティブシステムズ株式会社 | 制御装置及び書込み装置 |
JP2017183382A (ja) | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3071600B2 (ja) * | 1993-02-26 | 2000-07-31 | 日本電気株式会社 | 半導体記憶装置 |
JP3512332B2 (ja) * | 1998-04-07 | 2004-03-29 | 富士通株式会社 | 内部電圧発生回路 |
JP3898682B2 (ja) * | 2003-10-03 | 2007-03-28 | 株式会社東芝 | 半導体集積回路 |
JP2008021390A (ja) * | 2006-07-14 | 2008-01-31 | Toshiba Corp | 半導体記憶装置 |
JP2008097785A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2008077238A1 (en) * | 2006-12-22 | 2008-07-03 | Sidense Corp. | Dual function data register |
JP6926716B2 (ja) | 2017-06-23 | 2021-08-25 | 富士電機株式会社 | 半導体集積装置及びそのゲートスクリーニング試験方法 |
-
2019
- 2019-11-29 JP JP2019216746A patent/JP7419769B2/ja active Active
-
2020
- 2020-04-27 US US16/859,798 patent/US11430535B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111400A (ja) | 1999-10-06 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
JP2001344999A (ja) | 2000-05-31 | 2001-12-14 | Seiko Epson Corp | 半導体装置 |
JP2004273103A (ja) | 2003-03-06 | 2004-09-30 | Samsung Electronics Co Ltd | 電圧レギュレータ回路及び半導体メモリ装置 |
JP2008059141A (ja) | 2006-08-30 | 2008-03-13 | Seiko Epson Corp | 複合型システム電源回路 |
JP2009087293A (ja) | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 安定化電源回路 |
JP2017126687A (ja) | 2016-01-15 | 2017-07-20 | 日立オートモティブシステムズ株式会社 | 制御装置及び書込み装置 |
JP2017183382A (ja) | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021002638A (ja) | 2021-01-07 |
US11430535B2 (en) | 2022-08-30 |
US20200402603A1 (en) | 2020-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7419769B2 (ja) | 半導体装置およびその試験方法 | |
US6469573B2 (en) | Semiconductor integrated circuit | |
US7215177B2 (en) | Semiconductor integrated circuit with electrically programmable fuse | |
US7330802B2 (en) | Method for calibrating parameter of integrated circuit | |
KR20020018954A (ko) | 반도체장치, 마이크로컴퓨터 및 플래시메모리 | |
KR20080063298A (ko) | 전기적으로 1회 프로그래밍가능하고 1회 소거가능한 퓨즈 | |
US6639848B2 (en) | Semiconductor memory device and method for testing the same | |
US8689604B2 (en) | Offset error automatic calibration integrated circuit | |
US7688664B2 (en) | Electrical fuse circuit, memory device and electronic part | |
US5793674A (en) | Semiconductor integrated circuit device, manufacturing method thereof, and driving method for the same | |
US7710788B2 (en) | Flash memory device and method of testing a flash memory device | |
TWI443499B (zh) | 形成可編程電壓調節器的方法及其結構 | |
JP2002217295A (ja) | 半導体装置 | |
US6788132B2 (en) | Voltage and time control circuits | |
JP2003329735A (ja) | 内部電圧制御回路 | |
JP2001344997A (ja) | 半導体装置及びそのテスト方法 | |
US6507183B1 (en) | Method and a device for measuring an analog voltage in a non-volatile memory | |
US11984169B2 (en) | Piecewise linear and trimmable temperature sensor | |
US6337814B1 (en) | Semiconductor memory device having reference potential generating circuit | |
JP2007005776A (ja) | 半導体装置 | |
JPH11297086A (ja) | 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路並びにメモリの書込み時間調整方法 | |
US7802141B2 (en) | Semiconductor device having one-chip microcomputer and over-voltage application testing method | |
JP2010272825A (ja) | 半導体集積回路装置 | |
JP2001028194A (ja) | 内部電源回路及び不揮発性半導体記憶装置 | |
US10658052B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7419769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |