JP2009075056A - 半導体圧力センサ - Google Patents

Abstract

【課題】ダイヤフラム部表面の応力バランスを不安定にすることなくオフセット電圧に対する可動イオンの影響を抑制することができる。
【解決手段】ダイヤフラム部２表面及びピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４表面に対応する絶縁膜６の表面にはダイヤフラム部２の中心軸に対し線対称に導電性薄膜７が形成されている。この導電性薄膜６は、電源投入時に半導体圧力センサ１表面に存在する可動イオンがピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値を変化させることを抑制するシールド層として機能するので、電源導入時にブリッジ回路のオフセット電圧が変化することを抑制できる。また導電性薄膜７は、ダイヤフラム部２の全面に形成され、またダイヤフラム部２の中心軸に対して線対称形状であるので、導電性薄膜７を非局所的、非対称形状で形成した場合と比較して、ダイヤフラム部２表面の応力バランスを良好にし、オフセット電圧が発生することを抑制できる。
【選択図】図１

Description

本発明は、複数のピエゾ抵抗素子により構成されるブリッジ回路を利用してダイヤフラム部に加えられた圧力を検出する半導体圧力センサに関する。

従来より、ダイヤフラム部表面の離間した複数位置にピエゾ抵抗素子を配置し、このピエゾ抵抗素子によりブリッジ回路を構成することにより、圧力を受けた際にダイヤフラム部に生じる撓みをピエゾ抵抗素子の抵抗値の変化に伴うブリッジ回路の印加バイアスに対する出力電圧の変化として検出する半導体圧力センサが知られている。このような半導体圧力センサでは、ブリッジ回路に電源を投入した際にオフセット電圧（センサに圧力が印加されていない時のブリッジ回路の出力電圧値）が変動する現象が起きる。この現象が起きる原因として、センサ表面上に存在する可動イオンが電源投入後にピエゾ抵抗素子表面を移動することによりピエゾ抵抗素子の抵抗値が変化することが考えられる。このような背景から、ピエゾ抵抗素子表面上に導電性薄膜を形成することにより、可動イオンによるピエゾ抵抗素子の抵抗値の変化を抑制する方法が考えられている（特許文献１参照）。
特開２００１−２８１０８５号公報

しかしながら、従来の半導体圧力センサによれば、導電性薄膜がダイヤフラム部の中心軸に対し非対称に形成されているために、ダイヤフラム部表面の応力バランスが不安定になり、オフセット電圧が発生する要因になっていた。

本発明は上記課題を解決するためになされたものであり、ダイヤフラム部表面の応力バランスを不安定にすることなくオフセット電圧に対する可動イオンの影響を抑制可能な半導体圧力センサを提供することにある。

本発明に係る半導体圧力センサは、ダイヤフラム部を備える半導体基板と、ダイヤフラム部に加えられた圧力を抵抗値変化として検出するピエゾ抵抗素子と、ダイヤフラム部表面及びピエゾ抵抗素子表面を含む半導体基板表面を覆う絶縁膜と、ダイヤフラム部表面の全面及びピエゾ抵抗素子表面に対応する絶縁膜の表面を覆い、ダイヤフラム部の中心軸に対し線対称な形状を有する導電性薄膜とを備える。

本発明に係る半導体圧力センサによれば、導電性薄膜がダイヤフラム部の中心軸に対して線対称に形成されているので、ダイヤフラム部表面の応力バランスを不安定にすることなくオフセット電圧に対する可動イオンの影響を抑制することができる。

以下、図面を参照して、本発明の実施形態となる半導体圧力センサについて説明する。

本発明の実施形態となる半導体圧力センサ１は、図１（ａ），（ｂ）に示すように、矩形形状のダイヤフラム部２が形成された半導体基板３と、ダイヤフラム部２を構成する２辺中央付近の半導体基板３表面領域に形成されたピエゾ抵抗素子Ｒ１，Ｒ２と、ダイヤフラム部２中央付近の半導体基板３表面領域に形成されたピエゾ抵抗素子Ｒ３，Ｒ４とを備える。

ピエゾ抵抗素子Ｒ１の一方端は拡散リード線４ａと薄膜金属配線５ａを介して接地端子ＧＮＤに接続され、その他方端は拡散リード線４ｂと薄膜金属配線５ｂを介して電圧出力端子Ｖｏｕｔ＋に接続されている。ピエゾ抵抗素子Ｒ２の一方端は拡散リード線４ｃと薄膜金属配線５ｃを介して電圧出力端子Ｖｏｕｔ−に接続され、その他方端は拡散リード線４ｄと薄膜金属配線５ｄを介してバイアス電圧印加用端子Ｖｄｄに接続されている。

ピエゾ抵抗素子Ｒ３の一方端は拡散リード線４ｅと薄膜金属配線５ｂを介して電圧出力端子Ｖｏｕｔ＋に接続され、その他方端は拡散リード線４ｆと薄膜金属配線５ｄを介してバイアス電圧印加用端子Ｖｄｄに接続されている。ピエゾ抵抗素子Ｒ４の一方端は拡散リード線４ｇと薄膜金属配線５ａを介して接地端子ＧＮＤに接続され、その他方端は拡散リード線４ｈと薄膜金属配線５ｃを介して電圧出力端子Ｖｏｕｔ−に接続されている。

このようにしてピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４は図２に示すようなブリッジ回路を構成している。すなわち、ピエゾ抵抗素子Ｒ１及びピエゾ抵抗素子Ｒ３とピエゾ抵抗素子Ｒ２及びピエゾ抵抗素子Ｒ４とがそれぞれ対になってブリッジ回路上で対向配置されている。このような構成を有する半導体圧力センサ１では、ダイヤフラム部２の一方の表面から圧力を受けると、ダイヤフラム部２の上面と下面との間に差圧が生じることによってダイヤフラム部２に撓みが生じ、この撓みによってピエゾ抵抗素子を構成する結晶が歪んで抵抗値が変化する。そしてピエゾ抵抗素子の抵抗値の変化をブリッジ回路を利用してバイアス電圧印加用端子Ｖｄｄに印加されたバイアス電圧Ｂｉａｓに対する電圧変化として出力端子Ｖｏｕｔ＋，Ｖｏｕｔ−から検出する。

この半導体圧力センサ１では、半導体基板３表面には基板全面を覆うように絶縁層６が形成されている。またダイヤフラム部２表面及びピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４表面に対応する絶縁膜６の表面にはダイヤフラム部２の中心軸に対し線対称に導電性薄膜７が形成されている。なお導電性薄膜７の電位は、他の電極と接続することにより固定電位としてもよいし、他の電極と接続せずにオープン電位としてもよい。このような構成によれば、電源投入時に導電性薄膜６が半導体圧力センサ１表面に存在する可動イオンがピエゾ抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値を変化させることを抑制するシールド層として機能するので、電源導入時にブリッジ回路のオフセット電圧が変化することを抑制できる。また導電性薄膜７は、ダイヤフラム部２の全面に形成され、またダイヤフラム部２の中心軸に対して線対称形状であるので、導電性薄膜７を非局所的、非対称形状で形成した場合と比較して、ダイヤフラム部２表面の応力バランスを良好にし、オフセット電圧が発生することを抑制できる。

導電性薄膜７はアルミニウム又はポリシリコンにより形成することが望ましい。導電性薄膜７をアルミニウムにより形成した場合、アルミニウムは半導体プロセスにおいて一般的に使用される電極及び配線材料であるので、半導体圧力センサ１を安価に構成することができる。また導電性薄膜７をポリシリコンにより形成した場合には、アルミニウムを使用した場合に問題になる線膨張係数の影響（詳しくは後述する）を軽減することができる。

図３や図４に示すように、導電性薄膜７表面又は絶縁膜６と導電性薄膜７間に絶縁膜６との応力バランスを取るために窒化膜８を形成してもよい。また導電性薄膜７がアルミニウムにより形成されている場合、導電性薄膜７の膜厚は窒化膜８の膜厚の１倍以上５倍以下の大きさにすることにより、アルミニウムが及ぼす熱応力の影響、特に温度特性に対する影響を抑えることが望ましい。アルミニウムの線膨張係数は約２５×１０Ｅ^−６／℃であり、窒化膜８の線膨張係数は約３×１０^−６／℃である。そして線膨張係数と膜厚の積が熱応力の影響を表す指標であるとした場合、その値が４０倍程度以下であれば熱応力の影響を抑えることが可能であり、５０倍以上になると抑制が困難になる。また導電性薄膜７の膜厚が窒化膜８の膜厚の１倍以下である場合には、アルミニウムが窒化膜８の応力を受けて応力バランスが安定しない。

より具体的には、導電性薄膜７がアルミニウムにより形成されている場合、導電性薄膜７の膜厚は５００Å以上１００００Å以下、窒化膜８の膜厚は５００Å以上２０００Å以下の大きさであることが望ましい。半導体プロセスにおける配線パターンや電極パッドで形成されるアルミニウム膜厚は通常１００００Å以上であるが、膜厚が１００００Å以上で導電性薄膜７を形成した場合、アルミニウムの線膨張係数の影響をダイヤフラム部２が大きく受けてしまう。また導電性薄膜７を形成する際、膜厚が５００Å以下であると膜厚の制御が困難になる。また窒化膜８の膜厚が５００Å以下２０００Å以上であると、膜厚の制御が困難になる。

導電性薄膜７をポリシリコンにより形成する場合、導電性薄膜７の膜厚は窒化膜８の膜厚の１倍以上４０倍以下の大きさにすることにより、ポリシリコンが及ぼす熱応力の影響、特に温度特性に対する影響を抑えることが望ましい。ポリシリコンの線膨張係数は約３×１０^−６／℃であり、窒化膜８の線膨張係数は約３×１０^−６／℃である。そして線膨張係数と膜厚の積が熱応力の影響を表す指標であるとした場合、その値が４０倍程度以下であれば熱応力の影響を抑えることが可能であり、５０倍以上になると抑制が困難になる。また導電性薄膜７の膜厚が窒化膜８の膜厚の１倍以下である場合には、ポリシリコンが窒化膜８の応力を受けて応力バランスが安定しない。

より具体的には、導電性薄膜７をポリシリコンにより形成する場合、導電性薄膜７の膜厚は５００Å以上２００００Å以下、窒化膜８の膜厚は５００Å以上２０００Å以下の大きさであることが望ましい。導電性薄膜７を形成する際、膜厚が５００Å以下及び２００００Å以上であると膜厚の制御が困難になる。また窒化膜８の膜厚が５００Å以下２０００Å以上であると、膜厚の制御が困難になる。

以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。

本発明の実施形態となる半導体圧力センサの構成を示す断面図及び上面図である。 図１に示す半導体圧力センサのピエゾ抵抗素子により構成されるブリッジ回路の構成を示す回路図である。 図１に示す半導体圧力センサの応用例の構成を示す断面図である。 図１に示す半導体圧力センサの応用例の構成を示す断面図である。

符号の説明

１：半導体圧力センサ
２：ダイヤフラム部
３：半導体基板
４，４ａ〜４ｈ：拡散リード線
５，５ａ〜５ｄ：薄膜金属配線
６：絶縁膜
７：導電性薄膜
８：窒化膜
ＧＮＤ：接地端子
Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒ４：ピエゾ抵抗素子
Ｖｄｄ：バイアス電圧印加用端子
Ｖｏｕｔ＋，Ｖｏｕｔ−：出力端子

Claims (5)

1. ダイヤフラム部を備える半導体基板と、
   前記ダイヤフラム部に加えられた圧力を抵抗値変化として検出するピエゾ抵抗素子と、
   前記ダイヤフラム部表面及び前記ピエゾ抵抗素子表面を含む前記半導体基板表面を覆う絶縁膜と、
   前記ダイヤフラム部表面の全面及び前記ピエゾ抵抗素子表面に対応する前記絶縁膜の表面を覆い、ダイヤフラム部の中心軸に対し線対称な形状を有する導電性薄膜と
   を備えることを特徴とする半導体圧力センサ。
2. 請求項１に記載の半導体圧力センサにおいて、前記導電性薄膜がアルミニウムにより形成され、導電性薄膜表面又は前記絶縁膜と導電性薄膜間に窒化膜を備え、導電性薄膜の膜厚が窒化膜の膜厚の１倍以上５倍以下の大きさであることを特徴とする半導体圧力センサ。
3. 請求項２に記載の半導体圧力センサにおいて、前記導電性薄膜の膜厚が５００Å以上１００００Å以下、前記窒化膜の膜厚が５００Å以上２０００Å以下の大きさであることを特徴とする半導体圧力センサ。
4. 請求項１に記載の半導体圧力センサにおいて、前記導電性薄膜がポリシリコンにより形成され、導電性薄膜表面又は前記絶縁膜と導電性薄膜間に窒化膜を備え、導電性薄膜の膜厚が窒化膜の膜厚の１倍以上４０倍以下の大きさであることを特徴とする半導体圧力センサ。
5. 請求項４に記載の半導体圧力センサにおいて、前記導電性薄膜の膜厚が５００Å以上２００００Å以下、前記窒化膜の膜厚が５００Å以上２０００Å以下の大きさであることを特徴とする半導体圧力センサ。

Images