JP2009071181A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】不純物を拡散させる熱処理を低温化・短時間化し、かつ、良品率を向上させること。
【解決手段】親水性膜１９を成膜するステップと、親水性膜１９の開口部２２により露出する基板表面２５を親水性膜１９とともに薬液で処理するステップと、基板表面２５に隣接するように成膜されたポリシリコン膜３２に注入された不純物をポリシリコン膜３２から基板８に拡散させるステップとを備えている。このとき、半導体装置は、基板表面２５が薬液で処理されることにより、基板８とポリシリコン膜３２との界面に膜が形成されることが防止され、ポリシリコン膜３２から基板８に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。さらに、半導体装置は、薬液で処理されるときに用いられた液体が親水性膜１９の表面に残ることが防止され、ウォーターマークが生成されることが防止され、パターン異常の発生が防止される。
【選択図】図１３

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置を生産するときに利用される半導体装置の製造方法に関する。

バイポーラデバイスとＣＭＯＳデバイスとが併用された半導体装置（ＢｉＣＯＭＳ）が知られている。そのバイポーラデバイスは、マスクポリシリコン膜をシリコン基板まで開口してエミッタコンタクトとコレクタコンタクトとを形成し、その上にポリシリコン膜を成膜し、そのポリシリコン膜にヒ素を注入して、熱処理でそのヒ素をポリシリコン膜からシリコン基板に押し込むことでエミッタ電極を形成している。このような半導体装置は、微細化が望まれ、そのヒ素をポリシリコン膜からシリコン基板に押し込む熱処理は、低温化、低時間化が望まれている。

ポリシリコン膜コンとシリコン基板とのエミッタ界面に生成する数Åの自然酸化膜、ケミカル酸化膜が砒素押し込みの際に阻害となることが知られている。このため、その自然酸化膜、ケミカル酸化膜を除去する、もしくは極力薄くすることにより、そのヒ素をポリシリコン膜からシリコン基板に押し込む熱処理を低温化、低時間化することができる。シリコン基板の表面に薬液処理を行って、このような酸化膜を除去した後に、そのポリシリコン膜コンを成膜する技術が知られている。

図１は、公知の半導体装置の製造方法を示している。その半導体装置の製造方法では、まず、マスクポリシリコン膜により表面が被覆された所定の半導体装置が形成される（ステップＳ１０１）。その半導体装置は、次いで、そのマスクポリシリコン膜とが部分的にエッチングされ、基板の表面の一部が露出するエミッタコンタクトが開口される。その露出した基板の表面は、マスクポリシリコン膜とともにフッ酸処理され、その基板の表面に形成される酸化物が除去される。その半導体装置は、さらに、そのフッ酸が除去されるように、その基板の表面の一部がそのマスクポリシリコン膜とともに水洗されて乾燥される（ステップＳ１０２）。その半導体装置は、次いで、ポリシリコン膜が成膜される。そのポリシリコン膜は、そのエミッタコンタクトを埋めてその基板に隣接し、かつ、そのマスクポリシリコン膜を被覆するように、形成される（ステップＳ１０３）。その半導体装置は、次いで、そのポリシリコン膜に不純物である砒素がイオン注入される。その半導体装置は、次いで、部分的にドライエッチング加工されて、そのポリシリコン膜のうちのエミッタコンタクトの周辺の部分からエミッタ電極が形成される（ステップＳ１０４）。その半導体装置は、次いで、サイドウォール膜が成膜される（ステップＳ１０５）。その半導体装置は、次いで、エッチングされて、端子となる領域が露出され、そのサイドウォール膜がサイドウォールに形成される。その半導体装置は、さらに、熱処理されて、そのポリシリコン膜に注入された不純物が基板に拡散され、基板にエミッタ領域が形成される（ステップＳ１０６）。その半導体装置は、次いで、端子となる領域に接続される配線パターンと保護膜とが形成されて、半導体装置の完成品に形成される。

図２は、ステップＳ１０１のマスクポリシリコン膜が成膜された後の半導体装置を示している。その半導体装置１０１は、単結晶シリコンから形成されている基板に形成され、ｂｉｐ部１０２とＭＯＳ部１０３とを含んでいる。その基板には、複数の領域が形成されている。その複数の領域は、隣接する２つの領域が互いに異なる導電型になるように形成され、半導体領域１０５とコレクタコンタクト領域１０６とコレクタ領域１０７とベース領域１０８とＭＯＳ部ｗｅｌｌ１１０とＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２とを含んでいる。

半導体領域１０５は、その基板の全体に形成されている。コレクタコンタクト領域１０６とコレクタ領域１０７とベース領域１０８とは、ｂｉｐ部１０２に配置されている。コレクタコンタクト領域１０６は、半導体領域１０５より上層側に半導体領域１０５に隣接するように形成されている。コレクタ領域１０７は、コレクタコンタクト領域１０６より上層側に形成され、半導体領域１０５に隣接しないように、かつ、コレクタコンタクト領域１０６に囲まれるように形成されている。ベース領域１０８は、コレクタコンタクト領域１０６とコレクタ領域１０７とより上層側に形成されている。ベース領域１０８は、２つの領域から形成されている。ベース領域１０８の１つの領域は、コレクタコンタクト領域１０６に隣接するように形成されている。ベース領域１０８の他の領域は、コレクタ領域１０７に隣接するように形成されている。

ＭＯＳ部ｗｅｌｌ１１０とＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２とは、ＭＯＳ部１０３に配置されている。ＭＯＳ部ｗｅｌｌ１１０は、半導体領域１０５より上層側に半導体領域１０５に隣接するように形成されている。ＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２とは、それぞれ、半導体領域１０５に隣接しないように、ＭＯＳ部ｗｅｌｌ１１０の上層に形成されている。ＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２とは、さらに、ＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２とが互いに隣接しないように、ＭＯＳ部ｗｅｌｌ１１０に囲まれるように形成されている。

半導体装置１０１は、さらに、素子分離膜１１６と第１ＭＯＳゲート電極１１４と第２ＭＯＳゲート電極１１５とＭＯＳ部保護膜１１７とマスクポリシリコン膜１１８とが形成されている。素子分離膜１１６は、絶縁体である酸化膜から形成され、その基板を被覆するように形成されている。素子分離膜１１６は、さらに、コレクタコンタクト領域１０６が他のコレクタコンタクト領域に隣接しないように形成されている。素子分離膜１１６は、さらに、ベース領域１０８のうちのコレクタコンタクト領域１０６に隣接する領域がコレクタ領域１０７に隣接しないように、かつ、ベース領域１０８のうちのコレクタ領域１０７に隣接する領域がコレクタコンタクト領域１０６に隣接しないように、形成されている。素子分離膜１１６は、さらに、１つのＭＯＳ部ｗｅｌｌ１１０に囲まれるＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２とが他のＭＯＳ部ｗｅｌｌに囲まれるＭＯＳ部ＬＤＤに隣接しないように、形成されている。

第１ＭＯＳゲート電極１１４は、多結晶シリコンから形成され、素子分離膜１１６より上層のうちのＭＯＳ部ＬＤＤ１１１とＭＯＳ部ＬＤＤ１１２との間付近に配置され、素子分離膜１１６に隣接するように形成されている。第２ＭＯＳゲート電極１１５は、多結晶シリコンから形成され、第１ＭＯＳゲート電極１１４より上層に配置され、第１ＭＯＳゲート電極１１４に隣接するように形成されている。

ＭＯＳ部保護膜１１７は、絶縁体から形成され、素子分離膜１１６と第１ＭＯＳゲート電極１１４と第２ＭＯＳゲート電極１１５とより上層に配置され、素子分離膜１１６と第１ＭＯＳゲート電極１１４と第２ＭＯＳゲート電極１１５とに隣接して素子分離膜１１６と第１ＭＯＳゲート電極１１４と第２ＭＯＳゲート電極１１５とを被覆するように配置されている。マスクポリシリコン膜１１８は、多結晶シリコンから形成され、ＭＯＳ部保護膜１１７を被覆するように配置されている。このとき、半導体装置１０１は、マスクポリシリコン膜１１８のｂｉｐ部１０２の表面が平坦であり、マスクポリシリコン膜１１８のＭＯＳ部１０３の表面に凹凸が形成されている。

図３は、ステップＳ１０２が実行された後の半導体装置を示している。その半導体装置１２１は、エッチングされて、ｂｉｐ部１０２にエミッタコンタクト１２２とコレクタコンタクト１２３とが形成されている。エミッタコンタクト１２２は、ベース領域１０８のうちのコレクタ領域１０７に隣接しない領域の一部の表面１２５が外部に露出するように形成されている。コレクタコンタクト１２３は、ベース領域１０８のうちのコレクタ領域１０７に隣接する領域の一部の表面１２６が外部に露出するように形成されている。

このようなエッチングによれば、半導体装置１２１は、不純物が拡散することを阻害する膜が表面１２５、１２６に形成されることがある。その膜としては、数Åの厚さの自然酸化膜、ケミカル酸化膜が例示される。半導体装置１２１は、さらに、表面１２５がマスクポリシリコン膜１１８とともに薬液に接触させられ、表面１２５、１２６に形成される膜が除去される。その薬液は、酸化膜に対してエッチングレートがあり、かつ、ケミカル酸化膜が生じない液体であり、このような薬液としては、フッ酸が例示される。半導体装置１２１は、次いで、その薬液が除去されるように、表面１２５がマスクポリシリコン膜１１８とともに水洗されて乾燥される。

図４は、ステップＳ１０３が実行された後の半導体装置を示している。その半導体装置１３１は、ポリシリコン膜１３２が成膜されている。そのポリシリコン膜１３２は、多結晶シリコンから形成されている。ポリシリコン膜１３２は、ベース領域１０８と隣接するように、エミッタコンタクト１２２の内部に充填され、コレクタコンタクト１２３の内部に充填され、マスクポリシリコン膜１１８が露出しないようにマスクポリシリコン膜１１８を被覆している。このように、薬液処理した後にポリシリコン膜１３２を成膜することによれば、ポリシリコン膜１３２とベース領域１０８とが隣接する界面１３３には、ポリシリコン膜１３２からベース領域１０８に不純物が拡散することを阻害する膜が形成されにくい。

半導体装置１３１は、ポリシリコン膜１３２が形成された後に、不純物である砒素がポリシリコン膜１３２にイオン注入される。なお、ポリシリコン膜１３２は、イオン注入と異なる方法を用いて形成されることもできる。その方法としては、ポリシリコン膜１３２の結晶成長時に砒素をドーピングする方法が例示される。

図５は、ステップＳ１０４が実行された後の半導体装置を示している。その半導体装置１４１は、マスクポリシリコン膜１１８とポリシリコン膜１３２とが部分的にドライエッチングされて、エミッタ電極１４２が形成され、ＭＯＳ部保護膜１１７が露出している。すなわち、エミッタ電極１４２は、主にポリシリコン膜１３２に形成されていた多結晶シリコンから形成されている。半導体装置１４１は、さらに、コレクタコンタクト１４３が形成されている。コレクタコンタクト１４３は、エミッタコンタクト１２２が形成されていた箇所に形成され、ベース領域１０８のうちのコレクタ領域１０７に隣接する部分が除去されて、コレクタ領域１０７の一部が外部に露出するように形成されている。

図６は、ステップＳ１０５が実行された後の半導体装置を示している。その半導体装置１５１は、サイドウォール膜１５２が成膜されている。そのサイドウォール膜１５２は、絶縁体である酸化膜から形成され、ＭＯＳ部保護膜１１７とエミッタ電極１４２とを被覆し、コレクタコンタクト１４３の内面を被覆するように形成されている。半導体装置１５１は、素子分離膜１１６とＭＯＳ部保護膜１１７とサイドウォール膜１５２とが部分的にエッチングされる。

図７は、ステップＳ１０６が実行された後の半導体装置を示している。その半導体装置１６１は、素子分離膜１１６とＭＯＳ部保護膜１１７とサイドウォール膜１５２とが選択的にエッチングされて、電極となる部分が露出されている。すなわち、半導体装置１６１は、エミッタ電極１４２に形成されたポリシリコン膜１３２の一部の表面１６５が露出している。半導体装置１６１は、さらに、ベース領域１０８の一部の表面１６６が露出している。半導体装置１６１は、さらに、コレクタ領域１０７の一部の表面１６７が露出している。半導体装置１６１は、さらに、ＭＯＳ部ＬＤＤ１１１の一部の表面１６８が露出している。半導体装置１６１は、さらに、ＭＯＳ部ＬＤＤ１１２の一部の表面１６９が露出している。半導体装置１６１は、さらに、第２ＭＯＳゲート電極１１５の一部の表面１７１が露出している。

半導体装置１６１は、さらに、サイドウォール１６２、１６３、１６４が形成されている。サイドウォール１６２は、素子分離膜１１６またはＭＯＳ部保護膜１１７またはサイドウォール膜１５２から形成され、エミッタ電極１４２の側面を被覆している。サイドウォール１６３は、サイドウォール膜１５２から形成され、コレクタコンタクト１４３の側面を被覆している。サイドウォール１６４は、ＭＯＳ部保護膜１１７またはサイドウォール膜１５２から形成され、第１ＭＯＳゲート電極１１４と第２ＭＯＳゲート電極１１５との側面を被覆している。

半導体装置１６１は、さらに、エミッタ領域１７２が形成されている。エミッタ領域１７２は、ベース領域１０８のうちの界面１３３の近傍に形成され、ベース領域１０８に囲まれるように形成されている。すなわち、エミッタ領域１７２は、半導体装置１６１が熱処理されることにより、エミッタ電極１４２に形成されたポリシリコン膜１３２に含有されている砒素が界面１３３を介してポリシリコン膜１３２からベース領域１０８に拡散して形成され、半導体装置１６１は、エミッタ領域１７２とエミッタ電極１４２とから形成されるポリエミッタが形成される。このとき、界面１３３には、不純物がポリシリコン膜１３２から基板（ベース領域８）に拡散することを阻害する膜が多く形成されないで、エミッタ領域１７２は、より低温で、より短時間の熱処理により十分に形成されることができる。半導体装置１６１は、次いで、端子となる領域に接続される配線パターンと、その配線パターンを互いに絶縁する保護膜とが形成されて後、半導体装置の完成品に形成される。

このような半導体装置の製造方法によれば、界面１３３には、不純物がポリシリコン膜１３２から基板（ベース領域１０８）に拡散することを阻害する膜が多く形成されないで、エミッタ領域１７２は、より低温で、より短時間の熱処理により十分に形成されることができる。

図８は、ステップＳ１０２の水洗時の半導体装置を示している。その半導体装置１７１は、マスクポリシリコン膜１１８の表面に水滴１７２が接触することにより、マスクポリシリコン膜１１８の表面に付着する薬液の残渣が除去される。このとき、水滴１７２は、マスクポリシリコン膜１１８が疎水性であることから、マスクポリシリコン膜１１８の表面との接触角が大きい。水滴は、一般に、接触角が大きいときに、凹凸が形成される表面（たとえば、ＭＯＳ部１０３の表面）に接触すると、その段差に引っかかり、十分に乾燥されないでその表面に液残りしやすい。

半導体装置１２１は、凹凸の表面に水滴が液残りしたときに、図３に示されているように、乾燥後にウォーターマーク１７３が形成されることがある。ウォーターマーク１７３は、ステップＳ１０３が実行された後の半導体装置１３１で、図４に示されているように、マスクポリシリコン膜１１８とポリシリコン膜１３２との界面に残存する。ウォーターマーク１７３は、エミッタ電極のドライエッチング加工時にマスクポリシリコン膜１１８がエッチングされることを阻害し、ステップＳ１０４が実行された後の半導体装置１４１では、図５に示されているように、たとえば、マスクポリシリコン膜１１８のうちのウォーターマーク１７３に被覆された一部１７４が膜残りする。このような膜残りは、図６、図７に示されているように、パターン異常を発生させ、半導体装置を製造するときの良品率を低下させる。

特開２００２−２７０８１３号公報には、不純物拡散のための熱処理時にエミッタ電極を構成する多結晶シリコンが単結晶化することを界面酸化膜の残存を防ぎつつ確実に抑止すること、これにより、エミッタ電極抵抗を低減するとともにエミッタ不純物濃度を設計通りに制御して安定したｈＦＥを実現する技術が開示されている。その半導体装置の製造方法は、シリコン基板の表面近傍に、第一導電型のコレクタ領域と該コレクタ領域の表面に位置する第二導電型のベース領域とを形成する工程と、前記シリコン基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的にエッチングして前記ベース領域に到達する接続孔を形成する工程と、酸化剤およびアルカリを含む洗浄液を用いて前記絶縁膜表面および前記接続孔の内部を洗浄する工程と、前記接続孔を埋め込むように全面に多結晶シリコン膜を形成した後、該多結晶シリコン中に第一導電型の不純物を導入する工程と、基板全体を加熱処理し、前記不純物を前記ベース領域中に拡散させて第一導電型のエミッタ領域を形成する工程と、前記多結晶シリコン膜を選択的にエッチングしてエミッタ電極とする工程とを含むことを特徴としている。

特開２００２−２７０８１３号公報には、さらに、マスクポリシリコン膜の開口後、アンモニア、過酸化水素および水からなる洗浄液を用いてエミッタ界面処理をして、ウェハ表面にケミカル酸化膜を生成して、欠陥（ウォーターマーク）の発生を防ぐことが開示されている。

図９は、マスクポリシリコン膜の開口後に、アンモニア、過酸化水素および水からなる洗浄液を用いてエミッタ界面処理された半導体装置を示している。その半導体装置１８１は、親水性であるケミカル酸化膜１８２が生成されている。ケミカル酸化膜１８２は、膜厚が数Åであり、ウェハ表面を被覆するように形成されている。このような半導体装置１８１によれば、水洗されたときに、ケミカル酸化膜１８２の表面に接触する水滴１８３は、その表面との接触角が小さい。このため、水滴１８３は、ウェハ表面の段差に引っかかることなく、十分に乾燥され、乾燥後にウォーターマークが形成されることが防止され、半導体装置に欠陥が発生することが防止される。

しかしながら、ケミカル酸化膜１８２は、ポリシリコン膜１３２とベース領域１０８とが隣接する界面で、ポリシリコン膜１３２からシリコン基板へのヒ素押し込みを阻害することがある。このため、低温、低時間の熱処理では、その砒素押し込みが十分されず、エミッタ抵抗（ＲＥ）を上昇させることがある。不純物の押し込みのための熱処理の低温化、短時間化を可能にし、かつ、良品率を向上させることが望まれている。

特開２００１−２３０２３６号公報には、不均一な厚みの自然酸化膜やウォーターマークに起因するエッチング残渣の発生を抑制することができるエッチングを実現する技術が開示されている。その微細デバイスの製造方法は、シリコン系材料層をエッチングにより微細加工することを含む微細デバイスの製造方法であって、エッチングの前処理として、フッ酸を含む第一の溶液による酸化物除去処理と、続いて酸化剤を含む第二の溶液による酸化処理とを行うことを特徴としている。

特開２００５−０３３０８０号公報には、ベース拡散層やエミッタ拡散層の不純物濃度プロファイルを変えることなく、電流増幅率ｈＦＥが広範囲に制御された半導体装置が開示されている。その半導体装置は、エミッタ領域上にエミッタポリシリコン膜コン電極を有するバイポーラトランジスタを備えた半導体装置において、前記エミッタポリシリコン膜コン電極は前記エミッタ領域上に順次形成された第１のポリシリコン膜コン層、酸化物層、及び第２のポリシリコン膜コン層からなる３層構造を有することを特徴としている。

特開２００２−２７０８１３号公報 特開２００１−２３０２３６号公報 特開２００５−０３３０８０号公報

本発明の課題は、不純物の押し込みのための熱処理の低温化、短時間化を可能にし、かつ、良品率を向上させる半導体装置の製造方法を提供することにある。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による半導体装置の製造方法は、親水性膜（１９）を成膜する工程と、基板（８）のうちの親水性膜（１９）に形成された開口部（２２）により露出する基板表面（２５）を親水性膜（１９）とともに薬液で処理する工程と、基板表面（２５）に隣接するように成膜されたポリシリコン膜（３２）に注入された不純物をポリシリコン膜（３２）から基板（８）に拡散させる工程とを備えている。このとき、半導体装置は、基板表面（２５）が薬液で処理されることにより、基板（８）とポリシリコン膜（３２）との界面に膜が形成されることが防止され、ポリシリコン膜（３２）から基板（８）に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。さらに、半導体装置は、薬液で処理されるときに用いられた液体が親水性膜（１９）の表面に残ることが防止され、ウォーターマークが生成されることが防止され、パターン異常の発生が防止される。その結果、本発明による半導体装置の製造方法は、不純物を拡散させる熱処理を低温化し、または、短時間化することと、良品率（歩留まり）を向上させることとを両立させることができる。

本発明による半導体装置の製造方法は、ポリシリコン膜から基板に不純物が拡散することを阻害する膜がポリシリコン膜と基板との界面に形成されることが防止され、基板に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。本発明による半導体装置の製造方法は、さらに、その膜がその界面に形成されないように洗浄するときに用いられた液体が残存することが防止され、膜残りが防止され、その結果、半導体装置を生産するときの歩留まりを向上させることができる。このような半導体装置の製造方法は、バイポーラデバイスとＣＭＯＳデバイスとが併用された半導体装置（ＢｉＣＯＭＳ）を製造することに好適である。

図面を参照して、本発明による半導体装置の製造方法の実施の形態を記載する。その半導体装置の製造方法は、図１０に示されているように、まず、マスクポリシリコン膜により表面が被覆された所定の半導体装置が形成される（ステップＳ１）。その半導体装置は、次いで、そのマスクポリシリコン膜を被覆するように、親水性膜が成膜される（ステップＳ２）。その半導体装置は、次いで、そのマスクポリシリコン膜とその親水性膜とが部分的にエッチングされ、基板の表面の一部が露出するエミッタコンタクトが開口される。その露出した基板の表面は、親水性膜とともにフッ酸処理され、その基板の表面に形成される酸化物が除去される。その半導体装置は、さらに、そのフッ酸が除去されるように、その基板の表面の一部がその親水性膜とともに水洗されて乾燥される（ステップＳ３）。その半導体装置は、次いで、ポリシリコン膜が成膜される。そのポリシリコン膜は、そのエミッタコンタクトを埋めてその基板に隣接し、かつ、その親水性膜を被覆するように、形成される（ステップＳ４）。その半導体装置は、次いで、そのポリシリコン膜に不純物である砒素がイオン注入される。その半導体装置は、次いで、部分的にドライエッチング加工されて、そのポリシリコン膜のうちのエミッタコンタクトの周辺の部分からエミッタ電極が形成される（ステップＳ５）。その半導体装置は、次いで、サイドウォール膜が成膜される（ステップＳ６）。その半導体装置は、次いで、エッチングされて、端子となる領域が露出され、そのサイドウォール膜がサイドウォールに形成される。その半導体装置は、さらに、熱処理されて、そのポリシリコン膜に注入された不純物が基板に拡散され、基板にエミッタ領域が形成される（ステップＳ７）。その半導体装置は、次いで、端子となる領域に接続される配線パターンと保護膜とが形成されて、半導体装置に形成される。

図１１は、ステップＳ２の親水性膜が成膜された後の半導体装置を示している。その半導体装置１は、単結晶シリコンから形成されている基板に形成され、ｂｉｐ部２とＭＯＳ部３とを含んでいる。その基板には、複数の領域が形成されている。その複数の領域は、隣接する２つの領域が互いに異なる導電型になるように形成され、半導体領域５とコレクタコンタクト領域６とコレクタ領域７とベース領域８とＭＯＳ部ｗｅｌｌ１０とＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２とを含んでいる。半導体領域５は、その基板の全体に形成されている。

コレクタコンタクト領域６とコレクタ領域７とベース領域８とは、ｂｉｐ部２に配置されている。コレクタコンタクト領域６は、半導体領域５より上層側に半導体領域５に隣接するように形成されている。コレクタ領域７は、コレクタコンタクト領域６より上層側に形成され、半導体領域５に隣接しないように、かつ、コレクタコンタクト領域６に囲まれるように形成されている。ベース領域８は、コレクタコンタクト領域６とコレクタ領域７とより上層側に形成されている。ベース領域８は、２つの領域から形成されている。ベース領域８の１つの領域は、コレクタコンタクト領域６に隣接するように形成されている。ベース領域８の他の領域は、コレクタ領域７に隣接するように形成されている。

ＭＯＳ部ｗｅｌｌ１０とＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２とは、ＭＯＳ部３に配置されている。ＭＯＳ部ｗｅｌｌ１０は、半導体領域５より上層側に半導体領域５に隣接するように形成されている。ＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２とは、それぞれ、半導体領域５に隣接しないように、ＭＯＳ部ｗｅｌｌ１０の上層に形成されている。ＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２とは、さらに、ＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２とが互いに隣接しないように、ＭＯＳ部ｗｅｌｌ１０に囲まれるように形成されている。

半導体装置１は、さらに、素子分離膜１６と第１ＭＯＳゲート電極１４と第２ＭＯＳゲート電極１５とＭＯＳ部保護膜１７とマスクポリシリコン膜１８と親水性膜１９とが形成されている。素子分離膜１６は、絶縁体である酸化膜から形成され、その基板を被覆するように形成されている。素子分離膜１６は、さらに、コレクタコンタクト領域６が他のコレクタコンタクト領域に隣接しないように形成されている。素子分離膜１６は、さらに、ベース領域８のうちのコレクタコンタクト領域６に隣接する領域がコレクタ領域７に隣接しないように、かつ、ベース領域８のうちのコレクタ領域７に隣接する領域がコレクタコンタクト領域６に隣接しないように、形成されている。素子分離膜１６は、さらに、１つのＭＯＳ部ｗｅｌｌ１０に囲まれるＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２とが他のＭＯＳ部ｗｅｌｌに囲まれるＭＯＳ部ＬＤＤに隣接しないように、形成されている。

第１ＭＯＳゲート電極１４は、多結晶シリコンから形成され、素子分離膜１６より上層のうちのＭＯＳ部ＬＤＤ１１とＭＯＳ部ＬＤＤ１２との間付近に配置され、素子分離膜１６に隣接するように形成されている。第２ＭＯＳゲート電極１５は、多結晶シリコンから形成され、第１ＭＯＳゲート電極１４より上層に配置され、第１ＭＯＳゲート電極１４に隣接するように形成されている。

ＭＯＳ部保護膜１７は、絶縁体から形成され、素子分離膜１６と第１ＭＯＳゲート電極１４と第２ＭＯＳゲート電極１５とより上層に配置され、素子分離膜１６と第１ＭＯＳゲート電極１４と第２ＭＯＳゲート電極１５とに隣接して素子分離膜１６と第１ＭＯＳゲート電極１４と第２ＭＯＳゲート電極１５とを被覆するように配置されている。

マスクポリシリコン膜１８は、多結晶シリコンから形成され、ＭＯＳ部保護膜１７を被覆するように配置されている。親水性膜１９は、マスクポリシリコン膜１８より親水性である酸化物（酸化シリコン）から形成され、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるＨＴＯ（Ｈｉｇｈ Ｔｅｍｐａｒａｔｕｒｅ Ｏｘｉｄｅ）膜が例示される。親水性膜１９は、マスクポリシリコン膜１８が外部に露出しないようにマスクポリシリコン膜１８を被覆している。このとき、親水性膜１９は、エミッタ界面処理時（ステップＳ３）に除去されない程度の膜厚に成膜されている。このような親水性膜１９の膜厚としては、５０〜５００Åが例示される。なお、親水性膜１９は、酸化物と異なる他の親水性膜から形成されることもできる。その親水性膜としては、シリコン窒化膜が例示される。

このとき、半導体装置１は、親水性膜１９のｂｉｐ部２の表面が平坦であり、親水性膜１９のＭＯＳ部３の表面に凹凸が形成されている。

図１２は、ステップＳ３が実行された後の半導体装置を示している。その半導体装置２１は、エッチングされて、ｂｉｐ部２に開口部であるエミッタコンタクト２２とコレクタコンタクト２３とが形成されている。エミッタコンタクト２２は、ベース領域８のうちのコレクタ領域７に隣接しない領域の一部の表面２５が外部に露出するように形成されている。コレクタコンタクト２３は、ベース領域８のうちのコレクタ領域７に隣接する領域の一部の表面２６が外部に露出するように形成されている。このエッチングは、素子分離膜１６とＭＯＳ部保護膜１７とマスクポリシリコン膜１８とともに親水性膜１９を除去する必要があるために、複数ステップによる時間固定エッチングにより行われ、または、プラズマ発光モニターを用いて計測される計測結果に基づいてエッチング条件が変化するエッチングにより行われる。

このようなエッチングによれば、半導体装置２１は、不純物が拡散することを阻害する膜が表面２５、２６に形成されることがある。その膜としては、数Åの厚さの自然酸化膜、ケミカル酸化膜が例示される。半導体装置２１は、さらに、表面２５が親水性膜１９とともにフッ酸に接触させられ、表面２５、２６に形成される膜が除去される。半導体装置２１は、次いで、そのフッ酸が除去されるように、表面２５が親水性膜１９とともに水洗されて乾燥される。なお、そのフッ酸は、酸化膜に対してエッチングレートがあり、かつ、ケミカル酸化膜が生じない液体に置換されることができる。

凹凸が形成される表面に接触する水滴は、一般に、その表面との接触角が大きいときに、その凹凸に引っかかり、その表面に液残りしやすく、乾燥後にウォーターマークが形成されることがある。半導体装置２１は、親水性膜１９のＭＯＳ部３の表面に凹凸が形成されている。親水性の表面に接触する水滴は、一般に、その表面との接触角が小さい。このため、半導体装置２１は、表面２５、２６に形成される膜を十分に除去し、かつ、ＭＯＳ部３の親水性膜１９の凹凸の表面に薬液が残留されることを防止し、乾燥後にウォーターマークが形成されることを防止することができる。なお、親水性膜１９が完全な親水性を示していないときでも、半導体装置２１は、マスクポリシリコン膜１８の表面に比較して、親水性膜１９の凹凸の表面に薬液が残留されることが防止され、乾燥後にウォーターマークが形成されることを防止することができる。

図１３は、ステップＳ４が実行された後の半導体装置を示している。その半導体装置３１は、ポリシリコン膜３２が成膜されている。そのポリシリコン膜３２は、多結晶シリコンから形成されている。ポリシリコン膜３２は、ベース領域８と隣接するように、エミッタコンタクト２２の内部に充填され、コレクタコンタクト２３の内部に充填され、親水性膜１９が露出しないように親水性膜１９を被覆している。このように薬液処理した後にポリシリコン膜３２を成膜することによれば、ポリシリコン膜３２とベース領域８とが隣接する界面３３には、ポリシリコン膜３２からベース領域８に不純物が拡散することを阻害する膜が形成されにくい。半導体装置３１は、さらに、ＭＯＳ部３の親水性膜１９とポリシリコン膜３２との凹凸の界面にウォーターマークが形成されることが防止されている。

半導体装置３１は、ポリシリコン膜３２が形成された後に、不純物である砒素がポリシリコン膜３２にイオン注入される。

図１４は、ステップＳ５が実行された後の半導体装置を示している。その半導体装置４１は、マスクポリシリコン膜１８と親水性膜１９とポリシリコン膜３２とが部分的にドライエッチングされて、エミッタ電極４２が形成され、ＭＯＳ部保護膜１７が露出している。すなわち、エミッタ電極４２は、主にポリシリコン膜３２から形成されている。半導体装置４１は、さらに、コレクタコンタクト４３が形成されている。コレクタコンタクト４３は、エミッタコンタクト２２が形成されていた箇所に形成され、ベース領域８のうちのコレクタ領域７に隣接する部分が除去されて、コレクタ領域７の一部が外部に露出するように形成されている。

このとき、半導体装置４１は、親水性膜１９とポリシリコン膜３２との界面にウォーターマークが形成されることが防止され、ポリシリコン膜３２が膜残りすることが防止されている。

図１５は、ステップＳ６が実行された後の半導体装置を示している。その半導体装置５１は、サイドウォール膜５２が成膜されている。そのサイドウォール膜５２は、絶縁体である酸化膜から形成され、ＭＯＳ部保護膜１７とエミッタ電極４２とコレクタコンタクト４３とを被覆するように形成されている。半導体装置５１は、素子分離膜１６とＭＯＳ部保護膜１７とサイドウォール膜５２とが部分的にエッチングされる。

図１６は、ステップＳ７が実行された後の半導体装置を示している。その半導体装置６１は、半導体装置５１の素子分離膜１６とＭＯＳ部保護膜１７とサイドウォール膜５２とが選択的にエッチングされて、電極となる部分が露出されている。すなわち、半導体装置６１は、エミッタ電極４２に形成されたポリシリコン膜３２の一部の表面６５が露出している。半導体装置６１は、さらに、ベース領域８の一部の表面６６が露出している。半導体装置６１は、さらに、コレクタ領域７の一部の表面６７が露出している。半導体装置６１は、さらに、ＭＯＳ部ＬＤＤ１１の一部の表面６８が露出している。半導体装置６１は、さらに、ＭＯＳ部ＬＤＤ１２の一部の表面６９が露出している。半導体装置６１は、さらに、第２ＭＯＳゲート電極１５の一部の表面７１が露出している。

半導体装置６１は、サイドウォール６２、６３、６４が形成されている。サイドウォール６２は、素子分離膜１６またはＭＯＳ部保護膜１７またはサイドウォール膜５２から形成され、エミッタ電極４２の側面を被覆している。サイドウォール６３は、サイドウォール膜５２から形成され、コレクタコンタクト４３の側面を被覆している。サイドウォール６４は、ＭＯＳ部保護膜１７またはサイドウォール膜５２から形成され、第１ＭＯＳゲート電極１４と第２ＭＯＳゲート電極１５との側面を被覆している。

半導体装置６１は、さらに、エミッタ領域７２が形成されている。エミッタ領域７２は、ベース領域８のうちの界面３３の近傍に形成され、ベース領域８に囲まれるように形成されている。すなわち、エミッタ領域７２は、半導体装置６１が熱処理されることにより、界面３３を介して、エミッタ電極４２に形成されたポリシリコン膜３２に含有されている砒素がベース領域８に拡散して形成され、半導体装置６１は、エミッタ領域７２とエミッタ電極４２とから形成されるポリエミッタが形成される。このとき、界面３３には、不純物がポリシリコン膜３２から基板（ベース領域８）に拡散することを阻害する膜が多く形成されないで、エミッタ領域７２は、より低温で、より短時間の熱処理により十分に形成されることができる。半導体装置６１は、次いで、端子となる領域に接続される配線パターンと、その配線パターンを互いに絶縁する保護膜とが形成されて後、半導体装置の完成品に形成される。

本発明による半導体装置の製造方法によれば、不純物の押し込みのための熱処理の低温化、短時間化することと、良品率を向上させることを両立させることができる。

図１は、公知の半導体装置の製造方法の一部を示すフローチャートである。 図２は、マスクポリシリコン膜の成膜後の半導体装置を示す断面図である。 図３は、エミッタコンタクトの開口後の半導体装置を示す断面図である。 図４は、ポリシリコン膜の成膜後の半導体装置を示す断面図である。 図５は、エミッタ電極のドライエッチング加工後の半導体装置を示す断面図である。 図６は、サイドウォール膜の成膜後の半導体装置を示す断面図である。 図７は、サイドウォールの形成後の半導体装置を示す断面図である。 図８は、基板の表面を水洗した後のマスクポリシリコン膜を示す断面図である。 図９は、基板の表面を水洗した後のケミカル酸化膜を示す断面図である。 図１０は、本発明による半導体装置の製造方法の実施の形態を示すフローチャートである。 図１１は、親水性膜の成膜後の半導体装置を示す断面図である。 図１２は、エミッタコンタクトの開口後の半導体装置を示す断面図である。 図１３は、ポリシリコン膜の成膜後の半導体装置を示す断面図である。 図１４は、エミッタ電極のドライエッチング加工後の半導体装置を示す断面図である。 図１５は、サイドウォール膜の成膜後の半導体装置を示す断面図である。 図１６は、サイドウォールの形成後の半導体装置を示す断面図である。

符号の説明

１ ：半導体装置
２ ：ｂｉｐ部
３ ：ＭＯＳ部
５ ：半導体領域
６ ：コレクタコンタクト領域
７ ：コレクタ領域
８ ：ベース領域
１０：ＭＯＳ部ｗｅｌｌ
１１：ＭＯＳ部ＬＤＤ
１２：ＭＯＳ部ＬＤＤ
１４：第１ＭＯＳゲート電極
１５：第２ＭＯＳゲート電極
１６：素子分離膜
１７：ＭＯＳ部保護膜
１８：マスクポリシリコン膜
１９：親水性膜
２１：半導体装置
２２：エミッタコンタクト
２３：コレクタコンタクト
２５：表面
２６：表面
３１：半導体装置
３２：ポリシリコン膜
３３：界面
４１：半導体装置
４２：エミッタ電極
４３：コレクタコンタクト
５１：半導体装置
５２：サイドウォール膜
６１：半導体装置
６２：サイドウォール
６３：サイドウォール
６４：サイドウォール
６５：表面
６６：表面
６７：表面
６８：表面
６９：表面
７１：表面
７２：エミッタ領域

Claims (16)

1. 基板上に形成された疎水性膜に、前記疎水性膜より親水性である親水性膜を成膜する工程と、
   前記疎水性膜と前記親水性膜とに、前記基板のうちの一部の基板表面を露出させる開口部を形成する工程と、
   前記基板表面を前記親水性膜の表面とともに薬液で処理する工程と、
   前記基板表面に隣接するようにポリシリコン膜を成膜する工程と、
   前記ポリシリコン膜中の不純物を前記ポリシリコン膜から前記基板に拡散させる工程
   とを具備する半導体装置の製造方法。
2. 請求項１において、
   前記親水性膜の表面は、凹凸が形成される部位を含む
   半導体装置の製造方法。
3. 請求項１または請求項２のいずれかにおいて、
   前記ポリシリコン膜を成膜する工程は、
   前記基板上にポリシリコン膜を形成する工程と、
   前記イオン注入を施して前記ポリシリコン膜に前記不純物を導入する工程とを含む
   半導体装置の製造方法。
4. 請求項１〜請求項３のいずれかにおいて、
   前記ポリシリコン膜を部分的にエッチングする工程を更に具備し、
   前記不純物は、前記ポリシリコン膜が部分的にエッチングされた後に、前記ポリシリコン膜から前記基板に拡散される
   半導体装置の製造方法。
5. 請求項１〜請求項４のいずれかにおいて、
   前記開口部は、複数ステップのエッチングにより形成される
   半導体装置の製造方法。
6. 請求項１〜請求項４のいずれかにおいて、
   前記開口部は、センサを用いて計測される計測結果に基づいてエッチング条件が変化するエッチングにより形成される
   半導体装置の製造方法。
7. 請求項１〜請求項６のいずれかにおいて、
   前記疎水性膜は、ポリシリコンからなるマスクポリシリコン膜であり、
   前記親水性膜は、前記マスクポリシリコン膜を被覆する
   半導体装置の製造方法。
8. 請求項１〜請求項７のいずれかにおいて、
   前記親水性膜は、前記薬液で処理する工程で前記親水性膜の一部が残存するように、膜厚が形成される
   半導体装置の製造方法。
9. 請求項１〜請求項８のいずれかにおいて、
   前記親水性膜は、シリコン酸化膜である
   半導体装置の製造方法。
10. 請求項１〜請求項８のいずれかにおいて、
    前記親水性膜は、シリコン窒化膜である
    半導体装置の製造方法。
11. 請求項１〜請求項１０のいずれかにおいて、
    前記薬液は、酸化膜をエッチングし、かつ、前記基板表面を酸化させないものである
    半導体装置の製造方法。
12. 請求項１１において、
    前記薬液は、フッ酸である
    半導体装置の製造方法。
13. 請求項１〜請求項１２のいずれかにおいて、
    前記基板には、バイポーラトランジスタが形成される領域と、ＭＯＳトランジスタが形成される領域とを含む
    半導体装置の製造方法。
14. 請求項１３において、
    前記開口部は、前記バイポーラトランジスタが形成される領域に形成される
    半導体装置の製造方法。
15. 請求項１４において、
    前記開口部は、エミッタコンタクトとコレクタコンタクトとを含む
    半導体装置の製造方法。
16. 請求項１〜請求項１５のいずれかに記載される半導体装置の製造方法により製造された
    半導体装置。

Images