JP2009043969A - Processing method for semiconductor wafer outer peripheral part, and device therefor - Google Patents

Processing method for semiconductor wafer outer peripheral part, and device therefor Download PDF

Info

Publication number
JP2009043969A
JP2009043969A JP2007207866A JP2007207866A JP2009043969A JP 2009043969 A JP2009043969 A JP 2009043969A JP 2007207866 A JP2007207866 A JP 2007207866A JP 2007207866 A JP2007207866 A JP 2007207866A JP 2009043969 A JP2009043969 A JP 2009043969A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
outer peripheral
ring electrode
peripheral portion
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007207866A
Other languages
Japanese (ja)
Other versions
JP4962960B2 (en
Inventor
Yasuhisa Sano
泰久 佐野
Kazuya Yamamura
和也 山村
Hideyuki Hara
英之 原
Takehiro Kato
武寛 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2007207866A priority Critical patent/JP4962960B2/en
Publication of JP2009043969A publication Critical patent/JP2009043969A/en
Application granted granted Critical
Publication of JP4962960B2 publication Critical patent/JP4962960B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a processing method for semiconductor wafer outer peripheral portion, and a device therefor, which are crystallographically superior such that an outer peripheral part of a semiconductor wafer of SiC, GaN, etc., is beveled through plasma CVM with high efficiency and the semiconductor wafer does not have a processing deterioration layer due to microcracking, residual stress, etc. <P>SOLUTION: A ring electrode 2 is disposed at the outer peripheral part of the semiconductor wafer 1 leaving a predetermined gap 3 therebetween and while process gas of nearly atmospheric pressure obtained by mixing reactant gas with inert gas is supplied to the gap, a high-frequency voltage is applied between the semiconductor wafer and ring electrode to generate plasma locally nearby the outer peripheral part of the semiconductor wafer and nearly equally over the entire circumference thereof. Then a volatile substance produced by radical reaction between a neutral radical generated in the plasma and based upon the reactant gas and atoms constituting the semiconductor wafer outer peripheral part is vaporized to be removed, thereby performing the beveling processing. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体ウエハ外周部の加工方法及びその装置に係わり、更に詳しくはＳｉＣやＧａＮといった次世代半導体ウエハの外周部のエッジを、加工変質層を導入せずに面取り加工することが可能な加工方法及びその装置に関するものである。   The present invention relates to a method and apparatus for processing a peripheral portion of a semiconductor wafer, and more specifically, it is possible to chamfer an edge of a peripheral portion of a next-generation semiconductor wafer such as SiC or GaN without introducing a work-affected layer. The present invention relates to a processing method and an apparatus therefor.

一般に、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮ等の半導体単結晶は、円柱状の半導体単結晶インゴットとして成長される。通常、半導体単結晶インゴットは、その外周面が円筒研削されて直径が均一な円柱状に加工され、さらに一定の結晶方位を示すオリエンテーションフラット（以下、オリフラと称す）が砥石による研削加工により形成される。この後、インゴットは、オリフラ面を当て板に接着してワイヤーソー装置等でスライスされ、ウエハ状に加工される。前記オリフラは、結晶方向を示す目印となる直線状の切欠きで、半導体処理装置において、円形の半導体ウエハの位置決めなどの基準として利用されるものである。また、半導体ウエハのオリフラ以外の円形外周部はベベルと呼ばれている。   In general, a semiconductor single crystal such as Si, GaAs, SiC, or GaN is grown as a cylindrical semiconductor single crystal ingot. Usually, a semiconductor single crystal ingot is cylindrically ground on its outer peripheral surface and processed into a columnar shape with a uniform diameter, and an orientation flat (hereinafter referred to as an orientation flat) showing a certain crystal orientation is formed by grinding with a grindstone. The Thereafter, the ingot is sliced with a wire saw device or the like by bonding the orientation flat surface to the contact plate and processed into a wafer shape. The orientation flat is a linear notch serving as a mark indicating the crystal direction, and is used as a reference for positioning a circular semiconductor wafer in a semiconductor processing apparatus. A circular outer peripheral portion of the semiconductor wafer other than the orientation flat is called a bevel.

そして、半導体ウエハの製造工程において、単結晶インゴットからウエハをスライスした際、その外周部には鋭いエッジと加工変質層が存在しており、そのままでは後の研削・研磨工程において外周部のエッジが欠け、その欠片が研磨面と研磨材との間に巻き込まれることによって研磨面に損傷がもたらされることが知られている。従って、それらの工程の前に、外周部のエッジを面取りする加工（一般に「ベベリング（beveling）加工」と称す）が必要になる。従来、ベベリング加工には機械的な加工法（研削や研磨等）が用いられているが、ＳｉＣやＧａＮといった次世代の半導体ウエハにおいては、その硬度の高さと化学的な安定性故に、未だ有効なベベリング加工法が確立していない。   In the manufacturing process of a semiconductor wafer, when the wafer is sliced from a single crystal ingot, there are sharp edges and work-affected layers on the outer periphery of the wafer. It is known that damages are caused to the polishing surface by the chipping and the chipped pieces being caught between the polishing surface and the abrasive. Therefore, before these processes, a process of chamfering the edge of the outer peripheral portion (generally referred to as “beveling process”) is required. Conventionally, mechanical processing methods (grinding, polishing, etc.) have been used for beveling, but it is still effective for next-generation semiconductor wafers such as SiC and GaN because of their high hardness and chemical stability. No beveling method has been established.

例えば、特許文献１には、Ｓｉウエハの機械的な加工法として、重金属による金属汚染を低減することが可能なベベリングホイールを用いる点が開示されている。つまり、台金の外周部に１条または複数条の溝を形成した砥粒層が固着されたシリコンウエハ外周部加工用ベベリングホイールであって、前記砥粒層の結合材がメタルボンドであり、このメタルボンド中の金属粉末を構成する金属種と割合を特定するとともに、メタルボンドの抗折強度が４００〜８００ＭＰａであるシリコンウエハ外周部加工用ベベリングホイールが開示されている。また、特許文献２には、円板状の被加工物を回転させながらその外周エッジ部をベベリング加工する際に、被加工物の外周部に電解質水溶液を供給するとともに、この電解質水溶液が供給された外周部に、高温プラズマジェットを噴出させるベベリング加工方法が開示されている。この加工方法は、ウエハの外周部が局部的に加熱されるので、大きな内部応力が発生するので、微小クラックが成長したり、残留応力が生じることになり、結晶学的には好ましくない。しかし、特許文献１及び２には、ＳｉＣやＧａＮを加工できることは示されてなく、またオリフラの加工についても具体的な開示がない。   For example, Patent Document 1 discloses that a beveling wheel capable of reducing metal contamination by heavy metals is used as a mechanical processing method for a Si wafer. That is, a silicon wafer outer periphery processing beveling wheel in which an abrasive layer having one or more grooves formed on the outer periphery of a base metal is fixed, and the bonding material of the abrasive layer is a metal bond In addition, a metal beveling wheel for processing the outer periphery of a silicon wafer is disclosed in which the metal species and the ratio constituting the metal powder in the metal bond are specified and the bending strength of the metal bond is 400 to 800 MPa. Further, in Patent Document 2, when an outer peripheral edge portion is beveled while rotating a disk-shaped workpiece, an electrolyte aqueous solution is supplied to the outer peripheral portion of the workpiece, and this electrolyte aqueous solution is supplied. A beveling processing method is disclosed in which a high-temperature plasma jet is ejected to the outer periphery. In this processing method, since the outer peripheral portion of the wafer is locally heated, a large internal stress is generated, so that a microcrack grows and a residual stress is generated. However, Patent Documents 1 and 2 do not show that SiC or GaN can be processed, and there is no specific disclosure regarding the processing of orientation flats.

また、ベベリング加工ではないが、特許文献３には、エッチング装置内でウエハの表面をエッチング処理した際に、エッジ部の垂直部分から裏面部にかけて付着した堆積膜をプラズマ処理によって除去する装置が開示されている。具体的には、ウエハをその外周部を除き電極に載置して保持するとともに、ウエハの外周部に間隔を置いて導電性のフォーカスリングを配し、水素ガス雰囲気中で前記電極とフォーカスリングの一方を接地して他方に高周波電力を供給して、ウエハの端部とフォーカスリングの間でプラズマを発生させて堆積膜を除去（エッチング）するプラズマ処理装置が開示されている。ここで、前記フォーカスリングは、導体リングの上面にシリコンリングを接続したものであり、前記電極の周囲に絶縁リングを介して固定されている。このような低圧力雰囲気におけるプラズマエッチングは、半導体デバイス製造プロセスとして一般的に用いられているが、エッチングレートが低いので、Ｓｉ堆積膜は除去できたとしてもＳｉウエハの外周部をベベリング加工する用途には適せず、更にＳｉＣやＧａＮに至っては、ベベリング加工は殆ど困難である。   Further, although not beveling, Patent Document 3 discloses an apparatus for removing a deposited film adhering from the vertical portion of the edge portion to the back surface portion by plasma treatment when the wafer surface is etched in the etching apparatus. Has been. Specifically, the wafer is placed on and held on the electrode except for the outer peripheral portion thereof, and a conductive focus ring is disposed at an interval on the outer peripheral portion of the wafer so that the electrode and the focus ring are placed in a hydrogen gas atmosphere. A plasma processing apparatus is disclosed in which one of the two is grounded and high frequency power is supplied to the other to generate plasma between the edge of the wafer and the focus ring to remove (etch) the deposited film. Here, the focus ring is formed by connecting a silicon ring to the upper surface of the conductor ring, and is fixed around the electrode via an insulating ring. Plasma etching in such a low-pressure atmosphere is generally used as a semiconductor device manufacturing process. However, since the etching rate is low, even if the Si deposited film can be removed, the peripheral portion of the Si wafer can be beveled. In addition, beveling is almost difficult for SiC and GaN.

一方、特許文献４及び５にて開示されるように、プラズマの発生圧力を大気圧まで高めたプラズマＣＶＭ(Chemical Vaporization Machining)と呼ばれる加工法がある。この加工法は、プラズマ発生圧力が高いため、プラズマ中の活性種の密度が大きく高い加工能率が期待できるとともに、ガス分子の平均自由行程が短くプラズマ発生領域が局在化することから、マスク等を用いることなく加工したいところのみを加工できる利点がある。それにより、この加工法は、加工電極と被加工物を数値制御により相対的に走査して単位加工痕を移動させ、空間的に加工量を制御して平坦面を含む任意曲面を形成する用途に主に用いられてきたのである。つまり、プラズマＣＶＭは、これまでベベリング加工に応用されたことは無かったのである。
特許第３４５６９７９号公報 特開平０６−２１０４５４号公報 特開２００７−０８１２２１号公報 特許第２５２１１２７号公報 特許第２８１６３６５号公報 On the other hand, as disclosed in Patent Documents 4 and 5, there is a processing method called plasma CVM (Chemical Vaporization Machining) in which the generation pressure of plasma is increased to atmospheric pressure. In this processing method, since the plasma generation pressure is high, the density of active species in the plasma is large and high processing efficiency can be expected. Also, the mean free path of gas molecules is short, and the plasma generation region is localized. There is an advantage that only the portion to be processed can be processed without using. Accordingly, this machining method is used to form a random curved surface including a flat surface by moving the unit machining trace by relatively scanning the machining electrode and the workpiece by numerical control and spatially controlling the machining amount. It has been mainly used for. In other words, plasma CVM has never been applied to beveling processing.
Japanese Patent No. 3456979 Japanese Patent Laid-Open No. 06-210454 JP2007-081221A Japanese Patent No. 2521127 Japanese Patent No. 2816365

そこで、本発明が前述の状況に鑑み、解決しようとするところは、従来は困難であったＳｉＣやＧａＮ等の半導体ウエハの外周部のベベリング加工を、プラズマＣＶＭを用いて高能率で行うことができ、しかも半導体ウエハに微小クラックや残留応力等の加工変質層を発生させることがない結晶学的にも優れた半導体ウエハ外周部の加工方法及びその装置を提供する点にある。   Therefore, in view of the above-mentioned situation, the present invention intends to solve the problem that beveling processing of the outer peripheral portion of a semiconductor wafer such as SiC or GaN, which has been difficult in the past, can be performed with high efficiency using plasma CVM. Another object of the present invention is to provide a method and apparatus for processing the outer periphery of a semiconductor wafer that is excellent in crystallography and that does not generate a work-affected layer such as a microcrack or residual stress in the semiconductor wafer.

本発明は、前述の課題解決のために、半導体ウエハの外周部に対して所定のギャップを設けてリング電極を配し、不活性ガスに反応ガスを混合した大気圧近傍のプロセスガスを前記ギャップに供給するとともに、前記半導体ウエハとリング電極間に高周波電圧を印加して、前記半導体ウエハの外周部近傍に局在し且つその全周にわたって略均一にプラズマを発生させ、プラズマ中で生成した反応ガスに基づく中性ラジカルと半導体ウエハ外周部を構成する原子とのラジカル反応によって生成した揮発性物質を気化させて除去し、ベベリング加工を行うことを特徴とする半導体ウエハ外周部の加工方法を確立した（請求項１）。   In order to solve the above-mentioned problems, the present invention provides a ring electrode having a predetermined gap with respect to the outer peripheral portion of a semiconductor wafer, and a process gas in the vicinity of atmospheric pressure in which a reactive gas is mixed with an inert gas. And a high-frequency voltage applied between the semiconductor wafer and the ring electrode to generate a plasma that is localized in the vicinity of the outer peripheral portion of the semiconductor wafer and substantially uniformly over the entire periphery, and is generated in the plasma. Established a semiconductor wafer peripheral processing method that vaporizes and removes volatile substances generated by radical reaction between neutral radicals based on gas and atoms constituting the semiconductor wafer peripheral portion, and performs beveling processing. (Claim 1).

ここで、前記半導体ウエハが、ＳｉＣ又はＧａＮウエハであることが好ましい（請求項２）。   Here, it is preferable that the semiconductor wafer is a SiC or GaN wafer.

また、前記半導体ウエハとリング電極間のギャップを通して、圧力が０．０１〜１ＭＰａのプロセスガスを流動させると、加工速度を高めることができるのでより好ましい（請求項３）。また、前記プロセスガスは、ＨｅにＣＦ4とＯ2の混合ガス又はＳＦ6を０．５〜２０体積％混合したものであると、難加工材料であるＳｉＣ又はＧａＮ等の半導体ウエハを効率良くベベリング加工することができる（請求項４）。 Further, it is more preferable to flow a process gas having a pressure of 0.01 to 1 MPa through the gap between the semiconductor wafer and the ring electrode since the processing speed can be increased. In addition, when the process gas is a mixture of He and CF 4 and O 2 or SF 6 in an amount of 0.5 to 20% by volume, a semiconductor wafer such as SiC or GaN, which is a difficult-to-process material, can be efficiently used. It can be beveled (Claim 4).

また、本発明は、チャンバーと、前記チャンバーの内部に固定し、内周面に絶縁層が形成されたリング電極と、前記リング電極の内方に位置し、半導体ウエハを保持する支持台と、前記半導体ウエハの外周部と前記リング電極の内周面との間に、全周にわたって同一幅のギャップを形成するべく支持台に対して半導体ウエハを位置決めするギャップ調整機構と、前記ギャップを通して不活性ガスに反応ガスを混合した大気圧近傍のプロセスガスを供給するガス供給手段と、前記半導体ウエハとリング電極間に高周波電圧を印加する高周波電源と、を備え、前記半導体ウエハの外周部近傍に局在し且つその全周にわたって略均一にプラズマを発生させ、プラズマ中で生成した反応ガスに基づく中性ラジカルと半導体ウエハ外周部を構成する原子とのラジカル反応によって生成した揮発性物質を気化させて除去し、ベベリング加工を行うことを特徴とする半導体ウエハ外周部の加工装置を構成した（請求項５）。   The present invention also includes a chamber, a ring electrode fixed inside the chamber and having an insulating layer formed on an inner peripheral surface thereof, a support base positioned inside the ring electrode and holding a semiconductor wafer; A gap adjusting mechanism for positioning the semiconductor wafer with respect to a support base so as to form a gap of the same width over the entire circumference between the outer peripheral portion of the semiconductor wafer and the inner peripheral surface of the ring electrode, and inactive through the gap A gas supply means for supplying a process gas in the vicinity of atmospheric pressure in which a reaction gas is mixed with a gas; and a high-frequency power source for applying a high-frequency voltage between the semiconductor wafer and the ring electrode, and a local area near the outer periphery of the semiconductor wafer. Exist and generate a plasma substantially uniformly over the entire circumference, and neutral radicals based on the reaction gas generated in the plasma and atoms constituting the outer periphery of the semiconductor wafer Of removing vaporized volatiles produced by radical reaction, to constitute a processing apparatus for a semiconductor wafer outer peripheral portion, characterized in that performing the beveling (claim 5).

ここで、前記リング電極の内周面には、前記半導体ウエハの外周部のベベルとオリフラの形状に応じて円筒面部と平面部が形成され、該リング電極の内周面の断面形状が半導体ウエハの外周部の形状と相似形であるとより好ましい（請求項６）。   Here, a cylindrical surface portion and a flat surface portion are formed on the inner peripheral surface of the ring electrode according to the shapes of the bevel and orientation flat of the outer peripheral portion of the semiconductor wafer, and the cross-sectional shape of the inner peripheral surface of the ring electrode is a semiconductor wafer. It is more preferable that the shape is similar to the shape of the outer peripheral portion.

そして、前記ギャップ調整機構として、前記リング電極の内周面を下方へ向かうにつれて狭まったテーパ状とするとともに、前記半導体ウエハを保持する支持台を昇降可能とし、前記支持台に前記半導体ウエハを静置した状態で下降させて、該半導体ウエハの外周部を前記リング電極のテーパ面に密接することにより自動的に芯だしした後、半導体ウエハを支持台に真空チャックを作動させて吸着し、支持台を上昇させて所定のギャップを設定する機構を用いてなることにより、簡単に半導体ウエハの外周部とリング電極間のギャップを全周にわたって同一幅に設定することができる（請求項７）。   As the gap adjusting mechanism, the inner peripheral surface of the ring electrode has a tapered shape that narrows as it goes downward, and a support base that holds the semiconductor wafer can be raised and lowered, and the semiconductor wafer is statically mounted on the support base. The semiconductor wafer is automatically centered by bringing the outer periphery of the semiconductor wafer into close contact with the tapered surface of the ring electrode, and the semiconductor wafer is sucked and supported by a vacuum chuck on a support base. By using a mechanism that raises the table and sets a predetermined gap, the gap between the outer peripheral portion of the semiconductor wafer and the ring electrode can be easily set to the same width over the entire periphery.

また、前記半導体ウエハが、ＳｉＣ又はＧａＮウエハであり、前記プロセスガスが、ＨｅにＣＦ4とＯ2の混合ガス又はＳＦ6を０．５〜２０体積％混合した圧力０．０１〜１ＭＰａのガスであることがより好ましい（請求項８）。 Further, the semiconductor wafer is a SiC or GaN wafer, and the process gas is a gas having a pressure of 0.01 to 1 MPa in which a mixed gas of CF 4 and O 2 or 0.5 to 20% by volume of SF 6 is mixed with He. (Claim 8).

以上にしてなる本発明の半導体ウエハ外周部の加工方法及びその装置は、以下に示す顕著な効果を奏するのである。本発明の加工原理であるプラズマＣＶＭは、化学的な反応を用いながら機械加工に匹敵する空間制御性と加工能率を有する加工法であるため、難加工材料であるＳｉＣ又はＧａＮ等の半導体ウエハの外周部を、加工変質層を導入することなく効率良くベベリング加工することができる。   The processing method and apparatus for the outer peripheral portion of the semiconductor wafer according to the present invention as described above have the following remarkable effects. The plasma CVM, which is the processing principle of the present invention, is a processing method having spatial controllability and processing efficiency comparable to machining while using a chemical reaction. Therefore, it is difficult to process a semiconductor wafer such as SiC or GaN. The outer peripheral portion can be efficiently beveled without introducing a work-affected layer.

また、半導体ウエハ作製時のスライシングなど機械加工により生じた外周部の加工変質層を、本発明によるベベリング加工により除去できる。また、本加工法では硬さと脆さによる影響を受けることがなく化学的に表面を除去していくため、機械研磨が困難なＳｉＣ又はＧａＮウエハには最適である。更に、半導体ウエハの外周部の形状は、リング電極の形状を変えたり、プラズマを制御することにより任意に加工することが可能である。   In addition, the work-affected layer at the outer peripheral portion caused by machining such as slicing during semiconductor wafer fabrication can be removed by the beveling process according to the present invention. This processing method is optimal for SiC or GaN wafers that are difficult to mechanically polish because the surface is chemically removed without being affected by hardness and brittleness. Furthermore, the shape of the outer peripheral portion of the semiconductor wafer can be arbitrarily processed by changing the shape of the ring electrode or controlling the plasma.

先ず、本発明の加工原理を簡単に説明する。半導体ウエハの外周部に対して所定のギャップを設けてリング電極を配し、そのギャップに不活性ガスに反応ガスを混合した大気圧近傍のプロセスガスを供給しながら、前記半導体ウエハとリング電極間に高周波電圧を印加して、該ギャップでプラズマを発生させる。プラズマは、荷電粒子や中性粒子の密度が大きいので、それらの粒子の平均自由行程が非常に短く、空間的に狭い範囲で局所的に発生する。また、半導体ウエハとリング電極間に印加する高周波電圧の周波数が高いほど、イオンや電子を狭い領域に捕捉することができるので、プラズマ発生領域を制御することも可能である。従って、大気圧近傍のプロセスガスを用い、高周波電圧を印加することにより、前記半導体ウエハの外周部近傍に局在し且つその全周にわたって略均一にプラズマを発生させることができる。そして、発生したプラズマ中では、イオンや電子と中性粒子が絶えず衝突や相互作用を及ぼしあい、反応ガスに由来する中性粒子が励起されて、化学的反応性に富んだ中性ラジカルが高密度に生成される。この中性ラジカルは高周波電界の影響を受けずに、半導体ウエハ外周部に到達して、半導体ウエハを構成する原子とのラジカル反応によって反応生成物を生成する。ここで、反応生成物が揮発性物質になるように反応ガスが選択されている。そして、半導体ウエハの外周部で生成した揮発性物質を気化させて除去し、ベベリング加工を行うのである。   First, the processing principle of the present invention will be briefly described. A ring electrode is provided with a predetermined gap with respect to the outer peripheral portion of the semiconductor wafer, and a process gas near the atmospheric pressure in which a reactive gas is mixed with an inert gas is supplied to the gap, while the semiconductor wafer and the ring electrode are connected. A high frequency voltage is applied to the electrode to generate plasma in the gap. Since plasma has a high density of charged particles and neutral particles, the mean free path of those particles is very short and is generated locally in a spatially narrow range. Further, the higher the frequency of the high-frequency voltage applied between the semiconductor wafer and the ring electrode, the more ions and electrons can be trapped in a narrow region, so that the plasma generation region can be controlled. Therefore, by using a process gas near atmospheric pressure and applying a high frequency voltage, it is possible to generate plasma that is localized in the vicinity of the outer peripheral portion of the semiconductor wafer and substantially uniformly over the entire periphery. In the generated plasma, ions and electrons and neutral particles continuously collide and interact with each other, and the neutral particles derived from the reaction gas are excited, resulting in high levels of chemically reactive neutral radicals. Generated to density. This neutral radical reaches the outer periphery of the semiconductor wafer without being affected by the high-frequency electric field, and generates a reaction product by a radical reaction with the atoms constituting the semiconductor wafer. Here, the reaction gas is selected so that the reaction product becomes a volatile substance. And the volatile substance produced | generated by the outer peripheral part of the semiconductor wafer is vaporized and removed, and a beveling process is performed.

ここで、本発明では、半導体ウエハとして、ＳｉＣ又はＧａＮウエハが対象となる。つまり、従来の機械研磨や低圧プラズマによるドライエッチングでは、困難であった難加工材料が対象である。４Ｈ-ＳｉＣウエハの場合、常温では面方位や結晶方位によってエッチングレートが異なることが知られている。また、高温になればエッチングレートの違いは少なくなることも知られている。本発明のベベリング加工方法では、ＳｉＣウエハの外周部は、プラズマに曝されているので、高温度になっている。その結果、面方位や結晶方位にあまり影響されずに、ウエハの外周部が略同じレートでベベリング加工されるのである。また、ＳｉＣは非常に熱伝導性が高いので、ウエハの中央部も瞬時に昇温し、外周部との温度差が少なくなり、ベベリング加工時の熱歪みは少ないと推測する。   Here, in the present invention, a SiC or GaN wafer is an object as a semiconductor wafer. That is, difficult-to-process materials that have been difficult for conventional mechanical polishing and dry etching using low-pressure plasma are targets. In the case of a 4H—SiC wafer, it is known that the etching rate varies depending on the plane orientation and crystal orientation at room temperature. It is also known that the difference in etching rate decreases at higher temperatures. In the beveling processing method of the present invention, the outer peripheral portion of the SiC wafer is exposed to plasma, and thus has a high temperature. As a result, the outer peripheral portion of the wafer is beveled at substantially the same rate without being greatly affected by the plane orientation and crystal orientation. Further, since SiC has a very high thermal conductivity, the temperature of the central portion of the wafer is also instantaneously increased, the temperature difference from the outer peripheral portion is reduced, and it is assumed that the thermal distortion during the beveling process is small.

次に、添付図面に示した実施形態に基づき、本発明を更に詳細に説明する。図１〜図５に基づいて、本発明に係る半導体ウエハ外周部の加工方法及びその装置を説明する。   Next, the present invention will be described in more detail based on the embodiments shown in the accompanying drawings. A method and apparatus for processing a semiconductor wafer outer peripheral portion according to the present invention will be described with reference to FIGS.

ウエハ１の外周部を一度に加工するため、本発明では、電極として円筒状のリング電極２を用い、該リング電極２の内部に同軸状にウエハ１を配置する構造とした。この場合、ウエハ１の位置決めは重要である。プラズマをウエハ１の周囲に均一に発生させ、全周にわたってエッチングレートを略同じにするには、ウエハ１の外周部とリング電極２の内周面間のギャップ３を全周にわたって均一にする必要がある。ここで、前述のように、ウエハ１の外周部にはベベル４とオリフラ５があり、オリフラ５を含めてギャップ３を均一にするには、前記リング電極２の内周面の断面形状もウエハ１の外形と相似形にする必要があり、つまり円筒面部６と平面部７とを組み合わせた形状となっている。前記リング電極２の円筒面部６はウエハ１のベベル４に対応し、リング電極２の平面部７はウエハ１のオリフラ５に対応する。そして、リング電極２とウエハ１の相対的位置を正確に設定し、加工中はその状態を維持するのである。ここで、ウエハ１に第１オリフラと第２オリフラがある場合には、リング電極２の内周面もそれに対応させて第１平面部と第２平面部を形成する。   In order to process the outer peripheral portion of the wafer 1 at a time, in the present invention, a cylindrical ring electrode 2 is used as an electrode, and the wafer 1 is arranged coaxially inside the ring electrode 2. In this case, the positioning of the wafer 1 is important. In order to generate plasma uniformly around the wafer 1 and make the etching rate substantially the same over the entire periphery, the gap 3 between the outer peripheral portion of the wafer 1 and the inner peripheral surface of the ring electrode 2 must be made uniform over the entire periphery. There is. Here, as described above, the bevel 4 and the orientation flat 5 are provided on the outer peripheral portion of the wafer 1. In order to make the gap 3 uniform including the orientation flat 5, the cross-sectional shape of the inner peripheral surface of the ring electrode 2 is not limited to the wafer. It is necessary to make the shape similar to the outer shape of 1, that is, a shape in which the cylindrical surface portion 6 and the flat surface portion 7 are combined. The cylindrical surface portion 6 of the ring electrode 2 corresponds to the bevel 4 of the wafer 1, and the flat portion 7 of the ring electrode 2 corresponds to the orientation flat 5 of the wafer 1. And the relative position of the ring electrode 2 and the wafer 1 is set correctly, and the state is maintained during processing. Here, when the wafer 1 has the first orientation flat and the second orientation flat, the inner surface of the ring electrode 2 is also made to correspond to the first planar portion and the second planar portion.

しかし、ウエハ１の寸法には無視できないバラツキがあるため、加工するウエハ毎に正確且つ簡単に位置を調節できる機構にする必要がある。また、ウエハ１は電子回路が形成される表面は位置決めには利用できないため、外周部を利用して位置決めをする必要がある。本発明では、リング電極２の内周面を下方に狭まったテーパ状（テーパ面８）にして、リング電極２内に配置した絶縁体の支持台９にウエハ１を静置し、支持台９を下降させてウエハ１の外周部をリング電極２内のテーパ面８に密接し、ウエハ１の位置を中心に設定したのち、支持台９の上面に設けた真空チャック（図示せず）を作動させてウエハ１を吸着固定し、それから支持台９を所定高さだけ上昇させてギャップ３を調整する。そして、ウエハ１に高周波電力を供給するためにパッド電極１０を支持台９に固定されたウエハ１の上面に静置する。   However, since the dimensions of the wafer 1 have non-negligible variations, it is necessary to provide a mechanism that can adjust the position accurately and easily for each wafer to be processed. Further, since the surface of the wafer 1 on which the electronic circuit is formed cannot be used for positioning, it is necessary to position using the outer peripheral portion. In the present invention, the inner peripheral surface of the ring electrode 2 is tapered downward (tapered surface 8), and the wafer 1 is placed on an insulating support base 9 disposed in the ring electrode 2. Is lowered so that the outer peripheral portion of the wafer 1 is brought into close contact with the tapered surface 8 in the ring electrode 2 and the position of the wafer 1 is set as the center, and then a vacuum chuck (not shown) provided on the upper surface of the support base 9 is operated. Then, the wafer 1 is fixed by suction, and then the support 3 is raised by a predetermined height to adjust the gap 3. Then, the pad electrode 10 is placed on the upper surface of the wafer 1 fixed to the support base 9 in order to supply high frequency power to the wafer 1.

更に詳しく装置全体を図１に基づいて説明する。本発明の加工装置は、チャンバー１１と、前記チャンバー１１の内部に固定し、内周面に絶縁層１２が形成されたリング電極２と、前記リング電極２の内方に位置し、半導体ウエハ１を保持する支持台９と、前記半導体ウエハ１の外周部と前記リング電極２の内周面との間に、全周にわたって同一幅のギャップ３を形成するべく支持台９に対して半導体ウエハ１を位置決めするギャップ調整機構１３と、前記ギャップ３を通して不活性ガスに反応ガスを混合した大気圧近傍のプロセスガスを供給するガス供給手段１５と、前記半導体ウエハ１とリング電極２間に高周波電圧を印加する高周波電源１６と、インピーダンスを整合するマッチング回路１７とを備えている。   The entire apparatus will be described in more detail with reference to FIG. The processing apparatus of the present invention includes a chamber 11, a ring electrode 2 that is fixed inside the chamber 11, an insulating layer 12 is formed on the inner peripheral surface thereof, and an inner side of the ring electrode 2. The semiconductor wafer 1 with respect to the support table 9 so as to form a gap 3 having the same width over the entire circumference between the support table 9 that holds the outer periphery of the semiconductor wafer 1 and the inner peripheral surface of the ring electrode 2. A high-frequency voltage between the semiconductor wafer 1 and the ring electrode 2, a gap adjusting mechanism 13 for positioning the gas, a gas supply means 15 for supplying a process gas in the vicinity of atmospheric pressure obtained by mixing a reactive gas with an inert gas through the gap 3, A high frequency power supply 16 to be applied and a matching circuit 17 for matching impedance are provided.

ここで、前記ギャップ調整機構１３として、前記リング電極２の内周面を下方へ向かうにつれて狭まったテーパ状とするとともに、前記半導体ウエハ１を保持する支持台９を昇降可能とし、前記支持台９に前記半導体ウエハ１を静置した状態で下降させて、該半導体ウエハ１の外周部を前記リング電極２のテーパ面８に密接することにより自動的に芯だしした後、半導体ウエハ１を支持台９に真空チャックを作動させて吸着し、支持台９を上昇させて所定のギャップ３を設定する機構としている。このギャップ調整機構１３により、簡単に半導体ウエハ１の外周部とリング電極２間のギャップ３を全周にわたって同一幅に設定することができる。   Here, as the gap adjusting mechanism 13, the inner peripheral surface of the ring electrode 2 has a tapered shape that narrows downward, and the support base 9 that holds the semiconductor wafer 1 can be raised and lowered. The semiconductor wafer 1 is lowered in a stationary state, and the semiconductor wafer 1 is automatically centered by bringing the outer peripheral portion of the semiconductor wafer 1 into close contact with the tapered surface 8 of the ring electrode 2. A mechanism for setting a predetermined gap 3 by operating the vacuum chuck 9 to adsorb it and raising the support 9. The gap adjusting mechanism 13 can easily set the gap 3 between the outer peripheral portion of the semiconductor wafer 1 and the ring electrode 2 to have the same width over the entire circumference.

また、前記チャンバー１１の内部の下部に、前記リング電極２を固定し、前記支持台９はチャンバー１１の底面部に昇降機構１８を介して取付けられている。そして、前記ガス供給手段１５は、適宜なガス供給源から混合器で所定割合に調製したプロセスガスを供給する供給口１９を前記チャンバー１１の下端部に設け、前記ギャップ３を通した後、前記チャンバー１１の上部に設けた排気口２０から排気することで構成している。尚、ベベリング加工中にギャップ３に常に新しいプロセスガスを供給し、また生成した揮発性物質を効率良く除去するためには、プロセスガスを流動させることが好ましい。   The ring electrode 2 is fixed to the lower part inside the chamber 11, and the support 9 is attached to the bottom surface of the chamber 11 via an elevating mechanism 18. The gas supply means 15 is provided with a supply port 19 for supplying a process gas prepared at a predetermined ratio by a mixer from an appropriate gas supply source at the lower end of the chamber 11, and after passing through the gap 3, The exhaust gas is exhausted from an exhaust port 20 provided in the upper part of the chamber 11. In order to always supply a new process gas to the gap 3 during the beveling process and to efficiently remove the generated volatile substances, it is preferable to flow the process gas.

図５に示すように、半導体ウエハ１の外周部とリング電極２の内周面との間のギャップ３でプラズマが発生する。このプラズマ発生領域Ｐは薄いドットで表している。ここで、未加工の半導体ウエハ１の端部には、略直角のエッジ１Ａがあり、このエッジ１Ａの近傍で電界が集中し、その結果プラズマ密度も高くなる。この高密度プラズマ領域Ｐ１は濃いドットで表している。半導体ウエハ１のエッジ１Ａの近傍でプラズマ密度が高くなり、中性ラジカルの密度も他の領域よりも高くなり、その結果エッジ１Ａの近傍の加工速度が速くなり、選択的に加工されてエッジ１Ａが除去される。そして、エッジが丸くなると、半導体ウエハ１の外周部において、空間的にプラズマ密度差も小さくなり、略均一な加工速度となるため、相似形で加工が進行するようになる。   As shown in FIG. 5, plasma is generated in the gap 3 between the outer peripheral portion of the semiconductor wafer 1 and the inner peripheral surface of the ring electrode 2. This plasma generation region P is represented by thin dots. Here, there is a substantially right-angled edge 1A at the end of the unprocessed semiconductor wafer 1, and the electric field concentrates in the vicinity of the edge 1A, resulting in a high plasma density. This high-density plasma region P1 is represented by dark dots. The plasma density is increased in the vicinity of the edge 1A of the semiconductor wafer 1, and the density of neutral radicals is also higher than in other regions. As a result, the processing speed in the vicinity of the edge 1A is increased, and the edge 1A is selectively processed. Is removed. When the edge is rounded, the plasma density difference is also spatially reduced at the outer peripheral portion of the semiconductor wafer 1 and the processing speed is substantially uniform, so that the processing proceeds in a similar manner.

ベベリング加工後の半導体ウエハ１の外周部形状は、プラズマの発生を積極的に制御することによって変えることが可能である。半導体ウエハ１のエッジ１Ａをより多く加工して傾斜面を形成するには、より長い時間に渡ってエッジ１Ａの近傍で高密度プラズマを維持できる電極構造とすれば良い。図６は、その一例であり、リング電極２の内周面にＶ溝２１を形成し、該Ｖ溝２１の二つの傾斜面にそれぞれエッジ１Ａが相対した状態にする構造である。この場合、プロセスガスはＶ溝２１の底部に設けた排気溝２２から周囲に一様に排気するようにする。   The outer peripheral shape of the semiconductor wafer 1 after the beveling process can be changed by positively controlling the generation of plasma. In order to process the edge 1A of the semiconductor wafer 1 more and form the inclined surface, an electrode structure that can maintain high-density plasma in the vicinity of the edge 1A for a longer time may be used. FIG. 6 shows an example thereof, in which a V-groove 21 is formed on the inner peripheral surface of the ring electrode 2, and the edges 1 </ b> A are opposed to the two inclined surfaces of the V-groove 21. In this case, the process gas is exhausted uniformly from the exhaust groove 22 provided at the bottom of the V groove 21 to the periphery.

前記ギャップ３の間隔は、半導体ウエハ１の外周部を一様にベベリング加工するので、ウエハの厚みと同程度に設定している。本実施形態では、前記ギャップ３は５００μｍになるように調整している。   The gap 3 is set to be approximately equal to the thickness of the wafer because the outer peripheral portion of the semiconductor wafer 1 is uniformly beveled. In the present embodiment, the gap 3 is adjusted to be 500 μm.

前記高周波電源１６の周波数については、１５０ＭＨｚと１３．５６ＭＨｚのものが良く使用されるが、それぞれにメリット、デメリットがある。１５０ＭＨｚの場合、微小空間内での荷電粒子の捕捉が可能であり、荷電粒子の加工面への衝突による影響が小さくなといったメリットがある反面、マッチング回路が複雑であり、装置の構成も複雑なるといったデメリットがある。１３．５６ＭＨｚの場合は、マッチング回路が簡単であり、装置構成が簡単で安価になるといったメリットがある反面、１５０ＭＨｚより荷電粒子の捕捉空間が大きくなるので、荷電粒子が加工面に衝突してダメージを与える恐れがあるといったデメリットがある。ところで、前述のようにギャップ３は５００μｍと比較的広く、またプラズマの場合、平均自由工程が短く、しかも加工領域はデバイスとして使用しない外周部であるので、周波数における選択条件は緩くなる。以上を考慮した結果、高周波電源１６の周波数は、１３．５６ＭＨｚとした。   As the frequency of the high-frequency power source 16, those of 150 MHz and 13.56 MHz are often used, but each has advantages and disadvantages. In the case of 150 MHz, charged particles can be captured in a minute space, and there is a merit that the influence of collision of charged particles on the processing surface is small. However, the matching circuit is complicated and the configuration of the apparatus is also complicated. There are disadvantages. In the case of 13.56 MHz, there is a merit that the matching circuit is simple and the device configuration is simple and inexpensive. On the other hand, the charged particle capture space is larger than 150 MHz. There is a disadvantage that there is a risk of giving. By the way, as described above, the gap 3 is relatively wide as 500 μm, and in the case of plasma, the mean free path is short, and the processing region is an outer peripheral portion that is not used as a device. As a result of considering the above, the frequency of the high-frequency power supply 16 was set to 13.56 MHz.

プラズマＣＶＭでは、容量結合型プラズマ（ＣＣＰ）を用いているので、ブレイクダウンを起こすためには昇圧が必要である。また、１３．５６ＭＨｚ高周波電源の出力インピーダンスは５０+０ｊ（Ω）であり、装置のインピーダンスを実部、虚部ともにこの値にあわせなければ反射が起き投入電力が損失してしまうので、本実施形態ではインピーダンスを実部、虚部ともに調節可能なマッチング回路１７を用いている。   Since the plasma CVM uses capacitively coupled plasma (CCP), boosting is necessary to cause breakdown. In addition, the output impedance of the 13.56 MHz high frequency power supply is 50 + 0j (Ω), and if both the real part and imaginary part do not match this value, reflection occurs and the input power is lost. In the embodiment, a matching circuit 17 capable of adjusting both the real part and the imaginary part is used.

前記高周波電源１６からマッチング回路１７を介して、チャンバー１１に設けた導入端子２３より入射した高周波電力は、半導体ウエハ１の上面に静置したパッド電極１０によりウエハに伝えられ、半導体ウエハ１の外周部と接地されたリング電極２間でプラズマが発生する。   A high frequency power incident from an introduction terminal 23 provided in the chamber 11 from the high frequency power supply 16 through the matching circuit 17 is transmitted to the wafer by the pad electrode 10 placed on the upper surface of the semiconductor wafer 1, and the outer periphery of the semiconductor wafer 1. Plasma is generated between the ring electrode 2 and the grounded electrode.

本発明で対象とする半導体ウエハ、例えばＳｉＣウエハは、厚さ３００〜４００μｍ程度であるため、外周部に電界が集中しやすく、アーク放電が発生しやすいので、前記リング電極２の内周面を表面処理して絶縁層１２を形成している。本実施形態では、前記リング電極２の材質はアルミニウムであり、少なくとも内周面をアルマイト処理して絶縁層１２を形成している。この表面処理については、アルマイト処理の他にアルミナ溶射も可能である。このように、リング電極２の内周面に絶縁層１２（誘電体皮膜）を形成することで、熱電子放出や二次電子放出によるアーク放電の防止を図り、低温で安定したプラズマの発生を可能とする。   Since a semiconductor wafer, for example, a SiC wafer, which is a subject of the present invention, has a thickness of about 300 to 400 μm, an electric field tends to concentrate on the outer peripheral portion and arc discharge easily occurs. The insulating layer 12 is formed by surface treatment. In this embodiment, the material of the ring electrode 2 is aluminum, and at least the inner peripheral surface is anodized to form the insulating layer 12. For this surface treatment, alumina spraying is also possible in addition to the alumite treatment. In this way, by forming the insulating layer 12 (dielectric film) on the inner peripheral surface of the ring electrode 2, arc discharge due to thermionic emission and secondary electron emission is prevented, and stable generation of plasma at a low temperature is achieved. Make it possible.

また、入力電力により加工速度やプラズマ発生領域が変化することがわかっている。よって、プラズマの制御という視点から、設定できる電力値の範囲は広くするべきである。そこで、アルミ電極と、アルマイト処理電極で、プロセスガスの流量（ＳＬＭ）を変化させてアーク放電がおきない範囲での最大入射電力を調べた。アルミ電極の場合、プロセスガスの流量が１０ＳＬＭでは最大入射電力は１００Ｗ、２０ＳＬＭでは最大入射電力は１６０Ｗであり、アルマイト処理電極の場合、２０ＳＬＭでは最大入射電力は４００Ｗであった。アルマイト処理電極の方がより加工速度を早くすることができると考えられる。   It is also known that the processing speed and the plasma generation region change depending on the input power. Therefore, from the viewpoint of plasma control, the range of power values that can be set should be widened. Therefore, the maximum incident power in a range where arc discharge does not occur by changing the flow rate (SLM) of the process gas between the aluminum electrode and the anodized electrode was examined. In the case of the aluminum electrode, the maximum incident power was 100 W when the flow rate of the process gas was 10 SLM, and the maximum incident power was 160 W when the flow rate was 20 SLM. When the flow rate of the anodized electrode was 20 SLM, the maximum incident power was 400 W. It is considered that the anodized electrode can make the processing speed faster.

図１に示した加工装置を用いて、２インチの４Ｈ-ＳｉＣウエハの外周部を、表１に示す加工条件１でベベリング加工を行った。ここで、高周波電源の周波数は１３．５６ＭＨｚである。ＳｉＣのＰＣＶＭ加工では、反応ガスとしてＳＦ6やＣＦ4+Ｏ2を用い、これらの反応ガスをＨｅで希釈して用いる。本実施例で用いた２種類のガス組成は、Ｈｅ:ＣＦ4:Ｏ2=９８:１:１とＨｅ:ＳＦ6=９９:１であり、その他の加工条件は共通である。本実施形態で用いた４Ｈ-ＳｉＣウエハは、Ｓｉ面（0001）はラッピング仕上げされ、Ｃ面（000-1）はスライスしたままの切断面である。 Using the processing apparatus shown in FIG. 1, the outer peripheral portion of a 2 inch 4H—SiC wafer was subjected to beveling processing under processing conditions 1 shown in Table 1. Here, the frequency of the high frequency power supply is 13.56 MHz. In the PCVM processing of SiC, SF 6 or CF 4 + O 2 is used as a reaction gas, and these reaction gases are diluted with He. The two types of gas compositions used in this example are He: CF 4 : O 2 = 98: 1: 1 and He: SF 6 = 99: 1, and other processing conditions are common. In the 4H—SiC wafer used in this embodiment, the Si surface (0001) is lapped and the C surface (000-1) is a sliced surface that has been sliced.

加工後、共焦点レーザー顕微鏡によりＳｉ面とＣ面の外周部の断面形状を測定した結果を図７に示す。図７（ａ）は、ＣＦ4+Ｏ2を用いた場合であり、図７（ｂ）はＳＦ6を用いた場合を示している。図７より、ＣＦ4+Ｏ2を反応ガスとして用いた加工の方が、ＳＦ6を用いた加工の場合よりも中心に近い部分まで加工されていることがわかる。これは、ＣＦ4+Ｏ2によるプラズマは発生する範囲が広いため、中心に近い部分までベベリング加工されたのである。逆に、ＳＦ6によるプラズマは発生領域が狭いために、ウエハの外周部の狭い範囲においてのみがベベリング加工されたのである。 FIG. 7 shows the result of measuring the cross-sectional shape of the outer periphery of the Si surface and C surface with a confocal laser microscope after processing. FIG. 7A shows the case where CF 4 + O 2 is used, and FIG. 7B shows the case where SF 6 is used. From FIG. 7, it can be seen that the processing using CF 4 + O 2 as the reaction gas is processed to a portion closer to the center than the processing using SF 6 . This is because the CF 4 + O 2 plasma is generated in a wide range, so that the portion near the center is beveled. On the contrary, the plasma generated by SF 6 has a narrow generation region, and therefore, beveling is performed only in a narrow range of the outer peripheral portion of the wafer.

また、ＳＦ6プラズマは電界に対して敏感であるため、加工においてギャップ依存性が高い。そして、ウエハ毎に直径にばらつきを有していること、またウエハを数十μｍレベルで位置決めし、ギャップを同精度で設定するためには、高精度の駆動機構が必要であること等の理由により、実用的、経済的な観点から、ＣＦ4+Ｏ2プラズマによるベベリング加工が適している。 In addition, since SF 6 plasma is sensitive to an electric field, the gap dependency is high in processing. The reason is that the diameter varies from wafer to wafer, and that a high-accuracy drive mechanism is required to position the wafer at the level of several tens of micrometers and set the gap with the same accuracy. Therefore, beveling with CF 4 + O 2 plasma is suitable from a practical and economical viewpoint.

図１に示した加工装置を用いて、２インチの４Ｈ-ＳｉＣウエハの外周部を、表２に示す加工条件２でベベリング加工を行った。ガス組成は、Ｈｅ:ＣＦ4:Ｏ2=９８:１:１であり、加工時間を１５分、３０分、４５分、６０分、７０分とした以外は、実施例１と同一加工条件である。 Using the processing apparatus shown in FIG. 1, the outer peripheral portion of a 2 inch 4H—SiC wafer was subjected to beveling processing under processing conditions 2 shown in Table 2. The gas composition was He: CF 4 : O 2 = 98: 1: 1, and the processing conditions were the same as in Example 1 except that the processing time was set to 15, 30, 45, 60, and 70 minutes. is there.

加工後、共焦点レーザー顕微鏡によりＳｉ面とＣ面の外周部の断面形状を測定した結果を図８に示す。図８（ａ）はＳｉ面側であり、図８（ｂ）はＣ面側の結果である。図８（ａ），（ｂ）ともに、加工が進むにつれエッジ部が丸くなっているが、ある程度加工が進んだ後は形状を保ちつつ、等方的にベベリング加工が進行していることがわかる。これは、加工初期においては、角の部分は電界強度が大きいため多くのラジカルが生成され、角が集中的に加工され、そして加工が進むとウエハ側面が曲率を持つようになり、電界強度の大きな差が生じなくなるため等方的に加工されるからである。   FIG. 8 shows the result of measuring the cross-sectional shape of the outer periphery of the Si surface and C surface with a confocal laser microscope after processing. FIG. 8A shows the result on the Si surface side, and FIG. 8B shows the result on the C surface side. 8 (a) and 8 (b), the edge portion becomes round as processing progresses, but it can be seen that after the processing progresses to some extent, the beveling processing progresses isotropically while maintaining the shape. . This is because at the initial stage of processing, the corner portion has a large electric field strength, so many radicals are generated, the corners are processed intensively, and as the processing proceeds, the wafer side surface has a curvature, and the electric field strength is increased. This is because a large difference does not occur and isotropically processed.

図９は、加工前の４Ｈ-ＳｉＣウエハの外周部の観察結果を示し、（ａ）と（ｂ）は、それぞれノマルスキー微分干渉顕微鏡による第1オリフラ境界付近のＳｉ面とＣ面の観察結果であり、（ｃ）は切断面のＳＥＭによる観察結果である。また、図１０は、加工後の４Ｈ-ＳｉＣウエハの外周部の観察結果を示し、（ａ）〜（ｃ）は、ノマルスキー微分干渉顕微鏡による観察結果であり、（ａ）は第1オリフラ境界付近のＳｉ面、（ｂ）は第1オリフラのＳｉ面、（ｃ）は第1オリフラ境界付近のＣ面の観察結果であり、（ｄ）は切断面のＳＥＭによる観察結果である。   FIG. 9 shows the observation results of the outer periphery of the 4H—SiC wafer before processing, and (a) and (b) are the observation results of the Si surface and the C surface near the first orientation flat boundary, respectively, using a Nomarski differential interference microscope. Yes, (c) is the observation result of the cut surface by SEM. Moreover, FIG. 10 shows the observation result of the outer periphery of the 4H—SiC wafer after processing, (a) to (c) are the observation results with a Nomarski differential interference microscope, and (a) is near the first orientation flat boundary. (B) is the observation result of the Si surface of the first orientation flat, (c) is the observation result of the C surface near the first orientation flat boundary, and (d) is the observation result of the cut surface by SEM.

本発明の加工装置の概念断面図である。It is a conceptual sectional view of the processing device of the present invention. リング電極とウエハの関係を示す平面図である。It is a top view which shows the relationship between a ring electrode and a wafer. リング電極の斜視図である。It is a perspective view of a ring electrode. リング電極とウエハ外周間のギャップを調節する工程を示す部分断面図である。It is a fragmentary sectional view which shows the process of adjusting the gap between a ring electrode and a wafer outer periphery. リング電極とウエハ外周間のギャップでプラズマが発生している様子を示す部分断面図である。It is a fragmentary sectional view which shows a mode that the plasma is generated in the gap between a ring electrode and a wafer outer periphery. リング電極の他の実施形態を示し、リング電極とウエハ外周間のギャップでプラズマが発生している様子を示す部分断面図である。FIG. 7 is a partial cross-sectional view showing another embodiment of the ring electrode and showing a state in which plasma is generated in the gap between the ring electrode and the outer periphery of the wafer. ベベリング加工後の４Ｈ-ＳｉＣウエハの外周部を共焦点レーザー顕微鏡で測定した結果であり、（ａ）はＣＦ4+Ｏ2を用いた場合、（ｂ）はＳＦ6を用いた場合をそれぞれ示している。It is the result of having measured the peripheral part of 4H-SiC wafer after beveling processing with a confocal laser microscope, (a) shows the case where CF 4 + O 2 is used, and (b) shows the case where SF 6 is used, respectively. ing. 加工時間を変化させてベベリング加工した後の４Ｈ-ＳｉＣウエハの外周部を、共焦点レーザー顕微鏡で測定した結果であり、（ａ）はＳｉ面側、（ｂ）はＣ面側をそれぞれ示している。It is the result of having measured the outer peripheral part of the 4H-SiC wafer after beveling processing by changing processing time with the confocal laser microscope, (a) shows Si surface side, (b) shows C surface side, respectively. Yes. 加工前の４Ｈ-ＳｉＣウエハの外周部の観察結果を示し、（ａ）は第1オリフラ境界付近のＳｉ面のノマルスキー微分干渉顕微鏡像、（ｂ）は第1オリフラ境界付近のＣ面のノマルスキー微分干渉顕微鏡像、（ｃ）は切断面のＳＥＭ像である。The observation results of the outer periphery of the 4H-SiC wafer before processing are shown, (a) is a Nomarski differential interference microscope image of the Si surface near the first orientation flat boundary, and (b) is the Nomarski differential of the C plane near the first orientation flat boundary. An interference microscope image, (c) is an SEM image of the cut surface. 加工後の４Ｈ-ＳｉＣウエハの外周部の観察結果を示し、（ａ）は第1オリフラ境界付近のＳｉ面のノマルスキー微分干渉顕微鏡像、（ｂ）は第1オリフラのＳｉ面のノマルスキー微分干渉顕微鏡像、（ｃ）は第1オリフラ境界付近のＣ面のノマルスキー微分干渉顕微鏡像、（ｄ）は切断面のＳＥＭ像である。The observation result of the outer peripheral part of the 4H-SiC wafer after processing is shown, (a) is a Nomarski differential interference microscope image of the Si surface near the first orientation flat boundary, (b) is a Nomarski differential interference microscope of the Si surface of the first orientation flat. (C) is a Nomarski differential interference microscope image of the C plane near the first orientation flat boundary, and (d) is an SEM image of the cut surface.

符号の説明Explanation of symbols

１ 半導体ウエハ
１Ａ エッジ
２ リング電極
３ ギャップ
４ ベベル
５ オリフラ
６ 円筒面部
７ 平面部
８ テーパ面
９ 支持台
１０ パッド電極
１１ チャンバー
１２ 絶縁層
１３ ギャップ調整機構
１５ ガス供給手段
１６ 高周波電源
１７ マッチング回路
１８ 昇降機構
１９ 供給口
２０ 排気口
２１ Ｖ溝
２２ 排気溝
２３ 導入端子
Ｐ プラズマ発生領域
Ｐ１ 高密度プラズマ領域
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 1A Edge 2 Ring electrode 3 Gap 4 Bevel 5 Orientation flat 6 Cylindrical surface part 7 Flat part 8 Tapered surface 9 Supporting base 10 Pad electrode 11 Chamber 12 Insulating layer 13 Gap adjustment mechanism 15 Gas supply means 16 High frequency power supply 17 Matching circuit 18 Elevation Mechanism 19 Supply port 20 Exhaust port 21 V groove 22 Exhaust groove 23 Introduction terminal P Plasma generation region P1 High density plasma region

Claims (8)

半導体ウエハの外周部に対して所定のギャップを設けてリング電極を配し、不活性ガスに反応ガスを混合した大気圧近傍のプロセスガスを前記ギャップに供給するとともに、前記半導体ウエハとリング電極間に高周波電圧を印加して、前記半導体ウエハの外周部近傍に局在し且つその全周にわたって略均一にプラズマを発生させ、プラズマ中で生成した反応ガスに基づく中性ラジカルと半導体ウエハ外周部を構成する原子とのラジカル反応によって生成した揮発性物質を気化させて除去し、ベベリング加工を行うことを特徴とする半導体ウエハ外周部の加工方法。   A ring electrode is provided with a predetermined gap with respect to the outer peripheral portion of the semiconductor wafer, a process gas in the vicinity of atmospheric pressure in which a reaction gas is mixed with an inert gas is supplied to the gap, and between the semiconductor wafer and the ring electrode. A high-frequency voltage is applied to the semiconductor wafer to generate a plasma that is localized in the vicinity of the outer periphery of the semiconductor wafer and substantially uniformly over the entire periphery of the semiconductor wafer. A method for processing an outer peripheral portion of a semiconductor wafer, characterized by vaporizing and removing a volatile substance generated by a radical reaction with constituent atoms and performing a beveling process. 前記半導体ウエハが、ＳｉＣ又はＧａＮウエハである請求項１記載の半導体ウエハ外周部の加工方法。   The method of processing an outer peripheral portion of a semiconductor wafer according to claim 1, wherein the semiconductor wafer is a SiC or GaN wafer. 前記半導体ウエハとリング電極間のギャップを通して、圧力が０．０１〜１ＭＰａのプロセスガスを流動させる請求項１又は２記載の半導体ウエハ外周部の加工方法。   The method for processing an outer peripheral portion of a semiconductor wafer according to claim 1 or 2, wherein a process gas having a pressure of 0.01 to 1 MPa flows through a gap between the semiconductor wafer and the ring electrode. 前記プロセスガスは、ＨｅにＣＦ4とＯ2の混合ガス又はＳＦ6を０．５〜２０体積％混合したものである請求項１〜３何れかに記載の半導体ウエハ外周部の加工方法。 The process gas, the processing method of the semiconductor wafer periphery portion according to any one of claims 1 to 3 mixed gas or SF 6 in CF 4 and O 2 in He is a mixture 0.5 to 20% by volume. チャンバーと、
前記チャンバーの内部に固定し、内周面に絶縁層が形成されたリング電極と、
前記リング電極の内方に位置し、半導体ウエハを保持する支持台と、
前記半導体ウエハの外周部と前記リング電極の内周面との間に、全周にわたって同一幅のギャップを形成するべく支持台に対して半導体ウエハを位置決めするギャップ調整機構と、
前記ギャップを通して不活性ガスに反応ガスを混合した大気圧近傍のプロセスガスを供給するガス供給手段と、
前記半導体ウエハとリング電極間に高周波電圧を印加する高周波電源と、
を備え、前記半導体ウエハの外周部近傍に局在し且つその全周にわたって略均一にプラズマを発生させ、プラズマ中で生成した反応ガスに基づく中性ラジカルと半導体ウエハ外周部を構成する原子とのラジカル反応によって生成した揮発性物質を気化させて除去し、ベベリング加工を行うことを特徴とする半導体ウエハ外周部の加工装置。 A chamber;
A ring electrode fixed inside the chamber and having an insulating layer formed on the inner peripheral surface;
A support that is located inside the ring electrode and holds the semiconductor wafer;
A gap adjusting mechanism for positioning the semiconductor wafer with respect to the support base so as to form a gap having the same width over the entire circumference between the outer peripheral portion of the semiconductor wafer and the inner peripheral surface of the ring electrode;
A gas supply means for supplying a process gas near atmospheric pressure obtained by mixing a reactive gas with an inert gas through the gap;
A high frequency power source for applying a high frequency voltage between the semiconductor wafer and the ring electrode;
The plasma is generated substantially uniformly over the entire periphery of the semiconductor wafer, and neutral radicals based on the reaction gas generated in the plasma and atoms constituting the periphery of the semiconductor wafer. An apparatus for processing an outer peripheral portion of a semiconductor wafer, characterized by vaporizing and removing a volatile substance generated by a radical reaction and performing a beveling process. 前記リング電極の内周面には、前記半導体ウエハの外周部のベベルとオリフラの形状に応じて円筒面部と平面部が形成され、該リング電極の内周面の断面形状が半導体ウエハの外周部の形状と相似形である請求項５記載の半導体ウエハ外周部の加工装置。   A cylindrical surface portion and a flat surface portion are formed on the inner peripheral surface of the ring electrode according to the shapes of the bevel and orientation flat of the outer peripheral portion of the semiconductor wafer, and the cross-sectional shape of the inner peripheral surface of the ring electrode is the outer peripheral portion of the semiconductor wafer. 6. The processing apparatus for an outer peripheral portion of a semiconductor wafer according to claim 5, which has a shape similar to the shape of the semiconductor wafer. 前記ギャップ調整機構として、前記リング電極の内周面を下方へ向かうにつれて狭まったテーパ状とするとともに、前記半導体ウエハを保持する支持台を昇降可能とし、前記支持台に前記半導体ウエハを静置した状態で下降させて、該半導体ウエハの外周部を前記リング電極のテーパ面に密接することにより自動的に芯だしした後、半導体ウエハを支持台に真空チャックを作動させて吸着し、支持台を上昇させて所定のギャップを設定する機構を用いてなる請求項５又は６記載の半導体ウエハ外周部の加工装置。   As the gap adjusting mechanism, the inner surface of the ring electrode is tapered as it goes downward, and a support table for holding the semiconductor wafer can be raised and lowered, and the semiconductor wafer is placed on the support table. The semiconductor wafer is automatically centered by bringing the outer periphery of the semiconductor wafer into close contact with the taper surface of the ring electrode, and the semiconductor wafer is sucked to the support by operating the vacuum chuck. 7. The semiconductor wafer peripheral portion processing apparatus according to claim 5, wherein a mechanism for raising the gap to set a predetermined gap is used. 前記半導体ウエハが、ＳｉＣ又はＧａＮウエハであり、前記プロセスガスが、ＨｅにＣＦ4とＯ2の混合ガス又はＳＦ6を０．５〜２０体積％混合した圧力０．０１〜１ＭＰａのガスである請求項５〜７何れかに記載の半導体ウエハ外周部の加工装置。
The semiconductor wafer is a SiC or GaN wafer, and the process gas is a gas having a pressure of 0.01 to 1 MPa in which a mixed gas of CF 4 and O 2 or SF 6 is mixed in an amount of 0.5 to 20% by volume with He. The processing apparatus of the outer peripheral part of a semiconductor wafer in any one of Claims 5-7.
JP2007207866A 2007-08-09 2007-08-09 Semiconductor wafer peripheral processing equipment Expired - Fee Related JP4962960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207866A JP4962960B2 (en) 2007-08-09 2007-08-09 Semiconductor wafer peripheral processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207866A JP4962960B2 (en) 2007-08-09 2007-08-09 Semiconductor wafer peripheral processing equipment

Publications (2)

Publication Number Publication Date
JP2009043969A true JP2009043969A (en) 2009-02-26
JP4962960B2 JP4962960B2 (en) 2012-06-27

Family

ID=40444382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207866A Expired - Fee Related JP4962960B2 (en) 2007-08-09 2007-08-09 Semiconductor wafer peripheral processing equipment

Country Status (1)

Country Link
JP (1) JP4962960B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192687A (en) * 2010-03-12 2011-09-29 Hitachi Metals Ltd Processing apparatus for semiconductor substrate, method for manufacturing semiconductor substrate, and semiconductor substrate
JP2012024983A (en) * 2010-07-21 2012-02-09 Shibuya Kogyo Co Ltd Method and device for chamfering brittle material
JP2013048160A (en) * 2011-08-29 2013-03-07 Panasonic Corp Dry etching method
JP2019046859A (en) * 2017-08-30 2019-03-22 昭和電工株式会社 SiC EPITAXIAL WAFER AND MANUFACTURING METHOD THEREOF
CN110797251A (en) * 2018-08-02 2020-02-14 Asm Ip控股有限公司 Substrate processing apparatus and substrate processing method
JP2020053538A (en) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 Plasma processing apparatus
TWI807347B (en) * 2021-06-21 2023-07-01 環球晶圓股份有限公司 Semiconductor substrate and fabrication method of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279494A (en) * 1995-02-07 1996-10-22 Seiko Epson Corp Method and apparatus for removing undesired matter from the circumference of substrate, and coating method employing it
JP2001044147A (en) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp Method of forming beveled surface of semiconductor wafer
JP2003068704A (en) * 2001-08-23 2003-03-07 Ulvac Japan Ltd Method for processing edge of wafer
JP2004079612A (en) * 2002-08-12 2004-03-11 Hitachi Zosen Corp Plasma treatment device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279494A (en) * 1995-02-07 1996-10-22 Seiko Epson Corp Method and apparatus for removing undesired matter from the circumference of substrate, and coating method employing it
JP2001044147A (en) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp Method of forming beveled surface of semiconductor wafer
JP2003068704A (en) * 2001-08-23 2003-03-07 Ulvac Japan Ltd Method for processing edge of wafer
JP2004079612A (en) * 2002-08-12 2004-03-11 Hitachi Zosen Corp Plasma treatment device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192687A (en) * 2010-03-12 2011-09-29 Hitachi Metals Ltd Processing apparatus for semiconductor substrate, method for manufacturing semiconductor substrate, and semiconductor substrate
JP2012024983A (en) * 2010-07-21 2012-02-09 Shibuya Kogyo Co Ltd Method and device for chamfering brittle material
JP2013048160A (en) * 2011-08-29 2013-03-07 Panasonic Corp Dry etching method
JP2019046859A (en) * 2017-08-30 2019-03-22 昭和電工株式会社 SiC EPITAXIAL WAFER AND MANUFACTURING METHOD THEREOF
JP7125252B2 (en) 2017-08-30 2022-08-24 昭和電工株式会社 SiC epitaxial wafer and manufacturing method thereof
CN110797251A (en) * 2018-08-02 2020-02-14 Asm Ip控股有限公司 Substrate processing apparatus and substrate processing method
JP2020053538A (en) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 Plasma processing apparatus
JP7105666B2 (en) 2018-09-26 2022-07-25 東京エレクトロン株式会社 Plasma processing equipment
TWI807347B (en) * 2021-06-21 2023-07-01 環球晶圓股份有限公司 Semiconductor substrate and fabrication method of semiconductor device

Also Published As

Publication number Publication date
JP4962960B2 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4962960B2 (en) Semiconductor wafer peripheral processing equipment
TW201246335A (en) Method and apparatus for plasma dicing a semi-conductor wafer
KR20030074833A (en) Focus ring for semiconductor treatment and plasma treatment device
JP2008526024A (en) Method for removing black silicon and black silicon carbide from surfaces of silicon electrode and silicon carbide electrode for plasma processing apparatus
JP2007317772A (en) Electrostatic chuck device
JP2008181953A (en) Manufacturing method of group iii-v compound semiconductor substrate
JP2007067037A (en) Vacuum processing device
US20150107618A1 (en) Oxygen containing plasma cleaning to remove contamination from electronic device components
US11551962B2 (en) Ceramic substrate and susceptor
US20100271745A1 (en) Electrostatic chuck and base for plasma reactor having improved wafer etch rate
US8715782B2 (en) Surface processing method
TWI380360B (en)
TW201543532A (en) Method and device for plasma treatment of substrates
JP2009043673A (en) Plasma processing device
JP4231362B2 (en) Plasma processing apparatus and plasma processing method
JPH09129605A (en) Plasma etching single crystal silicon electrode plate
JP4541193B2 (en) Etching method
JP2019179780A (en) Manufacturing method of electrostatic chuck device
JP7398011B2 (en) gap pin
JP2007103622A (en) Plasma processing method and apparatus
US11875973B2 (en) Methods for preparing void-free coatings for plasma treatment components
CN219626626U (en) Electrostatic chuck and plasma processing apparatus
JP4021325B2 (en) Manufacturing method of parts for plasma processing apparatus
KR101071246B1 (en) Electrostatic chuck generating equivalent potential and plasma ion implantation apparatus including the same
JP6912254B2 (en) Processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees