JP2007067037A - Vacuum processing device - Google Patents
Vacuum processing device Download PDFInfo
- Publication number
- JP2007067037A JP2007067037A JP2005248900A JP2005248900A JP2007067037A JP 2007067037 A JP2007067037 A JP 2007067037A JP 2005248900 A JP2005248900 A JP 2005248900A JP 2005248900 A JP2005248900 A JP 2005248900A JP 2007067037 A JP2007067037 A JP 2007067037A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sample
- bias
- sample stage
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
木発明は、真空処理装置に係り、特に複数の試料台を有する真空処理装置に関するものである。 The present invention relates to a vacuum processing apparatus, and more particularly to a vacuum processing apparatus having a plurality of sample stands.
プラズマを用いた試料の処理においては、処理台の温度分布、プラズマの密度分布及び反応生成物分布等の均一性要因によって、これらが均一でないために生じるウエハ面内の処理の不均一が問題となっている。この問題を解決するための一つの手段としてウエハ面内の温度分布を制御することからのアプローチが提案されている。 In processing a sample using plasma, non-uniform processing within the wafer surface caused by uniformity factors such as temperature distribution of the processing table, plasma density distribution and reaction product distribution is a problem. It has become. As one means for solving this problem, an approach from controlling the temperature distribution in the wafer surface has been proposed.
例えば、試料台の温度を制御するものとして、特許文献１に記載のように、試料台を複数の温度制御ブロックに分割し、試料台の周辺と中心とを独立して温度調節できるようにし、ウエハが密着固定される面に所望の温度分布を発生させられるようにしたものがある。
For example, to control the temperature of the sample stage, as described in
また、特許文献２に記載のように、ウエハを保持する試料台を複数個の電極に分割し試料台の各分割電極同士を絶縁体により電気的に分離して構成し、分割された電極のそれぞれに異なる電力を供給し、試料台の外周と中央部とのエッチング速度を、制御させるようにしたものがある。
In addition, as described in
さらに、試料台の温度を制御するものとして、特許文献３に記載のように、試料台として一体構造の電極ブロック内に内周と外周で独立した冷媒流通用のスリットを設けて、試料台の周辺と中心とを独立して温度調節できるようにしたものがある。
Further, as described in
特許文献１に記載の例では、試料台が複数の温度制御ブロックに分割されており、異なる温度の冷媒を流した際に、分割の境界部分で急激な温度差が生じ、ウエハ処理に悪影響を及ぼす恐れがある。また、試料を真空処理するには、温度制御による反応生成物とプラズマ中のイオンの両方を精度よく制御しないと処理性能は向上しないが、この点に関する配慮がされていないので、高精度なプロセス性能を得ることが難しいと言う問題が有る。
In the example described in
特許文献２に記載の例では、試料を真空処理するには、プラズマ中の反応生成物も精度よく制御しないと処理性能は向上しないが、この点に関し試料台を複数個の電極に分割した場合の配慮がされていないので、高精度なプロセス性能を得ることが難しいと言う問題が有る。
In the example described in
特許文献３に記載の例では、内周と外周それぞれの電極スリットに、異なる温度の冷媒を流して試料台の温度分布を制御しているが、試料台が一体構造のため、各冷媒の熱伝導により高精度な温度制御が難しいという問題がある。
In the example described in
そして、前記各従来技術を組合せた場合にも、静電吸着バイアスによるウエハ裏面圧制御に関する配慮がされていないので、高精度な試料台の温度制御が難しいと言う問題が有る。 Even when the above conventional techniques are combined, there is a problem that it is difficult to control the temperature of the sample stage with high accuracy because no consideration is given to the wafer back surface pressure control by the electrostatic chucking bias.
そのため、以上説明した従来技術では、いずれの場合で現状のプロセス性能において、最も重要な形状制御性の結果であるＣＤロスが約３ｎｍで、これ以上ＣＤロスを小さくできないことが、大きな問題となっている。 Therefore, in the conventional technology described above, the CD loss, which is the result of the most important shape controllability in the current process performance in any case, is about 3 nm, and the CD loss cannot be reduced any more. ing.
また、ウエハの面内での半径方向の条件を多くの特性に対応して適切、迅速に調節、設定する点について考慮が不十分であった。 In addition, it has been insufficiently considered to adjust and set the conditions in the radial direction of the wafer in an appropriate and quick manner corresponding to many characteristics.
本発明の目的は、上記の問題点を解決し、試料を高精度に均一処理を行うために、試料面内の温度分布、ＲＦバイアス及び、静電吸着バイアス分布を高精度に制御することにより、例えばプロセス性能において、現状のＣＤロス約３ｎｍから約１ｎｍに改善することにより、高い生産効率と高い製品歩留まりを実現することのできる真空処理方法及び装置を提供することにある。 An object of the present invention is to control the temperature distribution, the RF bias, and the electrostatic adsorption bias distribution in the sample surface with high accuracy in order to solve the above problems and perform uniform processing of the sample with high accuracy. For example, it is to provide a vacuum processing method and apparatus capable of realizing high production efficiency and high product yield by improving the current CD loss from about 3 nm to about 1 nm in process performance.
本発明は、上記目的を達成するために、エッチングガスを真空容器内に供給する手段と、該供給されたエッチングガスをプラズマ化させる手段と、前記真空容器内のウエハを試料台に静電吸着電源で静電吸着する手段と、前記試料に商周波電源でバイアスを印加する手段と、ウエハの裏面と試料台のウエハ設置面との間に伝熱ガスを供給するガス供給手段と、制御手段とを有し、ウエハをエッチング処理する真空処理装置において、
前記試料台を、円周方向即ち同心円状、あるいは、放射線状で複数に分割され各々独立した構造として形成された複数の試料台ブロックによって構成し、前記各試料台ブロックは、温度、ＲＦバイアス及び、ウエハ裏面圧力の各々について独立した制御を行う機能を具備していることに特徴がある。
In order to achieve the above object, the present invention provides means for supplying an etching gas into a vacuum vessel, means for converting the supplied etching gas into plasma, and electrostatically adsorbing a wafer in the vacuum vessel to a sample stage. Means for electrostatically adsorbing with a power supply; means for applying a bias to the sample with a quotient frequency power supply; gas supply means for supplying a heat transfer gas between the back surface of the wafer and the wafer mounting surface of the sample stage; and control means In a vacuum processing apparatus for etching a wafer,
The sample stage is constituted by a plurality of sample stage blocks formed in a circumferential direction, that is, concentric circles, or radially and divided into a plurality of independent structures, and each sample stage block includes a temperature, an RF bias, and It is characterized in that it has a function of performing independent control for each of the wafer back surface pressures.
本発明によれば、前記試料台を円周方向即ち同心円状あるいは、放射線状で複数に分割した独立構造で形成された複数の試料台ブロックに、プラズマ処理する前記試料のデバイスパターンに合わせて、前記試料中央部の第１の試料台ブロック、前記試料外周部の第２の試料台ブロック等にそれぞれ単独に最適な温度分布、ＲＦバイアス及び、静電吸着バイアス分布の制御を行うことが可能である。そのため、試料を高精度に均一処理ができるために、高い生産効率と高い製品歩留まりを実現することのできる真空処理方法及び装置を提供することができる。 According to the present invention, in accordance with the device pattern of the sample to be plasma-processed on a plurality of sample stage blocks formed of an independent structure in which the sample stage is circumferentially or concentrically or divided into a plurality of radial shapes, The optimum temperature distribution, RF bias, and electrostatic adsorption bias distribution can be controlled independently for the first sample stage block at the center of the sample and the second sample stage block at the outer periphery of the sample, respectively. is there. Therefore, since the sample can be uniformly processed with high accuracy, it is possible to provide a vacuum processing method and apparatus capable of realizing high production efficiency and high product yield.
本発明によれば、全ての種類のウエハを高精度に均一処理可能なので、高い生産効率と高い製品歩留まりを実現する真空処理装置を提供することができるという効果が有る。 According to the present invention, since all types of wafers can be uniformly processed with high accuracy, it is possible to provide a vacuum processing apparatus that realizes high production efficiency and high product yield.
以下、図を参照して、本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
本発明の基本構成図を図１に示す。まず、本発明例を以下２分割の試料台１０、即ち図２の試料台を備えた真空処理装置について説明する。
A basic configuration diagram of the present invention is shown in FIG. First, an example of the present invention will be described below for a vacuum processing apparatus provided with a two-
試料台１０は、円周方向即ち同心円状に２分割され各々独立した構造として形成された第１の試料台ブロック１１と、第２の試料台ブロック１２によって構成されている。各試料台ブロック１１，１２は、温度、ＲＦバイアス、静電吸着バイアス、及び、ウエハ裏面圧力の各々について独立した制御を行う機能を具備している。
The
すなわち、試料台１０内の外周部に第１の冷媒路２１を設け、その内側に第２の冷媒流路２２を設ける。第１の冷媒流路２１の一端は流路を介して温度制御装置３１に接続し、第２の冷媒流路２２の他端は流路を介して温度制御装置３２に接続してある。温度制御装置３１、３２には図示を省略されたタンクとポンプが設置してあり、タンク内で冷媒が温調され、ポンプで冷媒を循環している。
That is, the
この構成により、タンク内で温度調節された冷媒は、第１の冷媒流路２１に導入され、第１の冷媒流路２１を流れることによって、試料台１０の外周辺即ち第１の試料台ブロック１１を最適温度に冷却する。また、第２の冷媒流路２２を流れることによって、試料台１０の中央部即ち第２の試料台ブロック１２を異なる最適温度に冷却する。第２の冷媒流路２２を出た冷媒は、温度制御装置３２の冷却装置によって最適の温度に冷却されて、再度、温度制御装置３２より出て第２の冷媒流路２２を介して第２の試料台ブロック１２を最適温度に冷却する。第１の冷媒についても同様である。
With this configuration, the refrigerant whose temperature is adjusted in the tank is introduced into the first
このように、試料台１０に導入された冷媒は、一定区間を通り温度制御装置３１、３２により温度変更されて再度、試料台１０に導入される。このときの第１の試料台ブロック１１と第２の試料台ブロック１２の温度差によって試料台１０の表面に最適な温度分布が形成される。
In this manner, the refrigerant introduced into the
上記構成の試料台１０での表面温度の分布設定は、例えば、図８に示すように、ウエハ９のプラズマ処理時における反応生成物の発生分布に合わせ、その温度分布を調整する。すなわち、反応生成物の多い部分では試料温度を高くして反応生成物の再付着を抑制し、ウエハ９全体での処理速度を均一化させる。
For example, as shown in FIG. 8, the setting of the surface temperature distribution on the
実施例として、ウエハ９をプラズマエッチングするときの反応生成物の発生する分布がウエハ９中央部で多く、ウエハ９周辺に向かうに従い徐々に反応生成物の発生が少なくなる分布の場合には、この反応生成物分布に合わせプラズマ処理されるウエハ９の温度分布を合わせるようにする。したがって、試料台１０のウエハ９載置面の温度分布を、中央部で温度を高くし、ウエハ９の外周部に向かうに従い徐々に温度が下がる分布とする。
As an embodiment, when the wafer 9 is plasma-etched, the distribution of reaction products generated is large at the center of the wafer 9 and the generation of reaction products gradually decreases toward the periphery of the wafer 9. The temperature distribution of the wafer 9 to be plasma processed is matched with the reaction product distribution. Therefore, the temperature distribution on the wafer 9 mounting surface of the
このような温度分布を得るために、本実施例では、中央部の温度が高い部分の範囲に対応して第２の冷媒流路２２を設け、ウエハ９の外周より外側に対応する部分に第１の冷媒流路２１を設ける。第２の冷媒流路２２と第１の冷媒流路２１との間は、遮蔽層６にて熱伝導、電気的に完全に断絶されているので、温度の高い中央部から周辺に向かって最適な温度勾配ができ、温度制御することができる。
In order to obtain such a temperature distribution, in the present embodiment, the second
以上、本実施例によれば、試料台１０を同心円状に２分割され各々独立した構造として形成された第１の試料台ブロック１１と第２の試料台ブロック１２によって構成している。各試料台ブロックは、温度や圧力などの各制御を独立して行う機能を具備しているので、試料台１０の試料配置面に処理されるそれぞれのウエハ９の膜仕様に合わせた最適の温度分布を形成することにより、ウエハ９上の反応生成物２の分布を高精度且つ、均一に分布させることができる。
As described above, according to this embodiment, the
次に、上述の図１の基本構成を用いた試料台１０をプラズマエッチング装置に適用した実施例２を、説明する。１は処理室であり、内部に被処理物である試料、例えば、ウエハ９が載置される試料台１０を備えている。試料台１０は、この場合、ウエハ９配置面が形成され冷媒流路の溝が加工された試料台１０と、該溝を覆って冷媒流路を形成するウエハ９外周の第１試料台ブロック１１と中央部の第２の試料台ブロック１２と、試料台１０の側面及び上面を覆うカバー３、電極を支持する電極支持軸(図示省略)とから成る。処理室１は、真空雰囲気を保っている。処理室１内には、処理ガス導入口(図示省略)から処理用ガスが供給され、また、処理室１内は、排気口(図示省略)に連結された真空ポンプ(図示省略)により排気される。７はプラズマ発生源であり、処理室１内にプラズマを発生させる。電極支持軸には試料台１０のウエハ９配置面につながる伝熱ガス供給路１６が形成してあり、伝熱ガス供給源１５がつながる。伝熱ガスは、例えば、Ｈｅガスであり、ウエハ９裏面と試料台１０と間の伝熱ガス圧力が所定値になるように、伝熱ガス圧力制御系(図示省)によってその供給量を制御される。また、第１、２の試料台ブロック１１、１２には、プラズマ中のイオンに入射エネルギを与えるための第１、２の高周波電源４１、４２と、ウエハ９を試料台１０上に静電吸着するための第１、２の直流電源（バイアス回路）５１、５２とが接続されている。試料台１０はアルミ、または、チタン製の材料で成り、上面にはアルミナセラミックス等の溶射膜が設けられ静電吸着用の誘電体膜を形成する。
Next, Example 2 in which the
なお、ここで、試料台１０の温度制御を行う温度制御装置３１、３２を用いた冷媒の供給は、前述した基本構成に基づくものであり、説明を省略する。
In addition, supply of the refrigerant | coolant using the
また、プラズマ発生源としては、容量結合方式、誘導結合方式及びマイクロ波又はＵＨＦ波を用いたＥＣＲ方式等があり、プラズマの発生方法に限定されるものではない。 The plasma generation source includes a capacitive coupling method, an inductive coupling method, an ECR method using microwaves or UHF waves, and the like, and is not limited to a plasma generation method.
本実施例によれば、独立構造で形成された複数の試料台ブロックに、プラズマ処理する前記試料のデバイスパターンに合わせて、試料中央部の第１の試料台ブロック、試料外周部の第２の試料台ブロックに対して、それぞれ単独に最適な温度分布（冷媒温度、Ｈｅ圧力）、ＲＦバイアス及び、静電吸着バイアス分布の制御を行うことが可能である。 According to the present embodiment, the first sample table block in the center of the sample and the second sample table in the outer periphery of the sample are arranged in accordance with the device pattern of the sample to be plasma-processed on the plurality of sample table blocks formed of independent structures. It is possible to control the optimal temperature distribution (refrigerant temperature, He pressure), RF bias, and electrostatic adsorption bias distribution individually for the sample stage block.
そのため、試料を高精度に均一処理ができるために、高い生産効率と高い製品歩留まりを実現することのできる真空処理方法及び装置を提供することができる。 Therefore, since the sample can be uniformly processed with high accuracy, it is possible to provide a vacuum processing method and apparatus capable of realizing high production efficiency and high product yield.
本発明は、試料台を円周方向即ち同心円状、あるいは、放射線状で複数に分割した独立構造で形成された複数の試料台ブロック(第１、２、３、nの試料台ブロック)にそれぞれ単独に、高精度の温度、ＲＦバイアス及び、ウエハ裏面圧力の各制御を行うことを可能にしたものである。分割試料台ブロックとして、例えば図３〜図７に示すいずれの試料台１０の場合も、本発明の適用は可能である。 The present invention provides a plurality of sample table blocks (first, second, third, and n sample table blocks) each formed of an independent structure in which the sample table is circumferentially divided, that is, concentric, or radially divided into a plurality. Independently, it is possible to perform high-accuracy temperature control, RF bias control, and wafer back surface pressure control. As the divided sample table block, for example, any sample table 10 shown in FIGS. 3 to 7 can be applied to the present invention.
図３の例では、試料台が、円周方向即ち同心円状に分割された独立構造の第１、２、３の試料台ブロック１１、１２、１３で形成されており、各試料台ブロック間は遮蔽層６にて熱伝導、電気的に完全に断絶されている。
In the example of FIG. 3, the sample stage is formed of first, second, and third sample stage blocks 11, 12, and 13 having independent structures divided in the circumferential direction, that is, concentrically. The
図４の例では、試料台が、円周方向即ち同心円状にｎ個、例えば５つに分割された独立構造の試料台ブロック１１、１２、１３、n1、ｎで形成されており、各試料台ブロック間は遮蔽層６にて熱伝導、電気的に完全に断絶されている。
In the example of FIG. 4, the sample stage is formed of independent sample stage blocks 11, 12, 13,
図５の例では、試料台が、放射線状にｎ個、例えば４つに分割された独立構造の試料台ブロック１１、１２、１３、n1で形成されており、各試料台ブロック間は遮蔽層６にて熱伝導、電気的に完全に断絶されている。
In the example of FIG. 5, the sample stage is formed of independent sample stage blocks 11, 12, 13,
図６の例では、試料台が、放射線状にｎ個、例えば８つに分割された独立構造の試料台ブロック１１、１２、１３、n1で形成されており、各試料台ブロック間は遮蔽層６にて熱伝導、電気的に完全に断絶されている。
In the example of FIG. 6, the sample stage is formed of independent sample stage blocks 11, 12, 13, and
図７の例では、試料台が、円周方向即ち同心円状に第１、２、３の３つに分割された独立構造の試料台ブロックで形成されており、各試料台ブロック間は遮蔽層６にて熱伝導、電気的に完全に断絶されている。さらに、最外周の試料台ブロックは、放射線状にｎ個、例えば８つに分割された独立構造の試料台ブロック１１、１２、１３、n1で形成されており、各試料台ブロック間は遮蔽層６にて熱伝導、電気的に完全に断絶されている。
In the example of FIG. 7, the sample stage is formed of independent sample stage blocks divided into the first, second and third in the circumferential direction, that is, concentrically, and a shielding layer is provided between each sample stage block. At 6, heat conduction and electrical disconnection are completely interrupted. In addition, the outermost sample stage block is formed of independent sample stage blocks 11, 12, 13, and
次に、上述のプラズマエッチング装置を用いたＡｌ配線膜のエッチング処理を例に説明する。ここでは、図１の実施例の試料台１０に適用した場合について説明する。この実施例４の制御方式を、模式的に示したのが図８である。図８には、プラズマエッチングによって発生する反応生成物２の分布も示している。
Next, an etching process for an Al wiring film using the above-described plasma etching apparatus will be described as an example. Here, the case where it applies to the sample stand 10 of the Example of FIG. 1 is demonstrated. FIG. 8 schematically shows the control method of the fourth embodiment. FIG. 8 also shows the distribution of the
試料台１０は、同心円状に２分割された第１の試料台ブロック１１と、第２の試料台ブロック１２によって構成されている。各試料台ブロック１１，１２は、それぞれ単独に、温度の制御を行う機能を具備している。
The
まず、処理室１内に処理用ガスとしてＢＣｌ３/Ｃｌ２の混合ガスを所定の流量で処理ガス供給口から導入し、これとともに真空ポンプによって真空排気し、処理圧力を２Ｐａに保持する。次に、プラズマ発生源２としてマイクロＥＣＲ源を用いて処理室１内の処理期ガスをプラズマ化しプラズマを発生させる。また、この場合の真空排気によるガス流れは、試料台下方に排気され、試料台周辺では均等に排気されることが望ましい。
First, a mixed gas of BCl 3 / Cl 2 is introduced into the
また、試料台１０では、ウエハ９の周辺が２０℃になるように第１の試料台ブロック１１の第１の冷媒流路２１を流れる冷媒温度を温度制御装置３１によって設定し、ウエハ中央部が６０℃になるように第２の試料台ブロック１２の第２の冷媒流路２２を流れる冷媒温度を温度制御装置３２によって設定する。これにより、ウエハ９中央部と外周部との間には４０℃の温度差が設定される。ウエハ９中央部の６０℃の範囲は、この場合、ウエハ直径の約１/３が設定されている。
In the
このように温度設定されている試料台１０上には、ウエハ９が配置されて静電吸着保持され、伝熱ガス供給路１６よりＨｅガスが供給される。静電吸着装置はウエハ外周部からＨｅガスの漏洩を抑制するように全周囲が静電吸着されるとともに、伝熱ガス圧力によるウエハ９中央部の浮上りを防止するように部分吸着される。これにより、試料台１０に形成された温度分布に合わせ、ウエハ９を冷却できる。
The wafer 9 is placed on the sample table 10 that is set in this way and held electrostatically, and He gas is supplied from the heat transfer
ウエハ９は、Ａｌ合金とＴｉＮのバリヤメタルを積層した配線膜用の膜とパターン化されたレジスト膜とが形成されるものであり、上述の条件によりエッチング処理した場合、試料台１０に温度差を設けない場合と比較すると、ウエハ中央部と外周部におけるＣＤロスは過去の処理実績より、大幅に改善できる。また、ウエハ９処理時の歩留りに大きく影響をおよぼすゲート材エッチング等では、特に有効である。 The wafer 9 is formed with a wiring film film in which an Al alloy and a TiN barrier metal are laminated and a patterned resist film. When the wafer 9 is etched under the above-described conditions, a temperature difference is caused in the sample table 10. Compared with the case where no wafer is provided, the CD loss at the wafer central portion and the outer peripheral portion can be significantly improved from the past processing results. Further, it is particularly effective in the gate material etching or the like that greatly affects the yield during the processing of the wafer 9.
尚、本実施例は、試料台１０が２分割の場合での、効果例であるが、図３〜図７に示す他の試料台１０にも同様に適用できる。 In addition, although a present Example is an example of an effect in case the sample stand 10 is divided into two, it can be similarly applied to other sample stands 10 shown in FIGS.
例えば、試料台１０をもっと分割し面積を小さくすると、ウエハ９処理時のＣＤロスは、さらに小さくなり高歩留まりになることは、言うまでもない。即ち、本発明は、ウエハ(試料台)９のある部分を高精度かつ、均一に温度分布制御により最適な反応生成物２の分布を得ることができる。
For example, if the
これはすなわち、プラズマエッチングによって発生する反応生成物２の分布が、プラズマの発生によるプラズマ密度の分布や真空排気流れ等の要因によって、ウエハ９中央部で多く存在し、ウエハ９外周部で少なくなる分布となっていることに対して、この反応生成物の分布に合わせて前記ウエハ９中央部の第１の試料台ブロック１１、前記ウエハ９外周部の第２の試料台ブロック１２に最適の温度差が形成してあるので、反応生成物の多く存在する中央部ではウエハ９の温度が高く反応生成物の再付着が抑制されて、ＣＤロスの増大を抑制できるものである。
That is, the distribution of the
また、ウエハ９外周部即ち、第２試料台ブロック１２上部の反応生成物の存在量減少に合わせてウエハ９温度を低下させるので、反応生成物の再付着量が徐々に少なくなるに従いウエハ温度も低下して反応生成物の再付着確立を増やすことにより、高精度にウエハ中央部と同様のＣＤロスとすることが有能となる。
Further, since the temperature of the wafer 9 is lowered in accordance with the decrease in the amount of reaction products present on the outer periphery of the wafer 9, that is, the upper part of the second
これにより、ウエハ面内でのＣＤロスを小さくし、改善することができプロセス性能の向上ができる。尚、この方法は、形成されるパターンに粗密がある場合は、特に効果的である。 Thereby, the CD loss in the wafer surface can be reduced and improved, and the process performance can be improved. This method is particularly effective when the pattern to be formed is dense.
次に、本実施例の温度分布と同様の要領により、試料台１０の試料配置面に処理されるそれぞれのウエハ９の膜仕様に合わせた最適のＲＦバイアス分布を形成することもできる。ここでは、図１の実施例の試料台１０に適用した場合について説明する。この実施例５の制御方式を、模式的に示したのが図９である。図９には、プラズマ（イオン）３の分布も示している。
Next, an optimum RF bias distribution according to the film specification of each wafer 9 processed on the sample placement surface of the
試料台１０は、同心円状に２分割された第１の試料台ブロック１１と、第２の試料台ブロック１２によって構成されている。各試料台ブロック１１，１２は、それぞれ単独に、ＲＦバイアスの制御を行う機能を具備している。
The
試料台１０上にウエハ９を載せ、ウエハ９上の空間にエッチング用のガスを供給し、ウエハ９上の空間に供給された気体をプラズマにする手段を有し、前記試料台１０に電力を供給して、前記プラズマの気体と前記半導体ウエハ９の表面を化学反応させ、前記ウエハ９をエッチングする工程を有する半導体装置の製造方法において、２つの試料台ブロックに分割された試料台１０上にウエハ９を載せ、第１の試料台ブロックの外周付近に印加されるＲＦバイアスと、第２の試料台ブロックの中心付近に印加されるＲＦバイアスを高精度に制御できるものである。
A wafer 9 is placed on the
前記プラズマは、一般的に処理室１内のウエハ９上で均一状態でなく、ウエハ９の中央付近がウエハ９周辺に比べて高密度になるため、従来の一体型試料台１０のように、均一にＲＦバイアスを印加すると、ウエハ９の中央と外周でエッチング速度が異なる現象(マイクロローディング効果)等が発生し、形状不良とかＣＤロスが大きくなり歩留り低下の原因となる、
そこで、本発明では、ウエハ９上のプラズマ状態と半導体デバイスパターン(粗密)に合わせて、第１の試料台ブロック１１、第２の試料台ブロック１２にそれぞれ高精度かつ、均一にＲＦバイアスを印加することにより、ウエハ９面内のエッチング速度を、高精度に制御可能になり歩留り向上させることができる。
Since the plasma is generally not uniform on the wafer 9 in the
Therefore, in the present invention, an RF bias is applied to the first
前記の一般的な実施例の場合、ウエハ９の中央付近がウエハ９周辺に比べてプラズマ３が高密度になるため、ウエハ９の中央部の第２の試料台ブロック１２のＲＦバイアスを、ウエハ９の外周部の第１の試料台ブロック１１のＲＦバイアスより小さくすることで、簡単にウエハ９面内のプラズマ/イオンを均一にすることが可能である。また、処理室１のプラズマ状態が逆の場合、つまり、ウエハ９の周辺付近がウエハ９中央付近に比べてプラズマが高密度になる場合は、前記と逆の要領で処理できることは、言うまでもない。
In the case of the above-described general embodiment, the
本発明は、ウエハ(試料台)９のある部分を高精度かつ、均一にＲＦバイアス制御することにより、最適なプラズマ/イオン３分布を得ることができる。
In the present invention, an optimum plasma /
本発明は、図３〜図７に示す他の試料台１０にも同様に適用できることは言うまでもない。
It goes without saying that the present invention can be similarly applied to
更に、本実施例のＲＦバイアス分布と同様により、試料台１０の試料配置面に処理されるそれぞれのウエハ９の膜仕様とウエハ裏面圧分布の状態に合わせた最適の静電吸着バイアス分布を形成することもできる。ここでは、図１の実施例の試料台１０に適用した場合について説明する。この実施例６の制御方式を、模式的に示したのが図１０である。 Further, in the same manner as the RF bias distribution of this embodiment, an optimum electrostatic adsorption bias distribution is formed in accordance with the film specifications of each wafer 9 processed on the sample placement surface of the sample table 10 and the state of the wafer back pressure distribution. You can also Here, the case where it applies to the sample stand 10 of the Example of FIG. 1 is demonstrated. FIG. 10 schematically shows the control method of the sixth embodiment.
試料台１０は、同心円状に２分割された第１の試料台ブロック１１と、第２の試料台ブロック１２によって構成されている。各試料台ブロック１１，１２は、それぞれ単独に、静電吸着バイアスの制御を行う機能を具備している。
The
前記と同様にウエハ９をエッチングする工程を有する半導体装置の製造方法において、複数の試料台１０に分割された試料台１０上にウエハ９を載せ、前記第１の試料台ブロック１１の外周付近に印加される静電吸着バイアスと、前記第２の試料台ブロック１２の中心付近に印加される静電吸着バイアスを高精度かつ、均一に制御できるものである。
In the semiconductor device manufacturing method including the step of etching the wafer 9 in the same manner as described above, the wafer 9 is placed on the sample table 10 divided into a plurality of sample tables 10, and is placed near the outer periphery of the first
前記ウエハ９裏面の圧力分布において、ウエハ９の最外周のＨｅガスの圧力は前記プラズマ生成中の処理室内の圧力より高いので、ウエハ９の外周部で急激に低くなる。つまりウエハ９外周部の表面温度は、Ｈｅガスの圧力が低くなることに起因して、中心部より表面温度が高くなる。従って、試料台１０の設定温度をウエハ９裏面のＨｅガスによりウエハ９中央部と外周部に均等に温度分布させるには、ウエハ９外周面を中央部より強く押さえる、即ち、第１の試料台ブロック１１の静電吸着バイアスを、策２の試料台ブロック１２に比べて大きくすることにより、ウエハ９の裏面圧力をウエハ９の外周面と中央部で、均等に削御できることにより、本発明では容易に、ウエハ９表面の高精度な温度制御が可能になる。
In the pressure distribution on the back surface of the wafer 9, the pressure of the He gas on the outermost periphery of the wafer 9 is higher than the pressure in the processing chamber during the plasma generation, and therefore rapidly decreases at the outer periphery of the wafer 9. That is, the surface temperature of the outer peripheral portion of the wafer 9 is higher than that of the central portion due to the lower pressure of He gas. Therefore, in order to uniformly distribute the set temperature of the
また、最近のウエハ９の大口径化に伴い、ウエハ９上に前記半導体デバイスを製作する工程中に熱応力等により、ウエハ９外周部が上側あるいは、下側に変形することに起因するウエハ９処理時におけるウエハ９吸着あるいは、取外しエラー等の信頼性が問題になっている。そこで、本発明では、前記ウエハ９の変形状態により、第１、第２の試料台ブロック１１、１２の静電吸着バイアスの最適化により、ウエハ９をフラット状態に簡単にできるので、信頼性の向上にも寄与できる。 Further, with the recent increase in the diameter of the wafer 9, the wafer 9 is caused by the outer peripheral portion of the wafer 9 being deformed upward or downward due to thermal stress or the like during the process of manufacturing the semiconductor device on the wafer 9. The reliability of wafer 9 adsorption or removal error during processing is a problem. Therefore, according to the present invention, the wafer 9 can be easily made flat by optimizing the electrostatic chucking bias of the first and second sample stage blocks 11 and 12 according to the deformation state of the wafer 9, so that the reliability can be improved. It can also contribute to improvement.
即ち、本発明は、ウエハ(試料台〉９のある部分を高精度かつ、均一に静電吸着バイアス制御することにより、最適なウエハ９裏面圧分布を得ることができる。 That is, according to the present invention, an optimal back surface pressure distribution of the wafer 9 can be obtained by controlling a portion of the wafer (sample stage) 9 with high accuracy and uniform electrostatic attraction bias.
本発明は、図３〜図７に示す他の試料台１０にも同様に適用できることは言うまでもない。
It goes without saying that the present invention can be similarly applied to
次に、実施例４で説明したウエハ９上での反応生成物２と実施例５で説明したイオン分布制御を組み合わせることにより、高精度、かつ、均一なエッチング速度を得ることができる。
Next, by combining the
ここでは、図１の実施例の試料台１０に適用した場合について説明する。この実施例７の制御方式を、模式的に示したのが図１１である。 Here, the case where it applies to the sample stand 10 of the Example of FIG. 1 is demonstrated. FIG. 11 schematically shows the control method of the seventh embodiment.
試料台１０は、同心円状に２分割された第１の試料台ブロック１１と、第２の試料台ブロック１２によって構成されている。各試料台ブロック１１，１２は、それぞれ単独に、温度の制御を行う機能とＲＦバイアスの制御を行う機能とを具備している。
The
本発明は、図３〜図７に示す他の試料台１０にも同様に適用できることは言うまでもない。
It goes without saying that the present invention can be similarly applied to
更には、以上説明したウエハ９上での反応生成物２とイオン分布及び、ウエハ９裏面圧分布制御を組み合わせることにより、高精度且つ、均一なエッチング速度を得ることができることは、言うまでもない。
Furthermore, it is needless to say that a high-precision and uniform etching rate can be obtained by combining the
ここでは、図１の実施例の試料台１０に適用した場合について説明する。この実施例８の制御方式を、模式的に示したのが図１２である。 Here, the case where it applies to the sample stand 10 of the Example of FIG. 1 is demonstrated. FIG. 12 schematically shows the control method of the eighth embodiment.
試料台１０は、同心円状に２分割された第１の試料台ブロック１１と、第２の試料台ブロック１２によって構成されている。各試料台ブロック１１，１２は、それぞれ単独に、温度、ＲＦバイアス及び、ウエハ裏面圧力の各制御を行う機能を具備している。
The
以上説明したように、前記半導体ウエハ９を処理する際に、試料台の温度分布、ＲＦバイアス及び、静電吸着デバイスのそれぞれの組合せ、高精度かつ、均一制御により、処理室１内のウエハのデバイスパターン、プラズマ状態、ウエハ裏面圧分布、及びウエハの変形状態に整合するように最適化することにより、従来に比べＣＤロス約１ｎｍ等の高精度なウエハ９処理が可能になり高い生産効率と高い製品歩留りを実現できるものである。
As described above, when the semiconductor wafer 9 is processed, the combination of the temperature distribution of the sample stage, the RF bias, and the electrostatic adsorption device, and the high accuracy and uniform control of the wafer in the
本発明は、図３〜図７に示す他の試料台１０にも同様に適用できることは言うまでもない。
It goes without saying that the present invention can be similarly applied to
なお、上述の各実施例では、プラズマエッチング装置を例に説明したが、減圧雰囲気内でウエハ等の被処理物が加熱されながら処理される処理装置に広く適用することができる。例えば、プラズマを利用した処理装置としては、プラズマエッチング装置、プラズマＣＶＤ装置、スパッタリング装置等が挙げられる。また、プラズマを利用しない処理装置としては、イオン注入、ＭＢＥ、蒸着、減圧ＣＶＤ等が挙げられる。 In each of the above-described embodiments, the plasma etching apparatus has been described as an example. However, the present invention can be widely applied to a processing apparatus in which an object to be processed such as a wafer is heated in a reduced pressure atmosphere. For example, examples of the processing apparatus using plasma include a plasma etching apparatus, a plasma CVD apparatus, and a sputtering apparatus. Examples of the processing apparatus that does not use plasma include ion implantation, MBE, vapor deposition, and low pressure CVD.
１…処理室、２…反応生成物、３…プラズマ（イオン）、６…遮蔽層、９…ウエハ、１０…試料台、１１…第１の試料台ブロック、１２…第２の試料台ブロック、１３…第３の試料台ブロック、Ｉｎ…第ｎの試料台ブロック、２１…第１の冷媒流路、２２…第２の冷媒流路、３１…第１の温度制御装置、３２…第２の温度制御装置、４１…第１のＲＦバイアス回路、４２…第２のＲＦバイアス回路、５１…第１の静電吸着（直流）バイアス回路、５２…第１の静電吸着（直流）バイアス回路。
DESCRIPTION OF
Claims (11)
前記試料台を、円周方向即ち同心円状、あるいは、放射線状で複数に分割され各々独立した構造として形成された複数の試料台ブロックによって構成し、前記各試料台ブロックは、温度、ＲＦバイアス及び、ウエハ裏面圧力の各々について独立した制御を行う機能を具備していることを特徴とする真空処理装置。 Means for supplying an etching gas into the vacuum vessel; means for converting the supplied etching gas into plasma; means for electrostatically adsorbing the wafer in the vacuum vessel to a sample stage with an electrostatic attraction power source; and Vacuum processing for etching the wafer, including means for applying a bias with a quotient frequency power supply, a gas supply means for supplying a heat transfer gas between the back surface of the wafer and the wafer mounting surface of the sample table, and a control means In the device
The sample stage is constituted by a plurality of sample stage blocks formed in a circumferential direction, that is, concentric circles, or radially and divided into a plurality of independent structures, and each sample stage block includes a temperature, an RF bias, and A vacuum processing apparatus having a function of performing independent control on each of the wafer back surface pressures.
According to the process processing conditions of the wafer according to claim 8, the plurality of divided sample table blocks in the vacuum vessel are set on the sample table by controlling temperature, RF bias, and electrostatic adsorption bias. A vacuum processing apparatus characterized in that the reaction product distribution, ion distribution, and wafer back pressure distribution in the wafer surface are uniform.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005248900A JP2007067037A (en) | 2005-08-30 | 2005-08-30 | Vacuum processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005248900A JP2007067037A (en) | 2005-08-30 | 2005-08-30 | Vacuum processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007067037A true JP2007067037A (en) | 2007-03-15 |
Family
ID=37928904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005248900A Pending JP2007067037A (en) | 2005-08-30 | 2005-08-30 | Vacuum processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007067037A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231247A (en) * | 2008-03-25 | 2009-10-08 | Tokyo Electron Ltd | Plasma treatment device, and supplying method of high frequency power |
| JP2009231248A (en) * | 2008-03-25 | 2009-10-08 | Tokyo Electron Ltd | Plasma processing device, and feedback control method of plasma processing device |
| JP2012015286A (en) * | 2010-06-30 | 2012-01-19 | Tokyo Electron Ltd | Substrate processing apparatus |
| KR101418368B1 (en) * | 2007-05-15 | 2014-07-10 | (주)소슬 | Apparatus for supporting a substrate and equipment for etching substrate edge having the same |
| JP2014529197A (en) * | 2011-09-30 | 2014-10-30 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Electrostatic chuck |
| JP2015050382A (en) * | 2013-09-03 | 2015-03-16 | 富士通セミコンダクター株式会社 | Semiconductor device manufacturing method and semiconductor manufacturing apparatus |
| US8980049B2 (en) | 2007-04-02 | 2015-03-17 | Charm Engineering Co., Ltd. | Apparatus for supporting substrate and plasma etching apparatus having the same |
| CN109524288A (en) * | 2017-09-20 | 2019-03-26 | 株式会社日立高新技术 | Plasma processing apparatus and method of plasma processing |
| KR20190092219A (en) | 2018-01-30 | 2019-08-07 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus and plasma processing method |
| KR20200001450A (en) | 2018-06-26 | 2020-01-06 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus and plasma processing method |
| CN112824560A (en) * | 2019-11-20 | 2021-05-21 | 中国科学院微电子研究所 | Sample stage and method for preparing thin-film material |
| WO2021225759A1 (en) * | 2020-05-04 | 2021-11-11 | Applied Materials, Inc. | Multi-zone platen temperature control |
| WO2022169515A1 (en) * | 2021-02-04 | 2022-08-11 | Applied Materials, Inc. | Temperature controlled/electrically biased wafer surround |
| US11561089B2 (en) | 2019-07-04 | 2023-01-24 | Hitachi High-Tech Corporation | Three-dimensional shape detection apparatus, three-dimensional shape detection method and plasma processing apparatus |
-
2005
- 2005-08-30 JP JP2005248900A patent/JP2007067037A/en active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8980049B2 (en) | 2007-04-02 | 2015-03-17 | Charm Engineering Co., Ltd. | Apparatus for supporting substrate and plasma etching apparatus having the same |
| KR101418368B1 (en) * | 2007-05-15 | 2014-07-10 | (주)소슬 | Apparatus for supporting a substrate and equipment for etching substrate edge having the same |
| JP2009231247A (en) * | 2008-03-25 | 2009-10-08 | Tokyo Electron Ltd | Plasma treatment device, and supplying method of high frequency power |
| JP2009231248A (en) * | 2008-03-25 | 2009-10-08 | Tokyo Electron Ltd | Plasma processing device, and feedback control method of plasma processing device |
| JP2012015286A (en) * | 2010-06-30 | 2012-01-19 | Tokyo Electron Ltd | Substrate processing apparatus |
| JP2014529197A (en) * | 2011-09-30 | 2014-10-30 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Electrostatic chuck |
| JP2015050382A (en) * | 2013-09-03 | 2015-03-16 | 富士通セミコンダクター株式会社 | Semiconductor device manufacturing method and semiconductor manufacturing apparatus |
| US10699884B2 (en) | 2017-09-20 | 2020-06-30 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| KR20190032981A (en) | 2017-09-20 | 2019-03-28 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus and plasma processing method |
| JP2019057547A (en) * | 2017-09-20 | 2019-04-11 | 株式会社日立ハイテクノロジーズ | Plasma processing apparatus and plasma processing method |
| US11094512B2 (en) | 2017-09-20 | 2021-08-17 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| CN109524288A (en) * | 2017-09-20 | 2019-03-26 | 株式会社日立高新技术 | Plasma processing apparatus and method of plasma processing |
| CN109524288B (en) * | 2017-09-20 | 2021-01-05 | 株式会社日立高新技术 | Plasma processing apparatus and plasma processing method |
| KR20190092219A (en) | 2018-01-30 | 2019-08-07 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus and plasma processing method |
| US10755897B2 (en) | 2018-01-30 | 2020-08-25 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| US11062884B2 (en) | 2018-06-26 | 2021-07-13 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| KR20200001450A (en) | 2018-06-26 | 2020-01-06 | 가부시키가이샤 히다치 하이테크놀로지즈 | Plasma processing apparatus and plasma processing method |
| US11561089B2 (en) | 2019-07-04 | 2023-01-24 | Hitachi High-Tech Corporation | Three-dimensional shape detection apparatus, three-dimensional shape detection method and plasma processing apparatus |
| CN112824560A (en) * | 2019-11-20 | 2021-05-21 | 中国科学院微电子研究所 | Sample stage and method for preparing thin-film material |
| WO2021225759A1 (en) * | 2020-05-04 | 2021-11-11 | Applied Materials, Inc. | Multi-zone platen temperature control |
| US11646213B2 (en) | 2020-05-04 | 2023-05-09 | Applied Materials, Inc. | Multi-zone platen temperature control |
| TWI824241B (en) * | 2020-05-04 | 2023-12-01 | 美商應用材料股份有限公司 | Workpiece holder and etching system comprising the same |
| JP7447312B2 (en) | 2020-05-04 | 2024-03-11 | アプライド マテリアルズ インコーポレイテッド | Multi-zone platen temperature control |
| WO2022169515A1 (en) * | 2021-02-04 | 2022-08-11 | Applied Materials, Inc. | Temperature controlled/electrically biased wafer surround |
| US11664193B2 (en) | 2021-02-04 | 2023-05-30 | Applied Materials, Inc. | Temperature controlled/electrically biased wafer surround |
| TWI830114B (en) * | 2021-02-04 | 2024-01-21 | 美商應用材料股份有限公司 | Etching system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007067037A (en) | Vacuum processing device | |
| TWI778005B (en) | Plasma processing device | |
| US8441772B2 (en) | Substrate for electrostatic chuck and electrostatic chuck | |
| US10832931B2 (en) | Electrostatic chuck with embossed top plate and cooling channels | |
| JP6219229B2 (en) | Heater feeding mechanism | |
| JP5893516B2 (en) | Processing apparatus for processing object and mounting table for processing object | |
| JP5702968B2 (en) | Plasma processing apparatus and plasma control method | |
| JP4815298B2 (en) | Plasma processing method | |
| JPH01251735A (en) | Electrostatic chuck apparatus | |
| JP2007317772A (en) | Electrostatic chuck device | |
| JP2010027860A (en) | Focus ring, substrate mounting table, and plasma processing apparatus having same | |
| TWI808334B (en) | Workpiece holder | |
| US10615008B2 (en) | Temperature control method | |
| US20200013595A1 (en) | Electrostatic chuck and plasma processing apparatus including the same | |
| KR20170139690A (en) | Process kit having reduced erosion sensitivity | |
| TW200539258A (en) | Wafer stage | |
| JP2010157559A (en) | Plasma processing apparatus | |
| KR20200051494A (en) | Placing table, positioning method of edge ring and substrate processing apparatus | |
| JP2011119708A (en) | Substrate holding device and plasma processing device | |
| JP2003243492A (en) | Wafer treatment device and wafer stage, and wafer treatment method | |
| US20190355598A1 (en) | Processing apparatus, member, and temperature control method | |
| WO2021158612A1 (en) | Electrostatic edge ring mounting system for substrate processing | |
| JP2019102521A (en) | Component for semiconductor manufacturing device and semiconductor manufacturing device | |
| US20070044914A1 (en) | Vacuum processing apparatus | |
| KR20200051505A (en) | Placing table and substrate processing apparatus |