JP2009043314A - 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 - Google Patents
不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 Download PDFInfo
- Publication number
- JP2009043314A JP2009043314A JP2007205720A JP2007205720A JP2009043314A JP 2009043314 A JP2009043314 A JP 2009043314A JP 2007205720 A JP2007205720 A JP 2007205720A JP 2007205720 A JP2007205720 A JP 2007205720A JP 2009043314 A JP2009043314 A JP 2009043314A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrodes
- gate electrode
- floating gate
- pair
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】読み出しアクセス時に発生する充放電電流及びノイズを低減し、NAND型フラッシュメモリの動作を安定化させる。
【解決手段】一対の選択ゲート電極4、6と、前記一対の選択ゲート電極4、6の間の複数のフローティングゲート電極8と、各フローティングゲート電極8の間及び前記フローティングゲート電極8と前記選択ゲート電極4、6との間にそれぞれ設けられた複数のコントロールゲート電極2と、を備え、第1の読み出しアクセス時に、前記複数のフローティングゲート電極8のうち選択される第1のフローティングゲート電極8の両側の一対のコントロールゲート電極2に所定の読み出し電圧を印し、前記第1の読み出しアクセスに続く第2の読み出しアクセス時に、前記第1のフローティングゲート電極8から2n(nは自然数)番目の第2のフローティングゲート電極8の両側の一対のコントロールゲート電極2に前記所定の読み出し電圧を印加する。
【選択図】図1
【解決手段】一対の選択ゲート電極4、6と、前記一対の選択ゲート電極4、6の間の複数のフローティングゲート電極8と、各フローティングゲート電極8の間及び前記フローティングゲート電極8と前記選択ゲート電極4、6との間にそれぞれ設けられた複数のコントロールゲート電極2と、を備え、第1の読み出しアクセス時に、前記複数のフローティングゲート電極8のうち選択される第1のフローティングゲート電極8の両側の一対のコントロールゲート電極2に所定の読み出し電圧を印し、前記第1の読み出しアクセスに続く第2の読み出しアクセス時に、前記第1のフローティングゲート電極8から2n(nは自然数)番目の第2のフローティングゲート電極8の両側の一対のコントロールゲート電極2に前記所定の読み出し電圧を印加する。
【選択図】図1
Description
本発明は、不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法に関し、特に、フローティングゲート電極の両側に位置する一対のコントロールゲート電極を備えた不揮発性半導体記憶装置及び当該不揮発性半導体記憶装置の制御方法に関する。
従来、電気的に書き換え可能で且つ高集積化が可能な不揮発性半導体記憶装置として、いわゆるNAND型フラッシュメモリが知られている。
従来のNAND型フラッシュメモリのメモリセルは、電荷を蓄積するフローティングゲート電極と当該フローティングゲート電極の電圧を制御するためのコントロールゲート電極によって構成される積層形成されたスタックゲート構造を有している。
メモリセルは、フローティングゲート電極の電荷蓄積状態に応じてデータを不揮発に記憶する。例えば、2値データを記憶する2値記憶方式を実現する場合には、チャネルから電子が注入されたフローティングゲート電極の閾値電圧より高い状態をデータ“0”としチャネルに電子が放出されたフローティングゲート電極の閾値電圧より低い状態をデータ“1”とする。なお、閾値分布をより細分化することによって、4値以上のデータを記憶する多値記憶方式を実現することもできる。
これに対して、書き込み電圧の低電圧化、高集積化及び高速化を実現する改良型NAND型フラッシュメモリが知られている(特許文献1)。
特許文献1のNAND型フラッシュメモリのメモリセルは、フローティングゲートの両側に一対のコントロールゲート電極が位置し、一対のコントロールゲート電極の電圧が変化すると、一対のコントロールゲート電極に挟まれたフローティングゲート電極の電圧が変化する。
特許文献1のNAND型フラッシュメモリの書き込みアクセスでは、フローティングゲート電極の電圧と閾値電圧の関係に応じて2値又は多値のデータを不揮発に記憶する。
特許文献1のNAND型フラッシュメモリの読み出しアクセスでは、最初の読み出しアクセス時に任意のフローティングゲート電極が選択され、続く読み出しアクセス時に当該フローティングゲート電極に隣接するフローティングゲート電極が選択される。これらの読み出しアクセスは、データの読み出しが完了するまで連続的に行われる。
しかし、隣接するフローティングゲート電極が連続的に選択されるために、選択されるフローティングゲート電極だけでなく、選択されないフローティングゲート電極を制御するコントロールゲート電極の電圧を変化させる必要がある。
その結果、多数のコントロールゲート電極の電圧を変化させることによって、カップリング及び充放電電流によるノイズが、電源線及び信号線(例えば、ビット線)に影響を及ぼすために、NAND型フラッシュメモリの動作が不安定になるという問題がある。
特開2005−101066号公報
本発明の目的は、読み出しアクセス時に発生する充放電電流及びノイズを低減し、NAND型フラッシュメモリの動作を安定化させることである。
本発明の第1の態様によれば、半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置の制御方法であって、第1の読み出しアクセス時に、前記複数のフローティングゲート電極のうち選択される第1のフローティングゲート電極の両側に位置する一対のコントロールゲート電極に所定電圧が印加され、前記第1の読み出しアクセスに続く第2の読み出しアクセス時に、前記第1のフローティングゲート電極から2n(nは自然数)番目の第2のフローティングゲート電極の両側に位置する一対のコントロールゲート電極に前記所定の読み出し電圧が印加されることを特徴とする不揮発性半導体記憶装置の制御方法が提供される。
本発明の第2の態様によれば、半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置の制御方法であって、第1の読み出しアクセス時に、前記複数のフローティングゲート電極のうち選択される第1のフローティングゲート電極の電圧が変化し、前記第1の読み出しアクセスに続く第2の読み出しアクセス時に、前記第1のフローティングゲート電極から2n(nは自然数)番目の第2のフローティングゲート電極の電圧が変化することを特徴とする不揮発性半導体記憶装置の制御方法が提供される。
本発明の第3態様によれば、半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置であって、物理アドレスの2m―2(mは自然数)番地がそれぞれ連続する第1の論理アドレスに対応し、物理アドレスの2m−1番地がそれぞれ前記第1の論理アドレスに続いて連続する第2の論理アドレスに対応する様に配置されたトランジスタを有するメモリ部を備えたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明の第4態様によれば、半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置であって、物理アドレスの各番地がそれぞれ連続する論理アドレスに対応する様に配置されたトランジスタを有するメモリ部と、前記メモリ部の物理アドレスの2m−2(mは自然数)番地をそれぞれ連続する第1の論理アドレスに変換し、前記メモリ部の物理アドレスの2m−1番地をそれぞれ前記第1の論理アドレスに続いて連続する第2の論理アドレスに変換するためのアドレス変換テーブルを記憶するアドレス変換テーブル記憶部と、前記アドレス変換テーブル記憶部に記憶されたアドレス変換テーブルに従って前記フローティングゲート電極の両側に位置する一対のコントロールゲート電極に所定の読み出し電圧を印加する制御部と、を備えたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明によれば、読み出しアクセス時に発生する充放電電流及びノイズを低減し、NAND型フラッシュメモリの動作を安定化させることができる。
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
(基本構造)
はじめに、本発明の実施例に係る不揮発性半導体記憶装置の基本構造について説明する。
はじめに、本発明の実施例に係る不揮発性半導体記憶装置の基本構造について説明する。
図1は、本発明の実施例に係る不揮発性半導体記憶装置の模式的回路構成図(a)及び模式的素子断面構造図(b)である。
図1(b)に示されるように、本発明の実施例に係る不揮発性半導体記憶装置は、半導体基板に形成されたp型のウェル26と、ウェル26上に図示されないゲート絶縁膜を介して設けられた一対の選択ゲート電極4、6と、選択ゲート電極4、6の間のウェル26上に図示されないゲート絶縁膜を介して設けられた複数のフローティングゲート電極(FG)8と、各フローティングゲート電極(FG)8の間及びフローティングゲート電極(FG)8と選択ゲート電極4、6との間に電極間絶縁膜を介してそれぞれ設けられた複数のコントロールゲート電極(CG)2を備えている。このコントロールゲート電極(CG)2も図示されない絶縁膜を介してウェル26上に設けられている。
各コントロールゲート電極(CG)2には、コントロールゲート線CG0〜8が接続され、選択ゲート電極4、6には、選択ゲート線SGS、SGDが接続されている。
ウェル26内には、n型のビット線コンタクト領域14、ソース線コンタクト領域16及び複数の拡散層18が設けられている。ビット線コンタクト領域14には、ビット線BLが配線されている。ソース線コンタクト領域16には、ソース線SLが配線されている。各拡散層18は、各コントロールゲート電極(CG)2の下方のウェル26内に設けられている。一対の選択ゲート電極4、6及び複数のフローティングゲート電極(FG)8は拡散層18を共有して直列に配置され、NANDメモリセル列(以下「NANDストリング」という)が構成される。
NANDストリングは、ビット線BLk又はBLk+1との間に選択ゲートトランジスタSG1を備え、コントロールゲート線CG0〜8に平行に1本の選択ゲート線SGDが接続されている。また、NANDストリングは、ソース線SLとの間に選択ゲートトランジスタSG2を備え、コントロールゲート線CG0〜8に平行に1本の選択ゲート線SGSが接続されている。また、NANDストリングは、コントロールゲート線CG8に隣接して接続される選択ゲートトランジスタSG1を介して、ビット線BLk又はBLk+1に接続され、コントロールゲート線CG0に隣接して接続される選択ゲートトランジスタSG2を介して、ソース線SLに接続される。
これらの選択ゲートトランジスタSG1、SG2の各ゲートに対して選択ゲート線SGS、SGDが配線されている。
図1(a)より明らかなように、2本のNANDストリングは、ビット線側選択ゲートトランジスタSG1を介して別々のビット線BLk、BLk+1に接続され、各ビット線毎のビット線コンタクトCBk、CBk+1を有する。
図1(b)に示されるように、NANDストリングのビット線BL側は、ビット線側選択ゲートトランジスタSG1の選択ゲート6に接続された選択ゲート線SGDを介してビット線コンタクト領域14に接続され、NANDストリングのソース線SL側は、ソース線側選択ゲートトランジスタSG2の選択ゲート4に接続された選択ゲート線SGSを介してソース線コンタクト領域16に接続されている。
NANDストリングに対して更に、このようなソース側選択ゲートトランジスタSG1及びビット線側の選択ゲートトランジスタSG2までも含めた構成を「NANDメモリセルユニット」という。
図1(a)に示される回路構成は、2列のNANDメモリセルユニットが示されたものであり、図1(b)に示される構造は、図1(a)に示される回路構成のうち、1本のNANDメモリセルユニット部分を模式的に表した断面構造に装置し、尚且つ、後述の図2(b)に示される平面パターン図においてI−I線に沿った模式的断面構造を表している。
なお、上記例では、ビット線側選択ゲート線SGD及びソース側選択ゲート線SGSがそれぞれ1本であるが、本発明の実施例は、これに限られるものではなく、ビット線側選択ゲート線SGDが2本以上であっても良く、ソース側選択ゲート線SGSが2本以上であっても良い。
なお、本発明の実施例では、フローティングゲート電極(FG)及びコントロールゲート電極(CG)の数は、3個以上であれば幾つでも良い。
また、本発明の実施例では、最端部のコントロールゲート電極(CG)と選択ゲート電極4、6との間にダミーのフローティングゲート電極を設けても良い。
(基本動作)
次に、本発明の実施例に係る不揮発性半導体記憶装置の読み出しアクセスの基本動作について説明する。
次に、本発明の実施例に係る不揮発性半導体記憶装置の読み出しアクセスの基本動作について説明する。
本発明の実施例に係る不揮発性半導体記憶装置の読み出しアクセスは、連続的に行われる。以下、連続的に行われる2つの読み出しアクセスのうち、最初の読み出しアクセスを第1の読み出しアクセスとし、第1の読み出しアクセスに続く読み出しアクセスを第2の読み出しアクセスとする。
第1の読み出しアクセス時には、複数のフローティングゲート電極(FG)8の中から1つが第1の選択フローティングゲート電極(SFG1)として選択され、第1の選択フローティングゲート電極(SFG1)の両側に位置する一対のコントロールゲート電極(CG)2(以下「第1の選択コントロールゲート電極(SCG1)という)」のそれぞれに所定の読み出し電圧Vt(例えば、Vt=0V)が印加される。
第1の選択フローティングゲート電極(SFG1)の電圧は、一対の第1の選択コントロール電極(SCG1)の電圧の平均値となる。(実際には、CG-FG間のカップリング比を乗じた値になるが、単純化のためにこの値を用いる。)本実施形態では、2つの第1の選択コントロール電極(SCG1)に印加された所定の読み出し電圧Vtが等しいので、第1の選択フローティングゲート電極(SFG1)の電圧も所定の読み出し電圧Vt(=0V)に等しくなる。
このとき、第1の選択コントロールゲート電極(SCG1)以外のコントロールゲート電極(以下「第1の非選択コントロールゲート電極(NSCG1)」という)には、交互に読み出し低電圧VreadL(例えば、VreadL=0V)と読み出し高電圧VreadH(例えば、VreadH=10V)が印加されている。その結果、第1の選択フローティングゲート電極(SFG1)以外のフローティングゲート電極(以下「第1の非選択フローティングゲート(NSFG1)」という)の電圧は5Vになる。
第2の読み出しアクセス時には、第1の選択フローティングゲート電極(SFG1)から2n(nは自然数)番目のフローティングゲート電極(FG)8が第2の選択フローティングゲート電極(SFG2)として選択され、第2の選択フローティングゲート電極(SFG2)の両側に位置する一対のコントロールゲート電極(以下「第2の選択コントロールゲート電極(SCG2)という)」のそれぞれに所定の読み出し電圧Vt(例えば、Vt=0V)が印加される。
第1の選択フローティングゲート電極(SFG1)の読み出しアクセス時と同様に、第2の選択フローティングゲート電極(SFG2)の電圧は、第2の選択コントロール電極(SCG2)の電圧の平均値となり、本実施形態の場合には、2つの第2の選択コントロール電極(SCG2)に印加された所定の読み出し電圧Vtが等しいので、第2の選択フローティングゲート電極(SFG2)の電圧も所定の読み出し電圧Vt(=0V)に等しくなる。
また、第2の選択コントロールゲート電極(SCG2)以外のコントロールゲート電極(以下「第2の非選択コントロールゲート電極(NSCG2)」という)には、第1の選択フローティングゲート電極(SFG1)の読み出しアクセス時と同様に、交互に読み出し低電圧VreadL(例えば、VreadL=0V)と読み出し高電圧VreadH(例えば、VreadH=10V)が印加され、第2の選択フローティングゲート電極(SFG2)以外のフローティングゲート電極(以下「第2の非選択フローティングゲート(NSFG2)」という)の電圧は5Vになる。
各読み出しアクセスでは、所定の読み出し電圧Vtが印加された選択コントロールゲート電極(SCG)の組み合わせが属するメモリセルMCは閾値電圧が判定され、互いに異なる読み出し電圧VreadL、VreadHが印加された非選択コントロールゲート電極(NSFG)の属するメモリセルMCは記憶されたデータに拘らずオン状態となる。
第1及び第2の読み出しアクセスでは、第1の選択フローティングゲート電極(SFG1)と第2の選択フローティングゲート電極(SFG2)との間に2n−1(nは自然数)個のフローティングゲート電極(FG)8が存在することになる。
次に、本発明の実施例1について説明する。本発明の実施例1は、不揮発性半導体記憶装置の回路構成を用いて、読み出しアクセス時に発生する充放電電流及びノイズを低減する例について説明する。
なお、本発明の実施例1では、コントロールゲート線CG0〜8が接続されたコントロールゲート電極(CG)2をそれぞれ、コントロールゲート電極(CG0〜8)という。
図2は、本発明の実施例1に係る不揮発性半導体記憶装置の論理回路構成図(a)及び読み出しアクセスにおける物理アドレスと論理アドレスの関係を示す表(b)である。
図2(a)に示されるように、本発明の実施例1に係る不揮発性半導体記憶装置は、前述の複数のコントロールゲート電極(CG)2に対応する複数のNAND回路と、アドレス線をプリデコードすることによって生成された信号A0〜BA2に対して図2(b)に示される関係が成立するように配置された複数のトランジスタを含むメモリ部を備えている。
図2(b)に示されるように、本発明の実施例1に係る不揮発性半導体記憶装置のメモリ部は、論理アドレスがインクリメントされる毎に物理アドレスが1番地おきにアクセスされる。すなわち、物理アドレス「2m―2(mは自然数)番地」は、論理アドレス「0〜3番地」(第1の論理アドレス)に対応し、物理アドレス「2m−1番地」は、論理アドレス「4〜7番地」(第2の論理アドレス)に対応する。
ここで、第1の読み出しアクセス時に論理アドレス「5番地」がアクセスされ、第2の読み出しアクセス時に論理アドレス「6番地」がアクセスされる場合の例を説明する。
図3は、図2に対応する各コントロールゲート電極(CG0〜8)及び各フローティングゲート電極(FG0〜7)の電圧の遷移を示す概念図である。
第1の読み出しアクセス時には、論理アドレス「5番地」に対応する物理アドレス「3」を示すフローティングゲート電極(FG3)が第1の選択フローティングゲート電極(SFG1)として選択される。その結果、フローティングゲート電極(FG3)の両側に位置するコントロールゲート電極(CG3、4)が第1の選択コントロールゲート電極(SCG1)となる。また、フローティングゲート電極(FG0〜2、4〜7)が第1の非選択フローティングゲート電極(NSFG1)となり、コントロールゲート電極(CG0〜2、5〜8)が第1の非選択コントロールゲート電極(NSCG1)となる。
続いて、コントロールゲート電極(CG3、4)にそれぞれ所定の読み出し電圧Vt(=0V)が印加される。その結果、フローティングゲート電極(FG3)の電圧は0Vになる。
このとき、コントロールゲート電極(CG0〜2、5〜8)には、交互に読み出し低電圧VreadL(=0V)と読み出し高電圧VreadH(=10V)が印加されている。すなわち、第1の非選択コントロールゲート電極(NSCG1)であるコントロールゲート電極(CG0、CG2、CG5、CG7)には読み出し高電圧VreadH(=10V)が印加され、第1の非選択コントロールゲート電極(NSCG1)であるコントロールゲート電極(CG1、CG6、CG8)には読み出し低電圧VreadL(=0V)が印加される。その結果、第1の非選択フローティングゲート電極(NSFG1)であるフローティングゲート電極(FG0〜2、4〜7)の電圧は5Vになる。
第2の読み出しアクセス時には、論理アドレス「6番地」に対応する物理アドレス「5番地」を示すフローティングゲート電極(FG5)が第2の選択フローティングゲート電極(SFG2)として選択される。その結果、フローティングゲート電極(FG5)の両側に位置するコントロールゲート電極(CG5、6)が第2の選択コントロールゲート電極(SCG2)となる。また、フローティングゲート電極(FG0〜4、6、7)が第2の非選択フローティングゲート電極(NSFG2)となり、コントロールゲート電極(CG0〜4、7、8)が第2の非選択コントロールゲート電極(NSCG2)となる。
続いて、コントロールゲート電極(CG5、CG6)にそれぞれに所定の読み出し電圧Vt(=0V)が印加される。その結果、フローティングゲート電極(FG5)の電圧は0Vになる。
このとき、コントロールゲート電極(CG0〜4、7、8)には、交互に読み出し低電圧VreadL(=0V)と読み出し高電圧VreadH(=10V)が印加されている。すなわち、第2の非選択コントロールゲート電極(NSCG1)であるコントロールゲート電極(CG0、CG2、CG4、CG7)には読み出し高電圧VreadH(=10V)が印加され、第2の非選択コントロールゲート電極(NSCG1)であるコントロールゲート電極(CG1、CG3、CG8)には読み出し低電圧VreadL(=0V)が印加される。その結果、第2の非選択フローティングゲート電極(NSFG2)であるフローティングゲート電極(FG0〜4、6、7)の電圧は5Vになる。
図3に示されるように、第1の読み出しアクセスと第2読み出しアクセスを比較すると、第1又は第2の選択コントロールゲート電極(SCG1、2)となったコントロールゲート電極(CG3〜6)の電圧のみが変化している。換言すれば、第1及び第2の非選択コントロールゲート電極(NSCG1、2)となったコントロールゲート電極(CG0〜2、7、8)の電圧は変化せず維持されている。
図4は、本発明の実施例1の変形例に係る不揮発性半導体記憶装置の論理回路構成図(a)及び読み出しアクセスにおける物理アドレスと論理アドレスの関係を示す表(b)である。
図4(a)に示されるように、本発明の実施例1の変形例に係る不揮発性半導体記憶装置は、前述のコントロールゲート電極(CG)2に相当する複数のNAND回路と、アドレス線をプリデコードすることによって生成された信号A0〜BA2に対して図4(b)に示される関係が成立するように配置された複数のトランジスタを含むメモリ部を備えている。
図4(b)に示されるように、本発明の実施例1の変形例に係る不揮発性半導体記憶装置のメモリ部は、論理アドレスがインクリメントされる毎に物理アドレスが3番地おきにアクセスされることを示す。
ここで、第1の読み出しアクセス時に論理アドレス「6番地」がアクセスされ、第2の読み出しアクセス時に論理アドレス「7番地」がアクセスされる場合の例を説明する。
図5は、図4に対応する各コントロールゲート電極(CG0〜8)及び各フローティングゲート電極(FG0〜7)の電圧の遷移を示す概念図である。
はじめに、第1の読み出しアクセス時には、論理アドレス「6番地」に対応する物理アドレス「3番地」を示すフローティングゲート電極(FG3)が第1の選択フローティングゲート電極(SFG1)として選択される。その結果、フローティングゲート電極(FG3)の両側に位置するコントロールゲート電極(CG3、4)が第1の選択コントロールゲート電極(SCG1)となる。また、フローティングゲート電極(FG0〜2、4〜7)が第1の非選択フローティングゲート電極(NSFG1)となり、コントロールゲート電極(CG0〜2、5〜8)が第1の非選択コントロールゲート電極(NSCG1)となる。
続いて、コントロールゲート電極(CG3、CG4)にそれぞれ所定の読み出し電圧Vt(=0V)が印加される。その結果、フローティングゲート電極(FG3)の電圧は0Vになる。
このとき、コントロールゲート電極(CG0〜2、5〜8)には、交互に読み出し低電圧VreadL(=0V)と読み出し高電圧VreadH(=10V)が印加されている。その結果、フローティングゲート電極(FG0〜2、4〜7)の電圧は5Vになる。
第2の読み出しアクセス時には、論理アドレス「7番地」に対応する物理アドレス「7番地」を示すフローティングゲート電極(FG7)が第2の選択フローティングゲート電極(SFG2)として選択される。その結果、フローティングゲート電極(FG7)の両側に位置するコントロールゲート電極(CG7、8)が第2の選択コントロールゲート電極(SCG2)となる。また、フローティングゲート電極(FG0〜6)が第2の非選択フローティングゲート電極(NSFG2)となり、コントロールゲート電極(CG0〜6)が第2の非選択コントロールゲート電極(NSCG2)となる。
続いて、コントロールゲート電極(CG7、CG8)にそれぞれ所定の読み出し電圧Vt(=0V)が印加される。その結果、フローティングゲート電極(FG7)の電圧は0Vになる。
このとき、第2の非選択コントロールゲート電極(NSCG2)には、交互に読み出し低電圧VreadL(=0V)と読み出し高電圧VreadH(=10V)が印加されている。その結果、フローティングゲート電極(FG0〜6)の電圧は5Vになる。
図5に示されるように、第1の読み出しアクセスと第2読み出しアクセスを比較すると、 第1又は第2の選択コントロールゲート電極(SCG1、2)となったコントロールゲート電極(CG3、4、7、8)の電圧及び第1及び第2の選択コントロールゲート電極(SCG1、2)の間に位置するコントロールゲート電極(CG5、6)の電圧のみが変化している。換言すれば、コントロールゲート電極(CG0〜2)の電圧は変化せず維持されている。
本発明の実施例1によれば、連続する読み出しアクセスにおいて、選択フローティングゲート電極(SFG)のみの電圧が変化するように選択コントロールゲート電極(SCG)に電圧を印加するので、非選択コントロールゲート電極(NSCG)に電圧を印加する際に生じる充放電電流を低減し、不揮発性半導体記憶装置の動作を安定化させることができる。
また、本発明の実施例1によれば、充放電電流及びフローティングゲート電極(FG)8の電圧変化によって発生するノイズを低減し、不揮発性半導体記憶装置の動作を安定化させることができる。
次に、本発明の実施例2について説明する。本発明の実施例1は、不揮発性半導体記憶装置の回路構成を用いる例であるが、本発明の実施例2は、アドレス変換テーブルを用いて、読み出しアクセス時に発生する充放電電流及びノイズを低減する例である。なお、本発明の実施例1と同様の内容についての説明は省略する。
なお、本発明の実施例2では、コントロールゲート線CG0〜8が接続されたコントロールゲート電極(CG)2をそれぞれ、コントロールゲート電極(CG0〜8)という。
図6は、本発明の実施例2に係る不揮発性半導体記憶装置の論理回路構成図(a)及び読み出しアクセスにおける物理アドレスと論理アドレスの関係を示す表(b)である。
図6(a)に示されるように、本発明の実施例2に係る不揮発性半導体記憶装置は、前述のコントロールゲート電極(CG)2に相当する複数のNAND回路と、アドレス線をプリデコードすることによって生成された信号A0〜BA2に対して所定の基準に従って配置された複数のトランジスタを含むメモリ部を備えている。
図6(b)に示されるように、本発明の実施例2に係る不揮発性半導体記憶装置のメモリ部201(図7)は、論理アドレスがインクリメントされる毎に物理アドレスが連続的にアクセスされる。
図7は、本発明の実施例2に係る不揮発性半導体記憶装置の構成を示すブロック図である。
本発明の実施例2に係る不揮発性半導体記憶装置は、メモリ部201及びコントローラ202を備えている。
メモリ部201は、前述の基本構造(図1、2)を備え、前述の基本動作の通りに動作する。また、メモリ部201は、前述の論理回路構成(図6)を有する。
コントローラ202は、アドレス変換テーブル記憶部2021及び制御部2022を備えている。
アドレス変換テーブル記憶部2021は、複数のアドレス変換テーブル2021A、Bを記憶している。アドレス変換テーブル2021A、Bは、論理アドレスを物理アドレスに変換するための情報、例えば、図2(b)又は図4(b)に示されるように、論理アドレスがインクリメントされる毎に物理アドレスが2m−1(mは自然数)番地おきにアクセスされることを示す情報を含む。
制御部2022は、アドレス変換テーブル記憶部2021に記憶されたアドレス変換テーブル2021A又はBを参照し、アドレス変換テーブル2021A又はBに含まれる情報に従って、論理アドレスを物理アドレスに変換し、変換された物理アドレスに対応するフローティングゲート電極(FG)8の両側に位置する一対のコントロールゲート電極(CG)2に所定の読み出し電圧Vt(例えば、Vt=0V)を印加する。
本発明の実施例2に係る不揮発性半導体記憶装置の読み出しアクセス時には、図6(b)に示される物理アドレスと論理アドレスの関係とは異なり、アドレス変換テーブル2021A又はBに含まれる情報(すなわち、図2(b)又は図4(b)に示されるような物理アドレスと論理アドレスの関係)に従って、図3又は図5に示されるようにフローティングゲート電極(FG0〜7)及びコントロールゲート電極(CG0〜8)の電圧が遷移する。
なお、本発明の実施例2では、アドレス変換テーブル記憶手段2021がコントローラ202の外部に設けられても良いし、メモリ部201の内部に設けられても良い。
また、本発明の実施例2では、コントローラ202がメモリ部201の内部に設けられても良い。
本発明の実施例2によれば、アドレス変換テーブル2021A、Bを参照して一対のコントロールゲート電極(CG)2に電圧を印加するので、論理アドレスがインクリメントされる毎に物理アドレスが連続的にアクセスされることを示す論理回路を用いる場合であっても、本発明の実施例1と同様の効果を得ることができる。
2 コントロールゲート電極(CG)
4、6 選択ゲート電極
8 フローティングゲート電極(FG)
14 ビット線コンタクト領域
16 ソース線コンタクト領域
18 拡散層
26 ウェル
201 メモリ部
202 コントローラ
2021 アドレス変換テーブル記憶部
2021A、B アドレス変換テーブル
2022 制御部
4、6 選択ゲート電極
8 フローティングゲート電極(FG)
14 ビット線コンタクト領域
16 ソース線コンタクト領域
18 拡散層
26 ウェル
201 メモリ部
202 コントローラ
2021 アドレス変換テーブル記憶部
2021A、B アドレス変換テーブル
2022 制御部
Claims (5)
- 半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置の制御方法であって、
第1の読み出しアクセス時に、前記複数のフローティングゲート電極のうち選択される第1のフローティングゲート電極の両側に位置する一対のコントロールゲート電極に所定電圧が印加され、
前記第1の読み出しアクセスに続く第2の読み出しアクセス時に、前記第1のフローティングゲート電極から2n(nは自然数)番目の第2のフローティングゲート電極の両側に位置する一対のコントロールゲート電極に前記所定の読み出し電圧が印加されることを特徴とする不揮発性半導体記憶装置の制御方法。 - 前記第2の読み出しアクセス時に、前記第1のフローティングゲート電極から2番目の第2のフローティングゲート電極の両側に位置する一対のコントロールゲート電極に前記読み出し電圧が印加される請求項1に記載の不揮発性半導体記憶装置の制御方法。
- 半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置の制御方法であって、
第1の読み出しアクセス時に、前記複数のフローティングゲート電極のうち選択される第1のフローティングゲート電極の電圧が変化し、
前記第1の読み出しアクセスに続く第2の読み出しアクセス時に、前記第1のフローティングゲート電極から2n(nは自然数)番目の第2のフローティングゲート電極の電圧が変化することを特徴とする不揮発性半導体記憶装置の制御方法。 - 半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置であって、
物理アドレスの2m―2(mは自然数)番地がそれぞれ連続する第1の論理アドレスに対応し、物理アドレスの2m−1番地がそれぞれ前記第1の論理アドレスに続いて連続する第2の論理アドレスに対応する様に配置されたトランジスタを有するメモリ部を備えたことを特徴とする不揮発性半導体記憶装置。 - 半導体基板と、前記半導体基板上にゲート絶縁膜を介して設けられた一対の選択ゲート電極と、前記一対の選択ゲート電極の間の前記半導体基板上にゲート絶縁膜を介して設けられた複数のフローティングゲート電極と、各フローティングゲート電極の間及び前記フローティングゲート電極と前記選択ゲート電極との間にそれぞれ設けられた複数のコントロールゲート電極と、を備えた不揮発性半導体記憶装置であって、
物理アドレスの各番地がそれぞれ連続する論理アドレスに対応する様に配置されたトランジスタを有するメモリ部と、
前記メモリ部の物理アドレスの2m−2(mは自然数)番地をそれぞれ連続する第1の論理アドレスに変換し、前記メモリ部の物理アドレスの2m−1番地をそれぞれ前記第1の論理アドレスに続いて連続する第2の論理アドレスに変換するためのアドレス変換テーブルを記憶するアドレス変換テーブル記憶部と、
前記アドレス変換テーブル記憶部に記憶されたアドレス変換テーブルに従って前記フローティングゲート電極の両側に位置する一対のコントロールゲート電極に所定の読み出し電圧を印加する制御部と、を備えたことを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007205720A JP2009043314A (ja) | 2007-08-07 | 2007-08-07 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007205720A JP2009043314A (ja) | 2007-08-07 | 2007-08-07 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009043314A true JP2009043314A (ja) | 2009-02-26 |
Family
ID=40443919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007205720A Withdrawn JP2009043314A (ja) | 2007-08-07 | 2007-08-07 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009043314A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009016259A1 (de) | 2008-04-04 | 2009-10-22 | Denso Corporation, Kariya-City | Spannungserfassungsvorrichtung mit einem spannungsgesteuerten Oszillator und Batteriezustandssteuerungssystem |
-
2007
- 2007-08-07 JP JP2007205720A patent/JP2009043314A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009016259A1 (de) | 2008-04-04 | 2009-10-22 | Denso Corporation, Kariya-City | Spannungserfassungsvorrichtung mit einem spannungsgesteuerten Oszillator und Batteriezustandssteuerungssystem |
DE102009016259B4 (de) | 2008-04-04 | 2018-05-24 | Denso Corporation | Spannungserfassungsvorrichtung mit einem spannungsgesteuerten Oszillator und Batteriezustandssteuerungssystem |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863485B2 (ja) | 不揮発性半導体記憶装置 | |
KR100813618B1 (ko) | 3차원 어레이 구조를 갖는 반도체 메모리 장치 | |
US8711634B2 (en) | Nonvolatile semiconductor memory device and method for controlling the same | |
JP4892307B2 (ja) | 不揮発性半導体格納装置 | |
US10937500B2 (en) | Semiconductor memory device | |
US6459114B1 (en) | Nonvolatile semiconductor memory | |
US9082486B2 (en) | Row decoding circuit and memory | |
US7839678B2 (en) | NAND type flash memory and write method of the same | |
JP2005100501A (ja) | 不揮発性半導体記憶装置 | |
JP2006216161A (ja) | 半導体集積回路装置及びそのデータプログラム方法 | |
JP2010134983A (ja) | デプレッションタイプnandフラッシュメモリ | |
JP2011044222A (ja) | Nand型フラッシュメモリ | |
JP2007226952A (ja) | メモリセル間のカップリングノイズを低減させる3−レベル不揮発性半導体メモリ装置およびその駆動方法 | |
KR100851546B1 (ko) | 비휘발성 기억 장치 및 그 동작 방법 | |
US8493786B2 (en) | Semiconductor device for short-circuiting output terminals of two or more voltage generator circuits at read time and control method for the same | |
US20180090208A1 (en) | 3d vertical nand memory device including multiple select lines and control lines having different vertical spacing | |
JP5091788B2 (ja) | Nand型フラッシュメモリ | |
CN113345489B (zh) | 存储器及其操作方法 | |
JP2010092559A (ja) | Nand型フラッシュメモリ | |
CN1136616C (zh) | 非易失半导体存储器件以及该存储器件的数据擦除方法 | |
KR20090086819A (ko) | 플래시 메모리 장치 | |
JP2009043314A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 | |
US9245628B2 (en) | Non-volatile semiconductor memory device | |
US8335125B2 (en) | Semiconductor memory device with a stacked gate including a charge storage layer and a control gate and method of controlling the same | |
CN106531213A (zh) | 具备子区块抹除架构的存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101102 |