JP2009027238A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2009027238A JP2009027238A JP2007185500A JP2007185500A JP2009027238A JP 2009027238 A JP2009027238 A JP 2009027238A JP 2007185500 A JP2007185500 A JP 2007185500A JP 2007185500 A JP2007185500 A JP 2007185500A JP 2009027238 A JP2009027238 A JP 2009027238A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- unit
- photoelectric conversion
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 66
- 238000006243 chemical reaction Methods 0.000 claims abstract description 84
- 238000012937 correction Methods 0.000 claims abstract description 49
- 238000012546 transfer Methods 0.000 claims description 64
- 238000009825 accumulation Methods 0.000 claims description 25
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 abstract description 24
- 238000010586 diagram Methods 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
- H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 全画素信号を一定の露光時間で高速に読み出し、S/Nの高い画像を取得できるようにした固体撮像装置を提供する。
【解決手段】 光電変換部と該光電変換部の光信号を蓄積するFD(メモリ)を有するメイン画素1とサブ画素2を2次元に配置してなる画素部を備えた固体撮像装置において、メイン画素の光信号とFDノイズ信号(リーク信号及び漏れ光信号)を含む出力信号から、サブ画素のばらつきを含むFDノイズ信号を差分して差分画像データを取得する制御手段104 と、メイン画素のFDノイズ信号とサブ画素のばらつきを含むFDノイズ信号を差分して補正画像データを生成し保持する補正データ生成手段111 及び補正データ保持手段112 と、差分画像データから補正画像データを差し引き最終画像データを算出するFDばらつき補正手段113 を設ける。
【選択図】 図1
【解決手段】 光電変換部と該光電変換部の光信号を蓄積するFD(メモリ)を有するメイン画素1とサブ画素2を2次元に配置してなる画素部を備えた固体撮像装置において、メイン画素の光信号とFDノイズ信号(リーク信号及び漏れ光信号)を含む出力信号から、サブ画素のばらつきを含むFDノイズ信号を差分して差分画像データを取得する制御手段104 と、メイン画素のFDノイズ信号とサブ画素のばらつきを含むFDノイズ信号を差分して補正画像データを生成し保持する補正データ生成手段111 及び補正データ保持手段112 と、差分画像データから補正画像データを差し引き最終画像データを算出するFDばらつき補正手段113 を設ける。
【選択図】 図1
Description
この発明は、光電変換素子を有する固体撮像装置に関し、特に全画素信号を一定の露光時間で高速に読み出し、S/Nの高い画像を取得できるようにした固体撮像装置に関するものである。
従来、全ての画素の光電変換部の一括リセットを行い信号の蓄積を開始し、所定時間の後、全ての画素の光電変換部の信号を一括してメモリへ転送した後、順次信号を読み出す固体撮像装置が知られているが、かかる固体撮像装置においては、メモリ部で信号を保持している時間が各画素行で異なる。そのため保持期間によってメモリで発生するリーク電流とメモリにあたる光の漏れ光よって発生する電荷が各画素行にて異なり、それによりシェーディングが発生していた。
これを改善するため、第1の行又は列の画素信号と第2の行又は列の画素信号を減算することでシェーディングをなくすことを可能にした固体撮像装置が、例えば特開2006−10889号公報で提案されている。図15は、上記公報で開示されている固体撮像装置の構成を示す構成図で、図16は、その動作を説明するためのタイミングチャートである。まず、図15を用いて上記公報開示の固体撮像装置の構成について説明する。
画素PIX11内には、光電変換部PD11と、該光電変換部PD11で発生した信号を蓄積するメモリC11(以下、FDと略記する)と、前記光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、図15に示すように接続して構成されており、かかる構成の画素が複数個2次元(図示例では2行2列)に配置されて画素部が構成されている。なお、画素部を構成する他の各画素PIX12,PIX21,PIX22を構成する各構成要素には、各行各列の各画素に対応させた数字を付して示している。
そして、1行目の画素PIX11,PIX12の転送スイッチMT11,MT12は、垂直走査回路101 から出力される転送制御信号φTX1にて制御され、2行目の画素PIX21,PIX22の転送スイッチMT21,MT22は、転送制御信号φTX2によって制御される。1行目の画素PIX11,PIX12の選択スイッチMS11,MS12は選択制御信号φSEL1により、2行目の画素PIX21,PIX22の選択スイッチMS21,MS22は選択制御信号φSEL2によって制御され、選択された行の画素出力信号は垂直信号線105 を介してラインメモリ102 へ書き込まれる。その後、ラインメモリ102 に記憶された出力信号は、水平走査回路103 によって読み出されるように構成されている。なお、図15において、104 は、垂直走査回路101 及びラインメモリ102 の動作を制御する制御手段である。
次に、このように構成されている固体撮像装置の動作を図16に示すタイミングチャートを用いて説明する。まず転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで、全画素の光電変換部PD及びFDの一括リセットを開始し、次いで転送制御信号φTX1,φTX2をロウレベルとすることで光電変換部PDのリセット期間を終了し、光信号の蓄積が開始される。次いで、リセット制御信号φRST1,φRST2をロウレベルにし、FDのリセットを終了する。その後、第1行目の画素への転送制御信号φTX1をハイレベルとすることで蓄積期間を終了し第1行目の画素の光電変換部PDの蓄積電荷のFDへの転送を行うが、第2行目の画素への転送制御信号φTX2は、ロウレベルを維持し第2行目の画素の光電変換部PDの蓄積電荷のFDへの転送は行わない。次いで、時系列的に選択制御信号により選択された画素行の順次読み出しを行う。すなわち、まず選択制御信号φSEL1をハイレベルとして第1行目の画素(メイン画素)行の画素信号を垂直信号線105 を介してラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで出力を終了する。次に、選択制御信号φSEL2をハイレベルとし第2行目の画素(サブ画素)行の画素信号をラインメモリ102 へ出力する動作を順次行っていく。
このようなメイン画素行(1行目画素行)の出力信号は、光電変換部PDで蓄積された光信号(この説明では、Vp とする)に、ノイズ信号であるFDリーク信号(この説明では、Vsfとする) と、漏れ光による信号(この説明では、Vseとする)が加算された信号となる。ここでメイン画素行の出力信号をVs1として文字式で表すと、次式(1)のようになる。
Vs1=Vp +Vsf+Vse ・・・・・・・・・・・(1)
また、サブ画素行(2行目画素行)の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneが加算された信号となり、サブ画素行の出力信号をVn1として文字式で表すと、次式(2)となる。
Vn1=Vnf+Vne ・・・・・・・・・・・・・・(2)
Vs1=Vp +Vsf+Vse ・・・・・・・・・・・(1)
また、サブ画素行(2行目画素行)の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneが加算された信号となり、サブ画素行の出力信号をVn1として文字式で表すと、次式(2)となる。
Vn1=Vnf+Vne ・・・・・・・・・・・・・・(2)
この場合、メイン画素とサブ画素の読み出し時の時刻がほぼ等しいため、FDリーク信号と漏れ光による信号は、それぞれほぼ同じ値となり、文字式であらわすと、
Vsf=Vnf,Vse=Vneとなる。
よって、メイン画素信号とサブ画素信号の差分をとると、
Vs1−Vn1=Vp となる。
また、画素部におけるメイン画素1とサブ画素2の配置は、図17に示すように1行毎に交互にメイン画素1とサブ画素2が配置するようにしてもよい。
特開2006−10889号公報
Vsf=Vnf,Vse=Vneとなる。
よって、メイン画素信号とサブ画素信号の差分をとると、
Vs1−Vn1=Vp となる。
また、画素部におけるメイン画素1とサブ画素2の配置は、図17に示すように1行毎に交互にメイン画素1とサブ画素2が配置するようにしてもよい。
ところで、上記従来例では、2つの画素信号(メイン画素信号及びサブ画素信号)を差分し、FD(メモリ)で発生するノイズ信号(リーク信号及び漏れ光信号)を減算することで1画素分の信号を得ているが、FD(メモリ)で発生するノイズは、現状では製造ばらつき等の要因により画素毎にばらつきが生じるため、差分処理によりFD(メモリ)で発生するノイズ信号を完全除去するのは困難であった。その問題点を説明するための概念図を図18の(A),(B)に示す。
図18の(A)に示すように、メイン画素の出力信号は、光電変換部PDで蓄積された光信号Vp に、ノイズ信号であるFDリーク信号Vsf及び漏れ光信号Vseを加算したものとなる。すなわち、メイン画素の出力信号をVs2として文字式であらわすと、次式(3)となる。
Vs2=Vp +Vsf+Vse ・・・・・・・・・・・(3)
また、サブ画素の出力信号は、上記FDリーク信号Vsfと漏れ光信号Vneの他にFDバラツキ信号Vnbが加算されたものとなり、サブ画素の出力信号をVn2として、文字式にあらわすと、次式(4)となる。
Vn2=Vnf+Vne+Vnb ・・・・・・・・・・・(4)
Vs2=Vp +Vsf+Vse ・・・・・・・・・・・(3)
また、サブ画素の出力信号は、上記FDリーク信号Vsfと漏れ光信号Vneの他にFDバラツキ信号Vnbが加算されたものとなり、サブ画素の出力信号をVn2として、文字式にあらわすと、次式(4)となる。
Vn2=Vnf+Vne+Vnb ・・・・・・・・・・・(4)
この場合、メイン画素とサブ画素で発生するFDリーク信号と漏れ光信号は、それぞれほぼ同じ値となり、メイン画素とサブ画素の信号の差分をとると、図18の(B)に示すように、Vs2−Vn2=Vp −Vnbとなり、光信号Vp の他にFDバラツキ信号Vnbが加算され、画像が劣化する。
本発明は、従来の固体撮像装置における上記課題を解決するためになされたもので、蓄積時間を全画素同時とし、第1の画素信号と第2の画素信号を差分するときに固定ノイズを低減しS/Nの高い画像データを取得することの可能な固体撮像装置を提供することを目的とするものである。
請求項1に係る発明は、被写体像に係る信号を蓄積する第1の入力部、前記第1の入力部に蓄積された信号を増幅して第1の画素信号を生成する第1の増幅手段、前記第1の入力部をリセットする第1のリセット手段、及び前記第1の画素信号を信号出力線に出力させる前記第1の増幅手段を選択する第1の選択手段を有する第1の画素と、前記第1の入力部にて生成される雑音に対応する信号を蓄積する第2の入力部、前記第2の入力部に蓄積された信号を増幅して第2の画素信号を生成する第2の増幅手段、前記第2の入力部をリセットする第2のリセット手段、及び前記第2の画素信号を前記信号出力線に出力させる前記第2の増幅手段を選択する第2の選択手段を有する第2の画素とを含む複数の画素が2次元に配列されてなる画素部と、全ての前記第1及び第2の入力部を同時且つ一括してリセットした後、同一の露光開始タイミングを有する前記被写体像に係る信号を一括且つ同時に、全ての前記第1の入力部に蓄積させるように制御する制御手段と、前記第1の入力部と前記第2の入力部との間の特性ばらつきを補正するための補正データを保持する補正データ保持手段と、前記補正データに基づき前記特性ばらつきが補正された、前記第1の画素信号と前記第2の画素信号との差分に対応する第3の画素信号を生成するばらつき補正手段とを有して固体撮像装置を構成するものである。
請求項2に係る発明は、請求項1に係る固体撮像装置において、前記第1の画素は、第1の光電変換部と、前記第1の光電変換部で生成された信号を前記第1の入力部に転送する第1の転送手段とを更に有すると共に、前記第2の画素は、第2の光電変換部と、前記第2の光電変換部で生成された信号を前記第2の入力部に転送する第2の転送手段とを更に有し、前記制御手段は、全ての前記第1及び第2の光電変換部を同時且つ一括してリセットして前記第1及び第2の光電変換部における信号の蓄積を開始し、所定時間の後、前記第1の画素に対しては、前記第1の光電変換部から前記第1の入力部への信号の転送を同時且つ一括して行い、一方、第2の画素に対しては、前記第2の光電変換部から前記第2の入力部への転送を行わないように制御することを特徴とするものである。
請求項3に係る発明は、請求項1に係る固体撮像装置において、前記第1の画素は、光電変換部と、前記光電変換部で生成された信号を前記第1の入力部に転送する第1の転送手段とを更に有すると共に、前記第2の画素は、一定電位源と前記第2の入力部とを接続する接続手段とを更に有し、前記制御手段は、全ての前記第1の画素の光電変換部を同時且つ一括してリセットして前記光電変換部における信号の蓄積を開始し、所定時間の後、前記第1の画素に対しては前記光電変換部から前記第1の入力部への信号の転送を同時且つ一括して行い、一方、第2の画素に対しては前記接続手段を機能させないよう制御することを特徴とするものである。
請求項4に係る発明は、請求項1に係る固体撮像装置において、前記第2の画素は、所定の前記第1の画素毎に配置されることを特徴とするものである。
請求項5に係る発明は、請求項1に係る固体撮像装置において、前記ばらつき補正手段は、前記補正データを露光時間に応じて補正することを特徴とするものである。
請求項6に係る発明は、請求項1に係る固体撮像装置において、前記補正データ保持手段は、前記第1及び第2の入力部を同時にリセットした後、同一の露光開始タイミングを有して且つ露光時間が略ゼロの前記被写体像に係る信号を前記第1の入力部に蓄積させて得られる前記第1の画素からの出力信号と前記第2の画素からの出力信号とに基づき、前記補正データを生成することを特徴とするものである。
請求項7に係る発明は、請求項1に係る固体撮像装置において、前記補正データ保持手段は、前記第1及び第2の入力部を同時にリセットした後、前記被写体像に係る信号を前記第1の入力部に蓄積させることなしに得る前記第1の画素からの出力信号と、前記第2の画素からの出力信号とに基づき、前記補正データを生成することを特徴とするものである。
請求項1に係る発明によれば、蓄積時間を全画素同時とし、第1の画素信号と第2の画素信号を差分するときに固定ノイズを低減し、S/Nの高い画像データを取得することが可能な固体撮像装置を実現できる。請求項2に係る発明によれば、第1の画素と第2の画素とを同一の画素構成として、特性ばらつきを補正することができる。請求項3に係る発明によれば、光電変換部を有しないことで、第2の画素の面積を小さくすることができるため、第1の画素の光電変換部の面積を大きくとることができ、S/Nの良好な画像を取得することができる。請求項4に係る発明によれば、第1の画素の数を増加させることができ、高画質の画像を得ることができる。請求項5に係る発明によれば、特性ばらつきデータを蓄積時間を加味して算出する機能を有することで、更にS/Nの良好な画像を得ることができる。請求項6に係る発明よれば、非常に短い蓄積時間で第1の画素及び第2の画素の特性ばらつきデータを取得する機能を有することで、特性ばらつきデータ取得にかかる時間を短縮することができると共に、S/Nの良好な画像を得ることができる。請求項7に係る発明によれば、差分画像データ取得時と同じ蓄積時間で、被写体像に係る信号を入力部に蓄積させることなしに第1の画素と第2の画素の特性ばらつきデータを取得する機能を有することにより、効果的にノイズを除去でき、S/Nの良好な画像を取得することができる。
次に、本発明を実施するための最良の形態について説明する。
(実施例1)
まず、本発明に係る固体撮像装置の実施例1について説明する。図1の(A)は、実施例1に係る固体撮像装置の構成を示す図である。図15に示した従来例と比べて、補正データ生成手段111 ,補正データ保持手段112 及びFDばらつき補正手段113 が追加されている。これらの追加された手段以外の構成については、図15に示した従来例と同じなので、その説明は省略する。また、図1の(B)は、画像データ算出手法の概略説明図である。次に、画像データの算出手法の概略を、図1の(B)に基づいて説明すると、まず従来例と同様にして、メイン画素の光信号とFDノイズ信号を含む出力信号から、サブ画素のばらつきを含むFDノイズ信号からなる出力信号を差分して差分画像データを取得する。次いで、補正データ生成手段111 でメイン画素のFDノイズ信号とサブ画素のばらつきを含むFDノイズ信号を差分して補正画像データを取得し、補正データ保持手段112 で保持する。次いで、FDばらつき補正手段113 で前記差分画像データから前記補正画像データを差し引き最終画像データを算出することで、S/Nの良好な画像が取得できる。
まず、本発明に係る固体撮像装置の実施例1について説明する。図1の(A)は、実施例1に係る固体撮像装置の構成を示す図である。図15に示した従来例と比べて、補正データ生成手段111 ,補正データ保持手段112 及びFDばらつき補正手段113 が追加されている。これらの追加された手段以外の構成については、図15に示した従来例と同じなので、その説明は省略する。また、図1の(B)は、画像データ算出手法の概略説明図である。次に、画像データの算出手法の概略を、図1の(B)に基づいて説明すると、まず従来例と同様にして、メイン画素の光信号とFDノイズ信号を含む出力信号から、サブ画素のばらつきを含むFDノイズ信号からなる出力信号を差分して差分画像データを取得する。次いで、補正データ生成手段111 でメイン画素のFDノイズ信号とサブ画素のばらつきを含むFDノイズ信号を差分して補正画像データを取得し、補正データ保持手段112 で保持する。次いで、FDばらつき補正手段113 で前記差分画像データから前記補正画像データを差し引き最終画像データを算出することで、S/Nの良好な画像が取得できる。
画素部におけるメイン画素とサブ画素の配置は、図17に示した従来例と同じなので、その説明は省略する。また前記差分画像データの取得動作については、図16のタイミングチャートに示した従来の固体撮像装置における差分画像データの取得動作と同じであるので、その説明は省略する。次に、補正画像データ取得時の駆動手法を、図2のタイミングチャートを用いて説明する。初めに転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで全画素の光電変換部PD及びFD(メモリ)の一括リセットを開始し、次いで転送制御信号φTX1,φTX2をロウレベルとすることで光電変換部PDのリセット期間を終了し、光信号の蓄積を開始する。
次に、リセット制御信号φRST1,φRST2をロウレベルにし、FDのリセットを終了し、FDにおけるリークと漏れ光による信号の蓄積を開始する。差分画像データ取得時と同じ時間FDにおける蓄積を行った後、転送制御信号φTX1,φTX2をロウレベルとしたまま時系列的に選択制御信号により選択された行の順次読み出しを行う。すなわち、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の画素信号を垂直信号線105 を介してラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで第1行目の画素信号の出力を終了する。続いて、選択制御信号φSEL2をハイレベルとし第2行目の画素(サブ画素)行の画素信号を垂直信号線105 を介してラインメモリ102 へ出力し、選択制御信号φSEL2をロウレベルとすることで第2行目の画素信号の出力を終了する。
このような駆動動作において、メイン画素(第1行目画素)の出力信号は、ノイズ信号であるFDリーク信号(この説明では、Vsfとする)と、漏れ光による信号(この説明では、Vseとする)を加算した信号となる。ここでメイン画素の出力信号をVs3として文字式で表すと、次式(5)となる。
Vs3=Vsf+Vse ・・・・・・・・・・・・・・(5)
またサブ画素(第2行目画素)の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneとに、FDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn3として文字式で表すと、次式(6)となる。
Vn3=Vnf+Vne+Vnb ・・・・・・・・・・・(6)
Vs3=Vsf+Vse ・・・・・・・・・・・・・・(5)
またサブ画素(第2行目画素)の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneとに、FDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn3として文字式で表すと、次式(6)となる。
Vn3=Vnf+Vne+Vnb ・・・・・・・・・・・(6)
この場合、メイン画素とサブ画素の出力信号の読み出し時の時刻がほぼ等しく、FDの蓄積期間はほぼ等しいため、FDリーク信号と漏れ光信号は、それぞれほぼ同じ値となり、文字式で表すと、
Vsf=Vnf,Vse=Vneとなる。
したがって、補正データ生成手段111 においてメイン画素とサブ画素の出力信号の差分により得られる補正画像データVr を文字式で表すと、次式(7)となる。
Vr =Vs3−Vn3=−Vnb ・・・・・・・・・・(7)
ところで、差分データは、(Vp −Vnb)であるため、FDばらつき補正手段113 において、差分画像データと補正画像データとの差分を行うことで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができる。
Vsf=Vnf,Vse=Vneとなる。
したがって、補正データ生成手段111 においてメイン画素とサブ画素の出力信号の差分により得られる補正画像データVr を文字式で表すと、次式(7)となる。
Vr =Vs3−Vn3=−Vnb ・・・・・・・・・・(7)
ところで、差分データは、(Vp −Vnb)であるため、FDばらつき補正手段113 において、差分画像データと補正画像データとの差分を行うことで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができる。
(実施例2)
次に、実施例2について説明する。実施例2に係る固体撮像装置の構成自体は、実施例1に係る固体撮像装置の構成と同じであり、その図示説明は省略する。実施例2が実施例1と異なる点は、補正画像データの取得手法が異なる点である。図3は、実施例2に係る固体撮像装置における補正画像データ取得時の駆動動作を説明するためのタイミングチャートである。図2に示した実施例1のタイミングチャートに対して蓄積時間が異なっている。すなわち、初めに転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで、全画素の光電変換部PD及びFDの一括リセットを開始し、転送制御信号φTX1,φTX2をロウレベルとすることで光電変換部PDのリセット期間を終了する。続いて、リセット制御信号φRST1,φRST2をロウレベルにし、FDのリセットを終了する。その後、光電変換部PD及びFDの蓄積時間零の状態で転送制御信号φTX1,φTX2をロウレベルとしたまま時系列的に選択制御信号により選択された行の順次読み出しを行う。すなわち、転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をロウレベルにした直後に、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の出力信号をラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで第1行目の画素信号の出力を終了する。次に、選択制御信号φSEL2をハイレベルとし第2行目の画素(サブ画素)行の出力信号をラインメモリ102 へ出力し、選択制御信号φSEL2をロウレベルとすることで第2行目の画素信号の出力を終了する。
次に、実施例2について説明する。実施例2に係る固体撮像装置の構成自体は、実施例1に係る固体撮像装置の構成と同じであり、その図示説明は省略する。実施例2が実施例1と異なる点は、補正画像データの取得手法が異なる点である。図3は、実施例2に係る固体撮像装置における補正画像データ取得時の駆動動作を説明するためのタイミングチャートである。図2に示した実施例1のタイミングチャートに対して蓄積時間が異なっている。すなわち、初めに転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで、全画素の光電変換部PD及びFDの一括リセットを開始し、転送制御信号φTX1,φTX2をロウレベルとすることで光電変換部PDのリセット期間を終了する。続いて、リセット制御信号φRST1,φRST2をロウレベルにし、FDのリセットを終了する。その後、光電変換部PD及びFDの蓄積時間零の状態で転送制御信号φTX1,φTX2をロウレベルとしたまま時系列的に選択制御信号により選択された行の順次読み出しを行う。すなわち、転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をロウレベルにした直後に、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の出力信号をラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで第1行目の画素信号の出力を終了する。次に、選択制御信号φSEL2をハイレベルとし第2行目の画素(サブ画素)行の出力信号をラインメモリ102 へ出力し、選択制御信号φSEL2をロウレベルとすることで第2行目の画素信号の出力を終了する。
このような駆動動作において、メイン画素(第1行目画素)の出力信号は、ノイズ信号であるFDリーク信号(この説明では、Vsfとする)と、漏れ光による信号(この説明では、Vseとする)を加算した信号となる。ここでメイン画素の出力信号をVs4として文字式で表すと、次式(8)となる。
Vs4=Vsf+Vse ・・・・・・・・・・・・・・(8)
また、サブ画素の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneとに、FDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn4として文字式で表すと、次式(9)となる。
Vn4=Vnf+Vne+Vnb ・・・・・・・・・・・(9)
Vs4=Vsf+Vse ・・・・・・・・・・・・・・(8)
また、サブ画素の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneとに、FDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn4として文字式で表すと、次式(9)となる。
Vn4=Vnf+Vne+Vnb ・・・・・・・・・・・(9)
この場合、メイン画素とサブ画素の出力信号の読み出し時の時刻がほぼ等しいため、FDリーク信号と漏れ光信号は、それぞれほぼ同じ値となり、文字式で表すと、
Vsf=Vnf,Vse=Vneとなる。
したがって、メイン画素とサブ画素の出力信号の差分により得られる補正画像データVr を文字式で表すと、次式(10)となる。
Vr =Vs4−Vn4=−Vnb ・・・・・・・・・・(10)
Vsf=Vnf,Vse=Vneとなる。
したがって、メイン画素とサブ画素の出力信号の差分により得られる補正画像データVr を文字式で表すと、次式(10)となる。
Vr =Vs4−Vn4=−Vnb ・・・・・・・・・・(10)
ところで、差分画像データは、(Vp −Vnb)であるため、差分画像データと補正画像データVr との差分を行うことで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができ、更に光電変換部PD及びFDの蓄積時間を零として、補正画像データの取得時間を短縮することができる。なお、補正後のデータ算出手法については、実施例1と同じなので説明は省略する。また、メイン画素とサブ画素の配置は、図4のように1列毎に交互に配置することもできる。
(実施例3)
次に、実施例3について説明する。実施例3に係る固体撮像装置の構成自体は、実施例1に係る固体撮像装置の構成と同じであり、その図示説明は省略する。実施例3が実施例1と異なる点は、補正画像データの取得手法が異なる点である。図5は、実施例4に係る固体撮像装置における補正画像データ取得時の駆動動作を説明するためのタイミングチャートである。この実施例は、図3に示した実施例2のタイミングチャートにおいて、選択制御信号φSEL1をハイレベルとして1行目の画素信号を読み出す際、メイン画素の転送制御信号φTX1をハイレベルとする点が異なっている。すなわち、初めに転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで全画素の光電変換部PD及びFDの一括リセットを開始し、転送制御信号φTX1,φTX2をロウレベルとすることで、光電変換部PDのリセット期間を終了する。続いて、リセット制御信号φRST1,φRST2をロウレベルにし、FDのリセットを終了し、その直後にメイン画素行の転送制御信号φTX1をハイレベルとすることで、光電変換部PDの信号のFDへの転送を行う。次いで、時系列的に選択制御信号により選択された行を順次読み出す。すなわち、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の光信号をラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで第1行目の画素信号の出力を終了する。次に、2行目の画素行への転送制御信号φTX2をロウレベルとしたまま選択制御信号φSEL2をハイレベルとして第2行目の画素(サブ画素)行の信号をラインメモリ102 へ出力し、選択制御信号φSEL2をロウレベルとすることで第2行目の画素信号の出力を終了する。
次に、実施例3について説明する。実施例3に係る固体撮像装置の構成自体は、実施例1に係る固体撮像装置の構成と同じであり、その図示説明は省略する。実施例3が実施例1と異なる点は、補正画像データの取得手法が異なる点である。図5は、実施例4に係る固体撮像装置における補正画像データ取得時の駆動動作を説明するためのタイミングチャートである。この実施例は、図3に示した実施例2のタイミングチャートにおいて、選択制御信号φSEL1をハイレベルとして1行目の画素信号を読み出す際、メイン画素の転送制御信号φTX1をハイレベルとする点が異なっている。すなわち、初めに転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで全画素の光電変換部PD及びFDの一括リセットを開始し、転送制御信号φTX1,φTX2をロウレベルとすることで、光電変換部PDのリセット期間を終了する。続いて、リセット制御信号φRST1,φRST2をロウレベルにし、FDのリセットを終了し、その直後にメイン画素行の転送制御信号φTX1をハイレベルとすることで、光電変換部PDの信号のFDへの転送を行う。次いで、時系列的に選択制御信号により選択された行を順次読み出す。すなわち、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の光信号をラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで第1行目の画素信号の出力を終了する。次に、2行目の画素行への転送制御信号φTX2をロウレベルとしたまま選択制御信号φSEL2をハイレベルとして第2行目の画素(サブ画素)行の信号をラインメモリ102 へ出力し、選択制御信号φSEL2をロウレベルとすることで第2行目の画素信号の出力を終了する。
このような駆動動作において、メイン画素(第1行目画素)の出力信号は、光電変換部PDで蓄積された光信号Vpd′にノイズ信号であるFDリーク信号(この説明では、Vsfとする)と漏れ光による信号(この説明では、Vseとする)が加算された信号となる。ここでメイン画素の信号をVs5として文字式で表すと、次式(11)となる。
Vs5=Vpd′+Vsf+Vse ・・・・・・・・・・(11)
またサブ画素(第2行目画素)の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号VnlにFDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn5として文字式で表すと、次式(12)となる。
Vn5=Vnf+Vne+Vnb ・・・・・・・・・・・(12)
Vs5=Vpd′+Vsf+Vse ・・・・・・・・・・(11)
またサブ画素(第2行目画素)の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号VnlにFDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn5として文字式で表すと、次式(12)となる。
Vn5=Vnf+Vne+Vnb ・・・・・・・・・・・(12)
この場合、メイン画素とサブ画素の出力信号の読み出し時の時期がほぼ等しいため、FDリーク信号と漏れ光信号は、それぞれほぼ同じ値となり、文字式で表すと、
Vsf=Vnf,Vse=Vneとなる。
同時に、光電変換部PDのリセット直後に転送制御信号φTX1をハイレベルとして、光電変換部PDの蓄積時間を非常に短い時間とした場合は、光信号が蓄積されないため、Vpd′≒0となる。したがって、メイン画素とサブ画素の出力信号の差分より得られる補正画像データVr を文字式で表すと、次式(13)となる。
Vr =Vs5−Vn5=−Vnb ・・・・・・・・・・(13)
Vsf=Vnf,Vse=Vneとなる。
同時に、光電変換部PDのリセット直後に転送制御信号φTX1をハイレベルとして、光電変換部PDの蓄積時間を非常に短い時間とした場合は、光信号が蓄積されないため、Vpd′≒0となる。したがって、メイン画素とサブ画素の出力信号の差分より得られる補正画像データVr を文字式で表すと、次式(13)となる。
Vr =Vs5−Vn5=−Vnb ・・・・・・・・・・(13)
ところで、差分画像データは、(Vp −Vnb)であるため、差分画像データと補正画像データVr との差分を行うことで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができる。更に実施例2と同様に補正画像データの取得時間を短縮できることに加え、補正画像データ取得時と差分画像データ取得時とは蓄積時間のみが異なるだけで、メイン画素及びサブ画素に対する駆動パルスは同じなので効果的にノイズを除去できる。補正後のデータ算出手法については、実施例1と同じなので説明は省略する。
(実施例4)
次に、実施例4について説明する。実施例4に係る固体撮像装置自体の構成は、図1の(A)に示した実施例1に係る固体撮像装置と同じであり、その図示説明は省略する。本実施例4が実施例1と異なる点は、画像データの算出において,露光時間補正係数を使用して差分画像データの補正を行っている点である。次に図6の(A)に基づいて、実施例4における画像データの算出手法の概要について説明する。初めに、メイン画素の光信号とFDノイズを含む出力信号からFDノイズを含むサブ画素の信号を差分して差分画像データを取得する。次に、露光時間等から算出した補正係数により補正されたメイン画素のFDノイズとサブ画素のFDノイズのバラツキデータ(補正された補正画像データ)を前記差分画像データから取り除くことにより、画像データを算出する。
次に、実施例4について説明する。実施例4に係る固体撮像装置自体の構成は、図1の(A)に示した実施例1に係る固体撮像装置と同じであり、その図示説明は省略する。本実施例4が実施例1と異なる点は、画像データの算出において,露光時間補正係数を使用して差分画像データの補正を行っている点である。次に図6の(A)に基づいて、実施例4における画像データの算出手法の概要について説明する。初めに、メイン画素の光信号とFDノイズを含む出力信号からFDノイズを含むサブ画素の信号を差分して差分画像データを取得する。次に、露光時間等から算出した補正係数により補正されたメイン画素のFDノイズとサブ画素のFDノイズのバラツキデータ(補正された補正画像データ)を前記差分画像データから取り除くことにより、画像データを算出する。
次に、図6の(B)に示すタイミングチャートに基づいて、実施例4に係る差分画像データ取得動作を説明する。初めに転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をハイレベルとすることで、全画素の光電変換部PD及びFDの一括リセットを開始し、転送制御信号φTX1,φTX2及びリセット制御信号φRST1,φRST2をロウレベルとすることで、光電変換部PDのリセット及びFDのリセットを終了し、光電変換部PDの蓄積を開始する。その後、転送制御信号φTX1をハイレベルとすることで蓄積期間を終了し、第1行目の画素(メイン画素)の光電変換部PDの蓄積電荷のFDへの転送を行うが、転送制御信号φTX2はロウレベルを維持し、第2行目の画素(サブ画素)の光電変換部PDの蓄積電荷のFDへの転送は行わない。次いで、時系列的に選択制御信号により選択された行の順次読み出しを行う。すなわち、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の光信号をラインメモリ102 へ出力し、選択制御信号φSEL1をロウレベルとすることで出力を終了する。次に選択制御信号φSEL2をハイレベルとし第2行目の画素(サブ画素)行の信号をラインメモリ102 へ出力し、選択制御信号φSEL2をロウレベルとすることで出力を終了する。
このような駆動動作によるメイン画素行の出力信号は、光電変換部PDで蓄積された光信号(この説明では、Vp とする)に、ノイズ信号であるFDリーク信号(この説明では、Vsfとする)、漏れ光による信号(この説明では、Vseとする)が加算された信号となる。ここでメイン画素の信号をVs6として文字式で表すと、次式(14)となる。
Vs6=Vp +Vsf+Vse ・・・・・・・・・・・(14)
Vs6=Vp +Vsf+Vse ・・・・・・・・・・・(14)
またサブ画素行の出力信号には、ノイズ信号であるFDリーク信号Vnfと漏れ光による信号Vneに、FDバラツキ信号(この説明では、Vnb2 とする)が加算された信号となる。サブ画素の出力信号をVn6として文字式で表すと、次式(15)となる。
Vn6=Vnf+Vne+Vnb2 ・・・・・・・・・・(15)
Vn6=Vnf+Vne+Vnb2 ・・・・・・・・・・(15)
ここでFDバラツキ信号Vnb2 は、FDのリセットが終了した時点から読み出される時点までの期間中発生し続ける。なお、図6の(B)のタイミングチャートに示す動作例では、このバラツキ信号Vnb2 の発生している期間は、蓄積時間(T)と読み出し待ち時間(t′)となる。このFDバラツキ信号Vnb2 を文字式で表すと、次式(16)となる。
Vnb2 =Nb ×(T+t′) ・・・・・・・・・(16)
なお、ここでNb は、単位時間で発生するFDバラツキ信号である。上記(16)式を上記サブ画素行の出力信号Vn6の文字式(15)に代入すると、次式(17)が得られる。
Vn6=Vnf+Vne+Nb ×(T+t′) ・・・・・・・(17)
Vnb2 =Nb ×(T+t′) ・・・・・・・・・(16)
なお、ここでNb は、単位時間で発生するFDバラツキ信号である。上記(16)式を上記サブ画素行の出力信号Vn6の文字式(15)に代入すると、次式(17)が得られる。
Vn6=Vnf+Vne+Nb ×(T+t′) ・・・・・・・(17)
なお、この場合メイン画素とサブ画素の読み出し時の時期がほぼ等しいため、FDリーク信号と漏れ光信号は、それぞれほぼ同じ値となり、文字式で表すと
Vsf=Vnf,Vse=Vneとなる。
よって、メイン画素信号とサブ画素信号の差分をとり、差分画像データを算出すると、次式(18)となる。
Vs6−Vn6=Vp −Nb ×(T+t′) ・・・・・・・(18)
Vsf=Vnf,Vse=Vneとなる。
よって、メイン画素信号とサブ画素信号の差分をとり、差分画像データを算出すると、次式(18)となる。
Vs6−Vn6=Vp −Nb ×(T+t′) ・・・・・・・(18)
ここで補正画像データ取得手法については、実施例1もしくは実施例2と同じなので説明は省略するが、補正画像データは、−Vnbとなる。なお、この補正画像データ(−Vnb)は、単位時間に発生するFDバラツキ信号Nb と読み出し待ち時間t′の積からなり、文字式で表すと、
Vnb=Nb ×t′となる。
よって、蓄積時間より算出した係数、すなわち露光時間補正係数(T+t′)/t′を、補正画像データに積算し、差分画像データから取り除くことで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができる。
Vnb=Nb ×t′となる。
よって、蓄積時間より算出した係数、すなわち露光時間補正係数(T+t′)/t′を、補正画像データに積算し、差分画像データから取り除くことで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができる。
(実施例5)
次に、実施例5について説明する。図7は、実施例5に係る固体撮像装置の構成を示す図である。実施例5に係る固体撮像装置において、メイン画素PIX11内には、光電変換部PD11と、該光電変換部PD11で発生した信号を蓄積するFD(メモリC11)と、光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、また、サブ画素PIX21内には、メイン画素PIX11の転送スイッチMT11と同じ構成の、一端を定電位源に接続したスイッチMT21と、ノイズを蓄積するFD(メモリC21)と、FDをリセットするリセットスイッチMR21と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS21とが設けてあり、図6に示すように接続されており、メイン画素とサブ画素が1行おきに2次元(図示例では2行2列)に配置されて画素部が構成されている。なお、画素部を構成する他のメイン画素PIX12,サブ画素PIX22の各構成要素には、各行各列の各画素に対応させた数字を付して示している。
次に、実施例5について説明する。図7は、実施例5に係る固体撮像装置の構成を示す図である。実施例5に係る固体撮像装置において、メイン画素PIX11内には、光電変換部PD11と、該光電変換部PD11で発生した信号を蓄積するFD(メモリC11)と、光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、また、サブ画素PIX21内には、メイン画素PIX11の転送スイッチMT11と同じ構成の、一端を定電位源に接続したスイッチMT21と、ノイズを蓄積するFD(メモリC21)と、FDをリセットするリセットスイッチMR21と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS21とが設けてあり、図6に示すように接続されており、メイン画素とサブ画素が1行おきに2次元(図示例では2行2列)に配置されて画素部が構成されている。なお、画素部を構成する他のメイン画素PIX12,サブ画素PIX22の各構成要素には、各行各列の各画素に対応させた数字を付して示している。
そして、1行目のメイン画素PIX11,PIX12の転送スイッチMT11,MT12は、垂直走査回路101 から出力される転送制御信号φTX1にて制御され、2行目のサブ画素PIX21,PIX22のスイッチMT21,MT22は、制御信号φTX2によって制御される。1行目のメイン画素の選択スイッチMS11,MS12は選択制御信号φSEL1により、2行目のサブ画素の選択スイッチMS21,MS22は選択制御信号φSEL2によって制御され、選択された画素行の出力信号はラインメモリ102 へ書き込まれる。その後、ラインメモリ102 に記憶された出力信号は、水平走査回路103 によって読み出されるように構成されている。なお、補正データ生成手段111 ,補正データ保持手段112 及びFDバラツキ補正手段113 が設けられている構成は、実施例1と同じである。
この実施例に係る固体撮像装置における差分画像データの取得動作、補正画像データの取得動作、及び補正後の最終画像データの算出動作は、実施例1〜実施例4と同じなので、その説明は省略する。本実施例においては、上記のような画素構成とすることで、光電変換部PDを有しないサブ画素の面積を小さくすることができ、メイン画素の光電変換部PDの面積を大きくとることができるため、S/Nの良好な画像を取得することができる。
(実施例6)
次に、実施例6について説明する。図8は実施例6に係る固体撮像装置の構成を示す図である。この実施例6は、図1の(A)に示した実施例1とは、画素内の一部の接続構成を異にするのみで、他の構成は実施例1と同じである。すなわち、メイン画素PIX11内には、光電変換部PD11と、該光電変換部PD11で発生した信号を蓄積するFD(メモリC11)と、光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、また、サブ画素PIX21内には、光電変換部PD21と、光電変換部PD21で発生した信号を蓄積するFD(メモリC21)と、光電変換部PD21からFDへの転送を制御する転送スイッチMT21と、FDをリセットするリセットスイッチMR21と、FDの信号を増幅する増幅部MA21と、当該画素を選択する選択スイッチMS21とが設けてあり、そして、メイン画素とサブ画素が1行おきに2次元(図示例では2行2列)に配置されている点は、実施例1と同じである。実施例1では、各画素の増幅部を直接ラインメモリ102 に接続しているのに対し、実施例6では各画素の選択スイッチをラインメモリ102 に接続している点で、実施例1と異なる。
次に、実施例6について説明する。図8は実施例6に係る固体撮像装置の構成を示す図である。この実施例6は、図1の(A)に示した実施例1とは、画素内の一部の接続構成を異にするのみで、他の構成は実施例1と同じである。すなわち、メイン画素PIX11内には、光電変換部PD11と、該光電変換部PD11で発生した信号を蓄積するFD(メモリC11)と、光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、また、サブ画素PIX21内には、光電変換部PD21と、光電変換部PD21で発生した信号を蓄積するFD(メモリC21)と、光電変換部PD21からFDへの転送を制御する転送スイッチMT21と、FDをリセットするリセットスイッチMR21と、FDの信号を増幅する増幅部MA21と、当該画素を選択する選択スイッチMS21とが設けてあり、そして、メイン画素とサブ画素が1行おきに2次元(図示例では2行2列)に配置されている点は、実施例1と同じである。実施例1では、各画素の増幅部を直接ラインメモリ102 に接続しているのに対し、実施例6では各画素の選択スイッチをラインメモリ102 に接続している点で、実施例1と異なる。
なお、第1行目のメイン画素の転送スイッチMT11,MT12は、転送制御信号φTX1にて制御され、第2行目のサブ画素の転送スイッチMT21,MT22は、転送制御信号φTX2によって制御され、また第1行目のメイン画素の選択スイッチMS11,MS12は選択制御信号φSEL1により、第2行目のサブ画素の選択スイッチMS21,MS22は選択制御信号φSEL2によって制御され、選択された行の出力信号はラインメモリ102 へ書き込まれ、そして、その後ラインメモリ102 に記憶された出力信号は、水平走査回路103 によって読み出される動作は、実施例1と同じである。
この実施例6に係る固体撮像装置における差分画像データの取得動作、補正画像データの取得動作、及び補正後の最終画像データの算出動作は、実施例1〜実施例4と同じなので、説明は省略する。この実施例6においても、同様にS/Nの良好な画像を取得することができる。
(実施例7)
次に、実施例7について説明する。図9は実施例7に係る固体撮像装置の構成を示す図で、この実施例7は、画素構成が異なるのみで、他の構成は実施例1と同じである。すなわち、メイン画素PIX11内には、光電変換部PD11と、該光電変換部PD11をリセットするリセットスイッチME11と、光電変換部PD11で発生した信号を蓄積するFD(メモリC11)と、光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、また、サブ画素PIX21内には、光電変換部PD21と、該光電変換部PD21をリセットするリセットスイッチME21と、光電変換部PD21で発生した信号を蓄積するFD(メモリC21)と、光電変換部PD21からFDへの転送を制御する転送スイッチMT21と、FDをリセットするリセットスイッチMR21と、FDの信号を増幅する増幅部MA21と、当該画素を選択する選択スイッチMS21とが設けてあり、図9に示すように接続されており、そしてメイン画素とサブ画素が1行おきに2次元(図示例では2行2列)に配置されて、画素部を構成している。なお、画素部を構成する他のメイン画素PIX12,サブ画素PIX22の各構成要素には、各行各列の各画素に対応させた数字を付して示している。
次に、実施例7について説明する。図9は実施例7に係る固体撮像装置の構成を示す図で、この実施例7は、画素構成が異なるのみで、他の構成は実施例1と同じである。すなわち、メイン画素PIX11内には、光電変換部PD11と、該光電変換部PD11をリセットするリセットスイッチME11と、光電変換部PD11で発生した信号を蓄積するFD(メモリC11)と、光電変換部PD11からFDへの転送を制御する転送スイッチMT11と、FDをリセットするリセットスイッチMR11と、FDの信号を増幅する増幅部MA11と、当該画素を選択する選択スイッチMS11とが設けてあり、また、サブ画素PIX21内には、光電変換部PD21と、該光電変換部PD21をリセットするリセットスイッチME21と、光電変換部PD21で発生した信号を蓄積するFD(メモリC21)と、光電変換部PD21からFDへの転送を制御する転送スイッチMT21と、FDをリセットするリセットスイッチMR21と、FDの信号を増幅する増幅部MA21と、当該画素を選択する選択スイッチMS21とが設けてあり、図9に示すように接続されており、そしてメイン画素とサブ画素が1行おきに2次元(図示例では2行2列)に配置されて、画素部を構成している。なお、画素部を構成する他のメイン画素PIX12,サブ画素PIX22の各構成要素には、各行各列の各画素に対応させた数字を付して示している。
そして、1行目のメイン画素PIX11,PIX12の転送スイッチMT11,MT12は、垂直走査回路101 から出力される転送制御信号φTX1にて制御され、2行目のサブ画素PIX21,PIX22の転送スイッチMT21,MT22は、転送制御信号φTXによって制御される。1行目のメイン画素のリセットスイッチME11,ME12は、PDリセット制御信号φRSP1にて制御され、2行目のサブ画素のリセットスイッチME21,ME22は、PDリセット制御信号φRSP2にて制御される。1行目のメイン画素の選択スイッチMS11,MS12は選択制御信号φSEL1により、2行目のサブ画素の選択スイッチMS21,MS22は選択制御信号φSEL2によって制御され、選択された行の出力信号はラインメモリ102 へ書き込まれる。その後、ラインメモリ102 に記憶された出力信号は、水平走査回路103 によって読み出されるように構成されている。
次に、このように構成されている固体撮像装置の動作について、図10に示すタイミングチャートを用いて説明する。初めにPDリセット制御信号φRSP1,φRSP2をハイレベルとすることで全画素の光電変換部PDの一括リセットを行い、PDリセット制御信号φRSP1,φRSP2をロウレベルとすることで、光電変換部PDの光信号の蓄積を開始する。その間に、FDリセット制御信号φRST1,φRST2をハイレベルとしFDのリセットを開始し、その後FDリセット制御信号φRST1,φRST2をロウレベルとすることで、FDのリセットを終了する。その後、1行目のメイン画素への転送制御信号φTX1をハイレベルとすることで光電変換部PDの蓄積時間を終了させ、FDへ光電変換部PDの光信号の転送を行うが、2行目のサブ画素への転送制御信号φTX2はロウレベルを維持し2行目の光電変換部PDの光信号の転送は行わない。次いで、時系列的に選択制御信号により選択された行の順次読み出しを行う。すなわち、まず選択制御信号φSEL1をハイレベルとし第1行目の画素(メイン画素)行の光信号のラインメモリ102 への出力を行い、選択制御信号φSEL1をロウレベルとすることで出力を終了する。次に、選択制御信号φSEL2をハイレベルとし、第2行目の画素(サブ画素)行の画素信号をラインメモリ102 へ出力する。
このようにして出力されるメイン画素の出力信号は、光電変換部PDで蓄積された光信号Vp に、ノイズ信号であるFDリーク信号(この説明では、Vsfとする)と、漏れ光による信号(この説明では、Vseとする)が加算された信号となる。ここでメイン画素の信号をVs7として文字式で表すと、次式(19)となる。
Vs7=Vpd+Vsf+Vse ・・・・・・・・・・・(19)
また、サブ画素の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光信号VneにFDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn7として文字式で表すと、次式(20)となる。
Vn7=Vnf+Vne+Vnb ・・・・・・・・・・・(20)
Vs7=Vpd+Vsf+Vse ・・・・・・・・・・・(19)
また、サブ画素の出力信号は、ノイズ信号であるFDリーク信号Vnfと漏れ光信号VneにFDバラツキ信号Vnbが加算された信号となり、サブ画素の出力信号をVn7として文字式で表すと、次式(20)となる。
Vn7=Vnf+Vne+Vnb ・・・・・・・・・・・(20)
この場合、メイン画素とサブ画素の読み出し時の時刻がほぼ等しいため、FDリーク信号と漏れ光信号は、それぞれほぼ同じ値となり、文字式で表すと、
Vsf=Vnf,Vse=Vneとなる。
よって、メイン画素とサブ画素の信号の差分より得られる差分画像データを文字式で表すと、次式(21)となる。
Vs7−Vn7=Vpd−Vnb ・・・・・・・・・・・(21)
Vsf=Vnf,Vse=Vneとなる。
よって、メイン画素とサブ画素の信号の差分より得られる差分画像データを文字式で表すと、次式(21)となる。
Vs7−Vn7=Vpd−Vnb ・・・・・・・・・・・(21)
この実施例における補正画像データの取得動作は、実施例1〜4と同じなので説明は省略する。そして、上記差分画像データと補正画像データより補正後データを取得することで、光信号Vp のみ取得することができ、S/Nの良好な画像を得ることができる。
(実施例8)
次に、実施例8について説明する。図11は、実施例8に係る固体撮像装置の構成を示す図で、この実施例は、画素部におけるメイン画素1とサブ画素2の配置構成を図1の(A)に示した実施例1と異にするもので、他の構成は実施例1と同じである。この実施例では、図11に示すようにメイン画素行を複数行(図示例では3行)連続して配置され、その次にサブ画素行が1行配置される。また、図12に示すように、メイン画素1とサブ画素2を列方向に分離して配置することもでき、図12ではメイン画素列を3列連続して配置した後、サブ画素列を1列配置している。更にまた、図13に示すように、メイン画素1を2次元で連続的に配置し、それに隣接してにサブ画素列を配置することも可能である。図13の例では、メイン画素1を2次元(図示例では10行9列)に配置し、その右端に1列のサブ画素2を配置している。各画素の構成を含む固体撮像装置の他の構成及び補正後データの取得動作については、実施例1〜7と同じなので説明は省略する。以上のようにメイン画素1とサブ画素2を配置することで、メイン画素数を増加させることができ、高画質の画像を得ることができる。
次に、実施例8について説明する。図11は、実施例8に係る固体撮像装置の構成を示す図で、この実施例は、画素部におけるメイン画素1とサブ画素2の配置構成を図1の(A)に示した実施例1と異にするもので、他の構成は実施例1と同じである。この実施例では、図11に示すようにメイン画素行を複数行(図示例では3行)連続して配置され、その次にサブ画素行が1行配置される。また、図12に示すように、メイン画素1とサブ画素2を列方向に分離して配置することもでき、図12ではメイン画素列を3列連続して配置した後、サブ画素列を1列配置している。更にまた、図13に示すように、メイン画素1を2次元で連続的に配置し、それに隣接してにサブ画素列を配置することも可能である。図13の例では、メイン画素1を2次元(図示例では10行9列)に配置し、その右端に1列のサブ画素2を配置している。各画素の構成を含む固体撮像装置の他の構成及び補正後データの取得動作については、実施例1〜7と同じなので説明は省略する。以上のようにメイン画素1とサブ画素2を配置することで、メイン画素数を増加させることができ、高画質の画像を得ることができる。
(実施例9)
次に、実施例9について説明する。この実施例9も、図14に示すように、画素部におけるメイン画素とサブ画素の配置を特定化したもので、他の構成は実施例1と同様である。すなわち、1個のサブ画素2を囲む8個のメイン画素1で画素ユニット3を構成し、かかる画素ユニット3を2次元(図示例では3行3列)に配置して画素部を構成している。画素部の構成以外の固体撮像装置の構成及び補正後データの取得動作については、実施例1〜7と同じなので説明は省略する。このようにメイン画素1とサブ画素2を配置することで、実施例8と同様にメイン画素数を増加させることができ、高画質の画像を得ることができる。
次に、実施例9について説明する。この実施例9も、図14に示すように、画素部におけるメイン画素とサブ画素の配置を特定化したもので、他の構成は実施例1と同様である。すなわち、1個のサブ画素2を囲む8個のメイン画素1で画素ユニット3を構成し、かかる画素ユニット3を2次元(図示例では3行3列)に配置して画素部を構成している。画素部の構成以外の固体撮像装置の構成及び補正後データの取得動作については、実施例1〜7と同じなので説明は省略する。このようにメイン画素1とサブ画素2を配置することで、実施例8と同様にメイン画素数を増加させることができ、高画質の画像を得ることができる。
1 メイン画素
2 サブ画素
3 画素ユニット
101 垂直走査回路
102 ラインメモリ
103 水平走査回路
104 制御手段
105 垂直信号線
111 補正データ生成手段
112 補正データ保持手段
113 FDばらつき補正手段
2 サブ画素
3 画素ユニット
101 垂直走査回路
102 ラインメモリ
103 水平走査回路
104 制御手段
105 垂直信号線
111 補正データ生成手段
112 補正データ保持手段
113 FDばらつき補正手段
Claims (7)
- 被写体像に係る信号を蓄積する第1の入力部、前記第1の入力部に蓄積された信号を増幅して第1の画素信号を生成する第1の増幅手段、前記第1の入力部をリセットする第1のリセット手段、及び前記第1の画素信号を信号出力線に出力させる前記第1の増幅手段を選択する第1の選択手段を有する第1の画素と、前記第1の入力部にて生成される雑音に対応する信号を蓄積する第2の入力部、前記第2の入力部に蓄積された信号を増幅して第2の画素信号を生成する第2の増幅手段、前記第2の入力部をリセットする第2のリセット手段、及び前記第2の画素信号を前記信号出力線に出力させる前記第2の増幅手段を選択する第2の選択手段を有する第2の画素とを含む複数の画素が2次元に配列されてなる画素部と、
全ての前記第1及び第2の入力部を同時且つ一括してリセットした後、同一の露光開始タイミングを有する前記被写体像に係る信号を一括且つ同時に、全ての前記第1の入力部に蓄積させるように制御する制御手段と、
前記第1の入力部と前記第2の入力部との間の特性ばらつきを補正するための補正データを保持する補正データ保持手段と、
前記補正データに基づき前記特性ばらつきが補正された、前記第1の画素信号と前記第2の画素信号との差分に対応する第3の画素信号を生成するばらつき補正手段とを有する固体撮像装置。 - 前記第1の画素は、第1の光電変換部と、前記第1の光電変換部で生成された信号を前記第1の入力部に転送する第1の転送手段とを更に有すると共に、前記第2の画素は、第2の光電変換部と、前記第2の光電変換部で生成された信号を前記第2の入力部に転送する第2の転送手段とを更に有し、前記制御手段は、全ての前記第1及び第2の光電変換部を同時且つ一括してリセットして前記第1及び第2の光電変換部における信号の蓄積を開始し、所定時間の後、前記第1の画素に対しては、前記第1の光電変換部から前記第1の入力部への信号の転送を同時且つ一括して行い、一方、第2の画素に対しては、前記第2の光電変換部から前記第2の入力部への転送を行わないように制御することを特徴とする請求項1に係る固体撮像装置。
- 前記第1の画素は、光電変換部と、前記光電変換部で生成された信号を前記第1の入力部に転送する第1の転送手段とを更に有すると共に、前記第2の画素は、一定電位源と前記第2の入力部とを接続する接続手段とを更に有し、前記制御手段は、全ての前記第1の画素の光電変換部を同時且つ一括してリセットして前記光電変換部における信号の蓄積を開始し、所定時間の後、前記第1の画素に対しては前記光電変換部から前記第1の入力部への信号の転送を同時且つ一括して行い、一方、第2の画素に対しては前記接続手段を機能させないよう制御することを特徴とする請求項1に係る固体撮像装置。
- 前記第2の画素は、所定の前記第1の画素毎に配置されることを特徴とする請求項1に係る固体撮像装置。
- 前記ばらつき補正手段は、前記補正データを露光時間に応じて補正することを特徴とする請求項1に係る固体撮像装置。
- 前記補正データ保持手段は、前記第1及び第2の入力部を同時にリセットした後、同一の露光開始タイミングを有して且つ露光時間が略ゼロの前記被写体像に係る信号を前記第1の入力部に蓄積させて得られる前記第1の画素からの出力信号と前記第2の画素からの出力信号とに基づき、前記補正データを生成することを特徴とする請求項1に係る固体撮像装置。
- 前記補正データ保持手段は、前記第1及び第2の入力部を同時にリセットした後、前記被写体像に係る信号を前記第1の入力部に蓄積させることなしに得る前記第1の画素からの出力信号と、前記第2の画素からの出力信号とに基づき、前記補正データを生成することを特徴とする請求項1に記載の固体撮像装置
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007185500A JP2009027238A (ja) | 2007-07-17 | 2007-07-17 | 固体撮像装置 |
US12/173,428 US7990439B2 (en) | 2007-07-17 | 2008-07-15 | Solid-state imaging apparatus having photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007185500A JP2009027238A (ja) | 2007-07-17 | 2007-07-17 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009027238A true JP2009027238A (ja) | 2009-02-05 |
Family
ID=40264526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007185500A Withdrawn JP2009027238A (ja) | 2007-07-17 | 2007-07-17 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7990439B2 (ja) |
JP (1) | JP2009027238A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029835A (ja) * | 2009-07-23 | 2011-02-10 | Sony Corp | 固体撮像装置とその駆動方法、及び電子機器 |
JP2013197600A (ja) * | 2012-03-15 | 2013-09-30 | Casio Comput Co Ltd | 撮像回路、撮像方法、撮像装置及びプログラム |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8913166B2 (en) * | 2009-01-21 | 2014-12-16 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
JP5215262B2 (ja) * | 2009-02-03 | 2013-06-19 | オリンパスイメージング株式会社 | 撮像装置 |
JP6108884B2 (ja) * | 2013-03-08 | 2017-04-05 | キヤノン株式会社 | 光電変換装置及び撮像システム |
JP2018013422A (ja) * | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 検出装置及び電子機器 |
JP7254576B2 (ja) * | 2019-03-26 | 2023-04-10 | キヤノン株式会社 | 光電変換装置、信号処理回路、撮像システム、移動体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3999858B2 (ja) * | 1997-10-03 | 2007-10-31 | オリンパス株式会社 | デジタルカメラの自動露出制御装置 |
US6950131B1 (en) * | 2000-09-26 | 2005-09-27 | Valley Oak Semiconductor | Simultaneous access and reset system for an active pixel sensor |
US6798450B2 (en) * | 2001-06-08 | 2004-09-28 | Hewlett-Packard Development Company, L.P. | Apparatus and method for reducing smear in digital images captured using frame-transfer CCD sensor |
JP2006108889A (ja) | 2004-10-01 | 2006-04-20 | Canon Inc | 固体撮像装置 |
US7479995B2 (en) * | 2005-05-19 | 2009-01-20 | Digital Imaging Systems Gmbh | On chip real time FPN correction without imager size memory |
-
2007
- 2007-07-17 JP JP2007185500A patent/JP2009027238A/ja not_active Withdrawn
-
2008
- 2008-07-15 US US12/173,428 patent/US7990439B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011029835A (ja) * | 2009-07-23 | 2011-02-10 | Sony Corp | 固体撮像装置とその駆動方法、及び電子機器 |
US8648939B2 (en) | 2009-07-23 | 2014-02-11 | Sony Corporation | Solid-state imaging device, drive method therefor, and electronic device |
JP2013197600A (ja) * | 2012-03-15 | 2013-09-30 | Casio Comput Co Ltd | 撮像回路、撮像方法、撮像装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US7990439B2 (en) | 2011-08-02 |
US20090021622A1 (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6776011B2 (ja) | 撮像装置及び撮像システム | |
US8248505B2 (en) | Imaging device for adding pixel signals having different timing | |
JP6253272B2 (ja) | 撮像装置、撮像システム、信号処理方法、プログラム、および、記憶媒体 | |
JP6207351B2 (ja) | 固体撮像装置および撮像システム | |
JP6380974B2 (ja) | 撮像素子、撮像装置 | |
JP5871496B2 (ja) | 撮像装置及びその駆動方法 | |
JP5959834B2 (ja) | 撮像装置 | |
JP2009027238A (ja) | 固体撮像装置 | |
JP6872956B2 (ja) | 撮像システム及び撮像システムの制御方法 | |
JP5526287B2 (ja) | 撮像装置及び撮像方法 | |
JP2008099066A (ja) | 固体撮像装置 | |
JP6579782B2 (ja) | 撮像装置 | |
JP5078458B2 (ja) | 撮像装置及びその制御方法並びに撮像システム | |
JP5331557B2 (ja) | 固体撮像装置及びカメラシステム | |
JP6235788B2 (ja) | 撮像装置及びその制御方法 | |
US9838591B2 (en) | Imaging apparatus and imaging system for generating a signal for focus detection | |
JP6257348B2 (ja) | 固体撮像装置、撮像システム及び複写機 | |
JP7271131B2 (ja) | 撮像装置および撮像装置の制御方法 | |
JP2010109565A (ja) | 固体撮像装置 | |
JP5387167B2 (ja) | 撮像装置 | |
JP6393087B2 (ja) | 撮像素子及び撮像装置 | |
JP7330739B2 (ja) | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 | |
JP6980859B2 (ja) | 撮像素子 | |
JP2009055295A (ja) | 撮像装置 | |
JP2008078794A (ja) | 撮像素子駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101005 |