JP7271131B2 - 撮像装置および撮像装置の制御方法 - Google Patents

撮像装置および撮像装置の制御方法 Download PDF

Info

Publication number
JP7271131B2
JP7271131B2 JP2018200048A JP2018200048A JP7271131B2 JP 7271131 B2 JP7271131 B2 JP 7271131B2 JP 2018200048 A JP2018200048 A JP 2018200048A JP 2018200048 A JP2018200048 A JP 2018200048A JP 7271131 B2 JP7271131 B2 JP 7271131B2
Authority
JP
Japan
Prior art keywords
pixel
signal
output
signal based
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018200048A
Other languages
English (en)
Other versions
JP2020068457A5 (ja
JP2020068457A (ja
Inventor
公博 益山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018200048A priority Critical patent/JP7271131B2/ja
Priority to US16/653,299 priority patent/US11082648B2/en
Publication of JP2020068457A publication Critical patent/JP2020068457A/ja
Publication of JP2020068457A5 publication Critical patent/JP2020068457A5/ja
Application granted granted Critical
Publication of JP7271131B2 publication Critical patent/JP7271131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、撮像装置および撮像装置の制御方法に関するものである。
デジタルカメラやビデオカメラ等の撮像装置は、撮像素子を有する。撮像素子は、CCDに代わって、CMOSイメージセンサが用いられるようになってきている。CMOSイメージセンサでは、2次元行列状に配列された複数の画素を駆動する制御回路および増幅回路が、行方向および列方向で共有化されている。共有化構成のイメージセンサでは、信号読み出しの際に発生するノイズおよびCMOSイメージセンサごとの各回路のばらつきなどによって、縞状のノイズが発生する場合がある。
特許文献1には、縞状のノイズを補正するため、第N行目の信号を読み出す第1の読み出しモードと、同一行のリセットレベルを読み出す第2の読み出しモードを有し、信号出力を補正する撮像装置が開示されている。また、特許文献2には、同列の隣接行の暗出力信号を補正用信号に用いる撮像装置が開示されている。
特開2013-157881号公報 特開昭61-264971号公報
しかしながら、特許文献1は、異なる列の信号を補正用信号に用いるので、列アンプのばらつきによる固定パターンノイズが残存してしまう。また、特許文献1は、水平方向の一部の画素を補正用画素として用いるため、高解像度の読み出しができなくなってしまうという課題がある。
特許文献2は、特許文献1のような列アンプのばらつきによる固定パターンノイズが解消されるものの、隣接行の読み出しが時間的に異なるため、時間依存性の外来ノイズの除去が困難であるという課題がある。
本発明は上記問題点を鑑みてなされたものであり、画像のノイズを低減することを目的とする。
本発明に係る撮像装置は、第1の光電変換部を有する第1の画素と、第2の光電変換部を有する第2の画素と、第1の期間では、前記第1の画素のリセット解除に基づく第1の信号と前記第2の画素のリセット解除に基づく第2の信号を出力し、第2の期間では、前記第1の画素の光電変換に基づく第3の信号と前記第2の画素のリセット解除に基づく第4の信号を出力するように制御する制御手段と、前記第3の信号と前記第1の信号との差分から、前記第4の信号と前記第2の信号との差分を減算することによって、前記第3の信号と前記第1の信号との差分を補正する補正手段とを有し、前記制御手段は、ノイズ源が動作するフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号と前記第2の画素のリセット解除に基づく第2の信号を出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号と前記第2の画素のリセット解除に基づく第4の信号を出力するように制御し、ノイズ源が動作しないフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号を出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号を出力するように制御し、動画撮影中に前記ノイズ源が動作するフレームと前記ノイズ源が動作しないフレームとで制御を切り替える。
本発明によれば、画像のノイズを低減することができる。
撮像装置の構成例を示すブロック図である。 撮像素子の構成例を示す回路図である。 撮像素子の動作タイミングを示すタイミングチャートである。 撮像素子の画素の構成例を示す図である。 撮像装置の動作状態を示すタイミングチャートである。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置100の構成例を示すブロック図である。撮像装置100は、撮像素子101と、タイミング発生回路102と、信号処理回路103と、全体制御・演算回路104と、メモリ105と、不揮発性メモリ106とを有する。さらに、撮像装置100は、表示回路107と、記録回路108と、操作回路109と、レンズ駆動回路110と、撮影レンズ111とを有する。
撮影レンズ111は、被写体の光学像を撮像素子101上に結像させる。レンズ駆動回路110は、撮影レンズ111に対して、ズーム制御、フォーカス制御、絞り制御などを行う。撮像素子101は、行列状に配置された複数の画素200a,200b等(図2)を有し、被写体の光像を電気的な画像信号に変換する。信号処理回路103は、撮像素子101から出力される画像信号に対して、各種の補正および圧縮を行う。信号処理回路103は、撮像素子101から出力される画像信号を一時的に保持するとともに、差分等の演算により補正画像信号を演算するための算術論理演算回路(ALU)を有する。タイミング発生回路102は、撮像素子101を駆動するためのタイミング信号を出力する。全体制御・演算回路104は、各種演算を行うとともに、撮像素子101の動作を含む撮像装置100の全体の動作を制御する。全体制御・演算回路104は、位相差検出方式の焦点検出動作やデフォーカス量の算出を行う。全体制御・演算回路104は、信号処理回路103が出力する画像データをメモリ105に一時的に記憶させる。不揮発性メモリ106は、プログラム、種々の閾値、撮像装置100ごとに異なる調整値などを記憶する。表示回路107は、各種情報や撮影した画像を表示する。記録回路108は、画像データの記録または読み出しを行う。記録回路108は、例えば半導体メモリ等の着脱可能な記録媒体に対して読み書きする回路である。操作回路109は、スイッチ、ボタン、タッチパネルなどの入力デバイス群を含み、撮像装置100に対するユーザ指示を受け付ける。
図2は、図1の撮像素子101の構成例を示す回路図である。撮像素子101は、行列状に配置された複数の画素200a,200b等と、垂直走査回路217と、電流源211,212と、転送スイッチ213,214と、AD変換器215,216とを有する。以下、行列状に配置された画素200a,200b等を画素200という。
垂直走査回路217は、制御手段であり、転送パルス信号φTXaおよびφTXbを基に、第m行の転送パルス信号φTX(m)を第m行の画素200に出力し、第n行の転送パルス信号φTX(n)を第n行の画素200に出力する。また、垂直走査回路217は、リセットパルス信号φRESaおよびφRESbを基に、第m行のリセットパルス信号φRES(m)を第m行の画素200に出力し、第n行のリセットパルス信号φRES(n)を第n行の画素200に出力する。また、垂直走査回路217は、選択パルス信号φSEL1aおよびφSEL1bを基に、第m行の選択パルス信号φSEL1(m)を第m行の画素200に出力し、第n行の選択パルス信号φSEL1(n)を第n行の画素200に出力する。また、垂直走査回路217は、選択パルス信号φSEL2aおよびφSEL2bを基に、第m行の選択パルス信号φSEL2(m)を第m行の画素200に出力し、第n行の選択パルス信号φSEL2(n)を第n行の画素200に出力する。垂直走査回路217は、2行の転送スイッチ202a,202b、リセットスイッチ203a,203b、行選択スイッチ207a,207b,208a,208bを独立して制御することができる。
第m行の画素200aは、フォトダイオード201a、転送スイッチ202a、リセットスイッチ203a、フローティングディフュージョン(FD)204a、ソースフォロア(SF)トランジスタ206a、および行選択スイッチ207a,208aを有する。
フォトダイオード201aは、光電変換部であり、光を電荷に変換して蓄積する。転送スイッチ202aは、転送パルス信号φTX(m)に応じて、フォトダイオード201aにより変換された電荷をFD204aに転送する。FD204aは、電荷を蓄積する蓄積部である。リセットスイッチ203aは、リセットパルス信号φRES(m)に応じて、FD204aを電源電位にリセットする。SFトランジスタ206aは、FD204aに蓄積されている電荷量に応じた電圧を出力する。行選択スイッチ207aは、選択パルス信号φSEL1(m)に応じて、SFトランジスタ206aの出力ノードを出力線209に接続する。行選択スイッチ208aは、選択パルス信号φSEL2(m)に応じて、SFトランジスタ206aの出力ノードを出力線210に接続する。
第n行の画素200bは、フォトダイオード201b、転送スイッチ202b、リセットスイッチ203b、FD204b、SFトランジスタ206b、および行選択スイッチ207b,208bを有する。
フォトダイオード201bは、光電変換部であり、光を電荷に変換して蓄積する。転送スイッチ202bは、転送パルス信号φTX(n)に応じて、フォトダイオード201bにより変換された電荷をFD204bに転送する。FD204bは、電荷を蓄積する蓄積部である。リセットスイッチ203bは、リセットパルス信号φRES(n)に応じて、FD204bを電源電位にリセットする。SFトランジスタ206bは、FD204bに蓄積されている電荷量に応じた電圧を出力する。行選択スイッチ207bは、選択パルス信号φSEL1(n)に応じて、SFトランジスタ206bの出力ノードを出力線209に接続する。行選択スイッチ208bは、選択パルス信号φSEL2(n)に応じて、SFトランジスタ206bの出力ノードを出力線210に接続する。
撮像素子101は、各列の画素200ごとに、出力線209および210を有する。各列の画素200は、各列の共通の出力線209および210に接続される。出力線209には、行選択スイッチ207a,207bと、電流源211と、転送スイッチ213と、AD変換器215が接続される。出力線209は、電流源211によって駆動される。出力線210には、行選択スイッチ208a,208bと、電流源212と、転送スイッチ214と、AD変換器216が接続される。出力線210は、電流源212によって駆動される。
転送スイッチ213は、転送パルス信号φHV1に応じて、出力線209をAD変換器215の入力ノードに接続する。AD変換器215は、出力線209のアナログの電圧をデジタルの電圧に変換する。転送スイッチ214は、転送パルス信号φHV2に応じて、出力線210をAD変換器216の入力ノードに接続する。AD変換器216は、出力線210のアナログの電圧をデジタルの電圧に変換する。
上記の各スイッチは、MOSトランジスタによって構成されている。MOSトランジスタのゲートにハイレベルの電圧が印加されると各スイッチはオン状態となり、MOSトランジスタのゲートにローレベルの電圧が印加されると各スイッチはオフ状態となる。
図3は、図2の撮像素子101の制御方法を示すタイミングチャートであり、動画撮影時の読み出し駆動方法を示す。時刻t301~t302は、リセット期間である。時刻t301~t302では、垂直走査回路217は、転送パルス信号φTX(m),φTX(n)およびリセットパルス信号φRES(m),φRES(n)をハイレベルにする。すると、転送スイッチ202aおよび202bはオン状態になる。リセットスイッチ203aは、フォトダイオード201aおよびFD204aを電源電位にリセットする。リセットスイッチ203bは、フォトダイオード201bおよびFD204bを電源電位にリセットする。
時刻t302~t307は、電荷蓄積期間である。垂直走査回路217は、時刻t302~t306では、転送パルス信号φTX(m)をローレベルにし、時刻t302以降では、転送パルス信号φTX(n)をローレベルにする。すると、転送スイッチ202aおよび202bはオフ状態になる。全画素のフォトダイオード201a,201b等は、入射した光を電荷に変換して蓄積する。
時刻t303~t308は、読み出し期間である。時刻t303~t308では、垂直走査回路217は、選択パルス信号φSEL1(m)およびφSEL2(n)をハイレベルにする。すると、第m行では、行選択スイッチ207aは、SFトランジスタ206aの出力ノードを出力線209に接続する。第n行では、行選択スイッチ208bは、SFトランジスタ206bの出力ノードを出力線210に接続する。
また、時刻t303~t308では、垂直走査回路217は、リセットパルス信号φRES(m)およびφRES(n)をローレベルにする。すると、リセットスイッチ203aは、FD204aのリセットを解除する。リセットスイッチ203bは、FD204bのリセットを解除する。
時刻t303~t306の期間では、SFトランジスタ206aは、FD204aのリセット解除に基づくN信号を出力線209に出力する。時刻t303~t306の期間では、SFトランジスタ206bは、FD204bのリセット解除に基づくN信号を出力線210に出力する。
時刻t303~t304では、転送パルス信号φHV1およびφHV2がハイレベルになる。すると、転送スイッチ213は、出力線209のN信号をAD変換器215に転送する。転送スイッチ214は、出力線210のN信号をAD変換器216に転送する。
時刻t304では、転送パルス信号φHV1およびφHV2がローレベルになる。すると、転送スイッチ213および214がオフ状態になり、AD変換器215および216の入力信号が固定される。
時刻t304~t305では、AD変換器215は、出力線209のN信号をアナログからデジタルに変換し、デジタルのN信号Na(t1)を信号処理回路103に出力する。AD変換器216は、出力線210のN信号をアナログからデジタルに変換し、デジタルのN信号Nb(t1)を信号処理回路103に出力する。
時刻t306~t307では、垂直走査回路217は、転送パルス信号φTX(m)をハイレベルにする。すると、転送スイッチ202aは、オン状態になり、フォトダイオード201aにより変換された電荷をFD204aに転送する。FD204aは、フォトダイオード201aの光電変換に基づく電荷を蓄積する。時刻t306~t308の期間では、SFトランジスタ206aは、フォトダイオード201aの光電変換に基づくS信号を出力線209に出力する。時刻t306~t308の期間では、SFトランジスタ206bは、FD204bのリセット解除に基づくN信号を出力線210に出力する。
時刻t306~t307では、転送パルス信号φHV1およびφHV2がハイレベルになる。すると、転送スイッチ213は、出力線209のS信号をAD変換器215に転送する。転送スイッチ214は、出力線210のN信号をAD変換器216に転送する。
時刻t307では、転送パルス信号φHV1およびφHV2がローレベルになる。すると、転送スイッチ213および214がオフ状態になり、AD変換器215および216の入力信号が固定される。
時刻t307~t308では、AD変換器215は、出力線209のS信号をアナログからデジタルに変換し、デジタルのS信号Sa(t2)を信号処理回路103に出力する。AD変換器216は、出力線210のN信号をアナログからデジタルに変換し、デジタルのN信号Nb(t2)を信号処理回路103に出力する。
S信号Sa(t2)は、N信号Na(t1)に対して、フォトダイオード201aにより変換された電荷に対応する信号が重畳された信号である。信号処理回路103は、S信号Sa(t2)とN信号Na(t1)との差分Sa(t2)-Na(t1)を画素200aの画素信号として求める。これにより、第m行の各画素200aのノイズおよび固定パターンが低減された高品質な画素信号を得ることができる。
また、N信号Nb(t2)は、画素200bを遮光した場合の画素200bのS信号と同等の信号である。信号処理回路103は、N信号Nb(t1)とN信号Nb(t2)との差分Nb(t2)-Nb(t1)を画素200bの画素信号として求める。これにより、第n行の各画素200bを遮光した場合の画素信号と同等の画素信号を得ることができる。
AD変換器215は、出力線209のN信号およびS信号を時分割でアナログデジタル変換し、デジタルのN信号Na(t1)およびデジタルのS信号Sa(t2)を出力する。そのため、画素200aの画素信号Sa(t2)-Na(t1)は、N信号を読み出す時刻t303~t304の期間とS信号を読み出す時刻t306~t307の期間との時間差から生じる電源電圧の違いなどの影響を受ける。
画素200bのN信号Nb(t1)およびNb(t2)は、時間を変えて同一のN信号を読み出しているため、前述の時間差に起因するノイズのみが含まれている。そのため、画素200bの画素信号Nb(t2)-Nb(t1)は、第m行の画素200aのノイズ補正用信号として用いることができる。信号処理回路103は、補正手段であり、第n行の画素200bの画素信号(ノイズ補正用信号)Nb(t2)-Nb(t1)を用いて、第m行の画素200aの画素信号Sa(t2)-Na(t1)を補正する。具体的には、信号処理回路103は、第m行の画素200aの画素信号Sa(t2)-Na(t1)から第n行の画素200bの画素信号(ノイズ補正用信号)Nb(t2)-Nb(t1)を減算する。これにより、撮像装置100は、N信号とS信号の読み出しタイミングに起因したノイズを低減した高品位の画像信号を得ることができる。
ここで、第m行の各画素200aに関してはS信号を得るために、垂直走査回路217は、逐次走査しながらリセット解除および読み出しを行うスリットローリング方式による露光が必要である。第n行の画素200bは、各フレームにおいて同じ固定行でよい。
以上のように、撮像素子101は、画素200aの画素信号と画素200bの画素信号を同時刻に読み出す。信号処理回路103は、画素200bの画素信号を用いて、画素200aの画素信号を補正することにより、時間依存性のノイズが除去された高品位な画像を得ることができる。
(第2の実施形態)
図4は、本発明の第2の実施形態に係る撮像素子101の画素200の配置例を示す図である。撮像素子101は、行列状に配列された複数の画素200を有する。撮像素子101は、遮光された複数の画素200のオプティカルブラック領域(OB領域)401と、遮光されていない複数の画素200の有効領域402とを有する。OB領域401の画素200はOB画素であり、有効領域402の画素200は有効画素である。撮像素子101では、画素信号を読み出すための画素200aの2行と、補正用信号を読み出すための画素200bの2行とが交互に繰り返し配置されている。OB領域401および有効領域402は、それぞれ、画素信号を読み出すための画素200aと、補正用信号を読み出すための画素200bとを有する。
信号処理回路103は、撮像素子101から、行単位で、全ての行の画素200aの画素信号および画素200bの補正用信号を読み出す。具体的には、まず、信号処理回路103は、撮像素子101から第1行の画素200aの画素信号と第3行の画素200bの補正用信号を読み出し、列ごとに、第3行の画素200bの補正用信号を用いて、第1行の画素200aの画素信号の補正を行う。続いて、信号処理回路103は、撮像素子101から第2行の画素200aの画像信号と第4行の画素200bの補正用信号を読み出し、列ごとに、第4行の画素200bの補正用信号を用いて、第2行の画素200aの画素信号の補正を行う。以下、同様に、信号処理回路103は、第5行以降の処理を繰り返すことによって、画像全体の補正された画像信号が得られる。
以上のように、撮像装置100は、一部の行の画素200aから画素信号を読み出し、他の行の画素200bから補正用信号を読み出す。撮像装置100は、画素信号を読み出す画素200aと補正用信号を読み出す画素200bが互いに近接しているため、時間依存性と空間依存性の高いノイズが予想される場合に効果的に補正することができる。
(第3の実施形態)
第1および第2の実施形態では、撮像素子101は、常に画素信号と補正用信号を得るために複数の出力線209および210を駆動しているため、大きな電力を必要とする。本発明の第3の実施形態では、撮像装置100は、ノイズ源の動作により、外来ノイズの混入が想定しうる場合においてのみ、前述の補正用信号を得るように撮像素子101を駆動する。例えば、ノイズ源の動作は、撮影レンズ111の駆動である。具体的には、撮像装置100は、動画撮影中に撮影レンズ111のオートフォーカス(AF)動作により大きな電流変動を生じた場合に、撮影レンズ111内のコイルから漏れる交流磁界が画像に現れることを抑制する。交流磁界は誘導起電力を発生させるため、本来あるべき電圧が読み出されず、その結果、画像にノイズとして現れることがある。
図5は、本発明の第3の実施形態に係る撮像装置100の制御方法を示すタイミングチャートである。撮像装置100の構成は、図1および図2と同様である。以下、本実施形態が第1および第2の実施形態と異なる点を説明する。
全体制御・演算回路104は、ユーザの指示を受けて動画撮影を開始し、所定のフレームレートに応じた垂直同期信号Vsyncを出力する。図5の例では、垂直同期信号Vsyncは、立ち下がりエッジで定義している。動画のフレームは、垂直同期信号Vsyncごとに生成される。
まず、第1フレームでは、全体制御・演算回路104は、AF評価値を算出できていないため、撮影レンズ111の駆動を停止している。この場合、タイミング発生回路102は、出力線210の電流源212を停止状態(オフ状態)にし、出力線209だけで全画素の読み出しを行うように撮像素子101を駆動する。第2フレームおよび第3フレームも第1フレームと同様である。
第1~第3フレームは、撮影レンズ111が駆動しないフレームであり、ノイズ源が動作しないフレームである。以下、第1~第3フレームの各々の動作を、図3を参照しながら、図3との相違点を説明する。画素200aの動作は、図3と同じである。画素200bは、選択パルス信号φSEL2(n)がローレベルであり、出力線210に信号を出力しない。電流源211はオン状態であり、電流源212はオフ状態である。時刻t303~t306の期間では、画素200aは、リセット解除に基づくN信号を出力線209に出力し、画素200bは、信号を出力しない。時刻t306~t308の期間では、画素200aは、光電変換に基づくS信号を出力線209に出力し、画素200bは、信号を出力しない。以上が第m行の画素200aの処理である。
その後、第n行の画素200bは、第1~第3フレームの各々において、信号を出力してもよい。画素200bは、図3の画素200aと同様の処理を行う。時刻t303~t306では、画素200bは、行選択スイッチ207bを介して、リセット解除に基づくN信号を出力線209に出力することができる。時刻t306~t308では、画素200bは、行選択スイッチ207bを介して、光電変換に基づくS信号を出力線209に出力することができる。
続いて、第3フレームの途中で、全体制御・演算回路104は、AF評価値に基づいて、撮影レンズ111を駆動するためのレンズ駆動命令を発行し、タイミング発生回路102およびレンズ駆動回路110はレンズ駆動命令を入力する。レンズ駆動回路110は、レンズ駆動命令を入力すると、次の垂直同期信号Vsyncがローレベルとなる第4フレームのタイミングで、撮影レンズ111を駆動する。この際、レンズ駆動回路110は、撮影レンズ111を駆動するために大きな電流変動が生じるため、画像にノイズが現れる可能性がある。そこで、タイミング発生回路102は、レンズ駆動命令を入力すると、次の第4フレームで、第1の実施形態で示した複数の出力線209および210での読み出しを行うように撮像素子101を駆動する。
第4フレームでも、全体制御・演算回路104は、AF評価値に基づいて、撮影レンズ111を駆動するためのレンズ駆動命令を発行する。レンズ駆動回路110は、レンズ駆動命令を入力すると、次の第5フレームで、撮影レンズ111を駆動する。タイミング発生回路102は、レンズ駆動命令を入力すると、次の第5フレームで、第1の実施形態で示した複数の出力線209および210での読み出しを行うように撮像素子101を駆動する。
第5フレームでも、全体制御・演算回路104は、AF評価値に基づいて、撮影レンズ111を駆動するためのレンズ駆動命令を発行する。レンズ駆動回路110は、レンズ駆動命令を入力すると、次の第6フレームで、撮影レンズ111を駆動する。タイミング発生回路102は、レンズ駆動命令を入力すると、次の第6フレームで、第1の実施形態で示した複数の出力線209および210での読み出しを行うように撮像素子101を駆動する。
第4~第6フレームは、撮影レンズ111が駆動するフレームであり、ノイズ源が動作するフレームである。第4~第6フレームの各々では、撮像装置100は、第1の実施形態(図3)と同じ動作を行う。電流源211および212は、オン状態である。時刻t303~t306の期間では、画素200aは、リセット解除に基づくN信号を出力線209に出力し、画素200bは、リセット解除に基づくN信号を出力線210に出力する。時刻t306~t308の期間では、画素200aは、光電変換に基づくS信号を出力線209に出力し、画素200bは、リセット解除に基づくN信号を出力線210に出力する。
第6フレームの途中で、全体制御・演算回路104は、AF評価値に基づいて、撮影レンズ111の駆動を停止するためのレンズ停止命令を発行する。レンズ駆動回路110は、レンズ停止命令を入力すると、次の第7フレームで、撮影レンズ111の駆動を停止する。タイミング発生回路102は、レンズ駆動命令を入力すると、次の第7フレームで、出力線210の電流源212を停止状態(オフ状態)にし、出力線209だけで全画素の読み出しを行うように撮像素子101を駆動する。これにより、撮像素子101の電力を低減する。
第7~第10フレームでは、全体制御・演算回路104は、レンズ駆動命令もレンズ停止命令も発行しない。第8~第10フレームでは、第7のフレームと同様に、レンズ駆動回路110は、撮影レンズ111の駆動を停止する。タイミング発生回路102は、出力線210の電流源212を停止状態(オフ状態)にし、出力線209だけで全画素の読み出しを行うように撮像素子101を駆動する。
第7~第10フレームは、撮影レンズ111が駆動しないフレームであり、ノイズ源が動作しないフレームである。第7~第10フレームの動作は、第1~第3フレームの動作と同様である。
以上のように、撮像装置100は、ノイズ発生が見込まれる場合にのみ、複数の出力線209および210を用いた読み出しを行うことで、電力を抑えながら時間依存性のノイズが除去された高品位な画像を得ることができる。
(その他の実施形態)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
なお、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。撮像装置100は、撮像素子101と信号処理回路103を別々の構成として説明したが、画像処理高速化のために撮像素子101に信号処理回路103を積層させた積層型の撮像素子でも実現可能である。撮像装置100は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ、車載カメラ等に適用可能である。
111 撮影レンズ、200 画素、201 フォトダイオード、202 転送スイッチ、203 リセットスイッチ、204 フローティングディフュージョン、205 行選択スイッチ、206 ソースフォロアトランジスタ、209,210 出力線、211,212 電流源

Claims (9)

  1. 第1の光電変換部を有する第1の画素と、
    第2の光電変換部を有する第2の画素と、
    第1の期間では、前記第1の画素のリセット解除に基づく第1の信号と前記第2の画素のリセット解除に基づく第2の信号を出力し、第2の期間では、前記第1の画素の光電変換に基づく第3の信号と前記第2の画素のリセット解除に基づく第4の信号を出力するように制御する制御手段と、
    前記第3の信号と前記第1の信号との差分から、前記第4の信号と前記第2の信号との差分を減算することによって、前記第3の信号と前記第1の信号との差分を補正する補正手段と
    を有し、
    前記制御手段は、
    ノイズ源が動作するフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号と前記第2の画素のリセット解除に基づく第2の信号を出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号と前記第2の画素のリセット解除に基づく第4の信号を出力するように制御し、
    ノイズ源が動作しないフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号を出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号を出力するように制御し、
    動画撮影中に前記ノイズ源が動作するフレームと前記ノイズ源が動作しないフレームとで制御を切り替えることを特徴とする撮像装置。
  2. 前記第1の画素は、
    光を電荷に変換する前記第1の光電変換部と、
    第1の蓄積部と、
    前記第1の光電変換部により変換された電荷を前記第1の蓄積部に転送する第1の転送スイッチとを有し、
    前記第1の画素は、前記第1の蓄積部の電荷量に応じた信号を出力し、
    前記第2の画素は、
    光を電荷に変換する前記第2の光電変換部と、
    第2の蓄積部と、
    前記第2の光電変換部により変換された電荷を前記第2の蓄積部に転送する第2の転送スイッチとを有し、
    前記第2の画素は、前記第2の蓄積部の電荷量に応じた信号を出力することを特徴とする請求項1に記載の撮像装置。
  3. 前記制御手段は、
    前記第1の期間では、前記第1の画素の前記第1の転送スイッチのオフ状態で前記第1の蓄積部のリセット解除に基づく第1の信号を出力し、前記第2の画素の前記第2の転送スイッチのオフ状態で前記第2の蓄積部のリセット解除に基づく第2の信号を出力し、
    前記第2の期間では、前記第1の画素の前記第1の転送スイッチのオン状態で前記第1の光電変換部の光電変換に基づく第3の信号を出力し、前記第2の画素の前記第2の転送スイッチのオフ状態で前記第2の蓄積部のリセット解除に基づく第4の信号を出力するように制御することを特徴とする請求項2に記載の撮像装置。
  4. 第1の出力線と、
    第2の出力線とをさらに有し、
    前記制御手段は、
    ノイズ源が動作するフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号を前記第1の出力線に出力し、前記第2の画素のリセット解除に基づく第2の信号を前記第2の出力線に出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号を前記第1の出力線に出力し、前記第2の画素のリセット解除に基づく第4の信号を前記第2の出力線に出力するように制御し、
    ノイズ源が動作しないフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号を前記第1の出力線に出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号を前記第1の出力線に出力するように制御することを特徴とする請求項1~3のいずれか1項に記載の撮像装置。
  5. 前記第1の光電変換部を含む前記第1の画素の行と、
    前記第2の光電変換部を含む前記第2の画素の行とを有し、
    前記補正手段は、列ごとに補正することを特徴とする請求項1~4のいずれか1項に記載の撮像装置。
  6. 前記第1の画素の2行と前記第2の画素の2行とが交互に配置されていることを特徴とする請求項5に記載の撮像装置。
  7. 前記第1の出力線に接続される第1の電流源と、
    前記第2の出力線に接続される第2の電流源とをさらに有し、
    前記ノイズ源が動作するフレームでは、前記第1の電流源と前記第2の電流源がオン状態になり、
    前記ノイズ源が動作しないフレームでは、前記第1の電流源がオン状態になり、前記第2の電流源がオフ状態になることを特徴とする請求項に記載の撮像装置。
  8. 前記ノイズ源が動作するフレームは、レンズが駆動するフレームであり、
    前記ノイズ源が動作しないフレームは、レンズが駆動しないフレームであることを特徴とする請求項1~7のいずれか1項に記載の撮像装置。
  9. 第1の光電変換部を有する第1の画素と、
    第2の光電変換部を有する第2の画素とを有する撮像装置の制御方法であって、
    第1の期間では、前記第1の画素のリセット解除に基づく第1の信号と前記第2の画素のリセット解除に基づく第2の信号を出力し、第2の期間では、前記第1の画素の光電変換に基づく第3の信号と前記第2の画素のリセット解除に基づく第4の信号を出力するように制御する制御ステップと、
    前記第3の信号と前記第1の信号との差分から、前記第4の信号と前記第2の信号との差分を減算することによって、前記第3の信号と前記第1の信号との差分を補正するステップと
    を有し、
    前記制御ステップにおいては、
    ノイズ源が動作するフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号と前記第2の画素のリセット解除に基づく第2の信号を出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号と前記第2の画素のリセット解除に基づく第4の信号を出力するように制御し、
    ノイズ源が動作しないフレームでは、前記第1の期間では、前記第1の画素のリセット解除に基づく第1の信号を出力し、前記第2の期間では、前記第1の画素の光電変換に基づく第3の信号を出力するように制御し、
    動画撮影中に前記ノイズ源が動作するフレームと前記ノイズ源が動作しないフレームとで制御を切り替えることを特徴とする撮像装置の制御方法。
JP2018200048A 2018-10-24 2018-10-24 撮像装置および撮像装置の制御方法 Active JP7271131B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018200048A JP7271131B2 (ja) 2018-10-24 2018-10-24 撮像装置および撮像装置の制御方法
US16/653,299 US11082648B2 (en) 2018-10-24 2019-10-15 Imaging apparatus having correction of signal difference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018200048A JP7271131B2 (ja) 2018-10-24 2018-10-24 撮像装置および撮像装置の制御方法

Publications (3)

Publication Number Publication Date
JP2020068457A JP2020068457A (ja) 2020-04-30
JP2020068457A5 JP2020068457A5 (ja) 2021-11-25
JP7271131B2 true JP7271131B2 (ja) 2023-05-11

Family

ID=70326010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018200048A Active JP7271131B2 (ja) 2018-10-24 2018-10-24 撮像装置および撮像装置の制御方法

Country Status (2)

Country Link
US (1) US11082648B2 (ja)
JP (1) JP7271131B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7176559B2 (ja) * 2018-03-30 2022-11-22 株式会社ニコン 撮像素子および撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018013422A (ja) 2016-07-21 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 検出装置及び電子機器
JP2018042060A (ja) 2016-09-06 2018-03-15 リコーイメージング株式会社 撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264971A (ja) 1985-05-20 1986-11-22 Olympus Optical Co Ltd 固体撮像装置
GB2317522B (en) * 1996-09-12 2000-09-27 Vsli Vision Limited Low noise operation of an image sensor
JP3911788B2 (ja) * 1997-03-10 2007-05-09 ソニー株式会社 固体撮像素子およびその駆動方法
WO2003079675A1 (fr) * 2002-03-20 2003-09-25 Sony Corporation Dispositif capteur d'image a semiconducteurs et son procede d'attaque
JP2005229373A (ja) * 2004-02-13 2005-08-25 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
GB2486428A (en) * 2010-12-14 2012-06-20 St Microelectronics Res & Dev Image sensor utilising analogue binning with ADC architecture
JP6004656B2 (ja) 2012-01-31 2016-10-12 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
JP6116152B2 (ja) * 2012-07-31 2017-04-19 キヤノン株式会社 イメージセンサ駆動装置および方法、放射線画像撮像装置
US20140361189A1 (en) * 2013-06-05 2014-12-11 Canon Kabushiki Kaisha Radiation imaging system
JP6579741B2 (ja) * 2014-10-09 2019-09-25 キヤノン株式会社 撮像装置及び放射線撮像システム
US10334189B1 (en) * 2018-06-06 2019-06-25 Smartsens Technology (Cayman) Co., Ltd. HDR pixel array with double diagonal binning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018013422A (ja) 2016-07-21 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 検出装置及び電子機器
JP2018042060A (ja) 2016-09-06 2018-03-15 リコーイメージング株式会社 撮像装置

Also Published As

Publication number Publication date
US20200137328A1 (en) 2020-04-30
US11082648B2 (en) 2021-08-03
JP2020068457A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
JP6688165B2 (ja) 撮像装置及び撮像システム
JP6776011B2 (ja) 撮像装置及び撮像システム
JP5718069B2 (ja) 固体撮像装置および撮像装置
RU2609540C2 (ru) Устройство захвата изображения и способ управления устройством захвата изображения
US8390692B2 (en) Image pick up apparatus and image pick up method capable of reading signal charge for image display by newly performing exposure while reading signal charge for still image by simultaneous exposure of all pixels
JP5959834B2 (ja) 撮像装置
JP5630991B2 (ja) 撮像装置
US20180070034A1 (en) Method and apparatus for imaging an object
CN109997352B (zh) 摄像装置、相机以及摄像方法
JP6872956B2 (ja) 撮像システム及び撮像システムの制御方法
JP6734649B2 (ja) 撮像装置、撮像システム、及び、撮像装置の制御方法
US10136086B2 (en) Image pickup apparatus and image pickup method
US9325919B2 (en) Image sensing apparatus
JP2008099066A (ja) 固体撮像装置
US7990439B2 (en) Solid-state imaging apparatus having photoelectric conversion device
US8305472B2 (en) Image capturing system
JP7271131B2 (ja) 撮像装置および撮像装置の制御方法
JP6574653B2 (ja) 撮像装置及び撮像システム
JP2019197985A (ja) 撮像装置及び撮像装置の制御方法
JP2016058877A (ja) 撮像装置及びその制御方法
WO2020080013A1 (ja) 撮像装置、撮像装置の制御方法および電子機器
JP2016103701A (ja) 撮像素子及びその制御方法
JP6393087B2 (ja) 撮像素子及び撮像装置
JP6415255B2 (ja) 撮像装置、その制御方法、および制御プログラム
JP5428792B2 (ja) 固体撮像素子およびその駆動方法、カメラシステム、プログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R151 Written notification of patent or utility model registration

Ref document number: 7271131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151