JP2008535141A - ソース線バイアス誤差に対してコントロールゲート補償を用いる不揮発性メモリおよび方法 - Google Patents
ソース線バイアス誤差に対してコントロールゲート補償を用いる不揮発性メモリおよび方法 Download PDFInfo
- Publication number
- JP2008535141A JP2008535141A JP2008504407A JP2008504407A JP2008535141A JP 2008535141 A JP2008535141 A JP 2008535141A JP 2008504407 A JP2008504407 A JP 2008504407A JP 2008504407 A JP2008504407 A JP 2008504407A JP 2008535141 A JP2008535141 A JP 2008535141A
- Authority
- JP
- Japan
- Prior art keywords
- source
- page
- voltage
- word line
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
ソース線バイアスは、読み出し/書き込み回路の接地ループ内のゼロでない抵抗によって取り込まれる誤差である。検知中、メモリセルのソースは、抵抗にまたがる電圧降下によって誤ってバイアスされ、加えられたコントロールゲートおよびドレイン電圧に誤差を生じる。加えられたコントロールゲートおよびドレイン電圧が、可能な限りメモリセルのソースの近くに位置する基準点を有する場合、この誤差は最小限に抑えられる。好適な一実施形態では、基準点は、ソース制御信号が加えられるノードに位置付けられる。メモリアレイが、並列に検知されるメモリセルのページに編成され、各ページ内のソースがページソース線に結合されている場合、基準点は、マルチプレクサを介して選択されたページのページソース線にあるように選択される。
Description
本発明は、一般的に、電気的に消去可能でプログラム可能な読み出し専用メモリ(EEPROM)およびフラッシュEEPROMのような不揮発性半導体メモリに関し、特に、接地ループ内の有限抵抗によるソースバイアス誤差に対して、印加されるコントロールゲート電圧を補償する改善された検知回路を有する不揮発性半導体メモリに関する。
電荷の不揮発性記憶が可能であって、特に、小形形状のファクタカードとしてパッケージ化されたEEPROMおよびフラッシュEEPROMの形態をとる固体メモリは、近年、様々なモバイルおよびハンドヘルド装置、特に、情報機器および家庭用電化製品において選択される記憶装置になった。固体メモリでもあるRAM(ランダムアクセスメモリ)とは異なって、フラッシュメモリは不揮発性であって、電源がオフに転換された後でも、記憶されたデータを保存する。高い費用にもかかわらず、フラッシュメモリは、大容量記憶用途においてますます用いられてきている。ハードドライブおよびフロッピー(登録商標)ディスクのような回転磁気媒体に基づく従来の大容量記憶装置は、モバイルおよびハンドヘルド環境に不適切である。その理由は、巨大になりがちなディスクドライブが、機械的に故障する傾向にあり、高遅延および大電力要件を有するためである。これらの所望されていない属性は、大部分のモバイルおよび携帯用途において、ディスクに基づく記憶装置を非実用的なものにする。その一方で、埋め込まれたフラッシュメモリと、取り外し可能なカードの形態をとるフラッシュメモリとの双方は、小形、低電力消費量、高速および高信頼性の特徴によってモバイルおよびハンドヘルド環境に理想的に適する。
EEPROMおよび電気的にプログラム可能な読み出し専用メモリ(EPROM)は、消去することができ、新たなデータをメモリセルに書き込む、または「プログラムする」ことができる不揮発性メモリである。双方とも、電界効果トランジスタ構造においてソース領域とドレイン領域との間にある半導体基板内のチャネル領域上に配置された導電性フローティング(非結合)ゲートを用いる。フローティングゲート上には、コントロールゲートが設けられている。トランジスタのしきい値電圧特性は、フローティングゲート上に保存されている電荷の量によって制御される。すなわち、フローティングゲート上の所定の電荷レベルに対して、対応する電圧(しきい値)が存在し、ソース領域とドレイン領域との間で導通を可能にするためにトランジスタが「オン」に転換される前に、この対応する電圧をコントロールゲートに印加する必要がある。
フローティングゲートは電荷の範囲を保持することができ、従って、フローティングゲートをしきい値電圧ウィンドウ内の任意のしきい値電圧レベルにプログラムすることができる。しきい値電圧ウィンドウの大きさは、フローティングゲート上にプログラムできる電荷の範囲に対応する装置の最小および最大しきい値レベルによって区切られている。一般的に、しきい値ウィンドウは、メモリ装置の特性、動作条件および経歴に依存する。原則として、ウィンドウ内の各々異なる分解可能なしきい値電圧レベル範囲を用いて、セルの限定されたメモリ状態を指定することができる。
メモリセルとして作用するトランジスタは、一般的に、2つの機構のうちの1つによって「プログラミング」状態にプログラムされる。「ホットエレクトロン注入」では、ドレインに印加された高電圧は、基板のチャネル領域にわたって電子を加速する。これと同時に、コントロールゲートに印加された高電圧は、薄肉ゲート誘電体を介してホットエレクトロンをフローティングゲートに引き込む。「トンネル注入」では、高電圧はコントロールゲートへ基板に対して印加される。このように、電子は基板から、介在するフローティングゲートへ引き込まれる。
メモリ装置を多数の機構によって消去することができる。EPROMの場合、フローティングゲートから紫外放射により電荷を取り除くことによってメモリは一括消去可能である。EEPROMの場合、基板へコントロールゲートに対して高電圧を印加し、これによって、薄肉酸化物をトンネルして基板のチャネル領域へフローティングゲート内の電子を誘導すること(すなわち、ファウラ−ノルドハイムトンネル現象)によってメモリセルは電気的に消去可能である。一般的に、EEPROMはバイトごとに消去可能である。フラッシュEEPROMの場合、メモリは、一斉にすべてのブロックを、または、1回に1つ以上のブロックを電気的に消去可能である。ブロックは、512バイト以上のメモリで構成することができる。
不揮発性メモリセルの例
一般的に、メモリ装置は、カード上に装着することができる1つ以上のメモリチップを備える。各メモリチップは、復号器、消去回路、書き込み回路および読み出し回路のような周辺回路によって支援されたメモリセルのアレイを備える。より精巧なメモリ装置は、知的かつ高水準のメモリ動作およびインターフェイスを実行するコントローラをも備える。今日、用いられている不揮発性固体メモリ装置が数多く商業的に成功している。これらのメモリ装置は異なる種類のメモリセルを用いることができ、各々の種類は1つ以上の電荷記憶素子を有する。
一般的に、メモリ装置は、カード上に装着することができる1つ以上のメモリチップを備える。各メモリチップは、復号器、消去回路、書き込み回路および読み出し回路のような周辺回路によって支援されたメモリセルのアレイを備える。より精巧なメモリ装置は、知的かつ高水準のメモリ動作およびインターフェイスを実行するコントローラをも備える。今日、用いられている不揮発性固体メモリ装置が数多く商業的に成功している。これらのメモリ装置は異なる種類のメモリセルを用いることができ、各々の種類は1つ以上の電荷記憶素子を有する。
図1A〜1Eには、不揮発性メモリセルの異なる例を線図的に示す。
図1Aには、電荷を記憶するフローティングゲートを有するEEPROMセルの形態をとる不揮発性メモリを線図的に示す。電気的に消去可能でプログラム可能な読み出し専用メモリ(EEPROM)はEPROMに類似の構造を有するが、適切な電圧が印加されると、UV放射にさらす必要なしにフローティングゲートから電荷を電気的に取り込みかつ取り除く機構をさらに備える。このようなセルおよびその製造方法の例は、米国特許第5,595,924号(特許文献1)に示されている。
図1Bには、選択ゲートと、コントロールまたはステアリングゲートとの双方を有するフラッシュEEPROMセルを線図的に示す。メモリセル10は、ソース拡散領域14とドレイン拡散領域16との間に「分割チャネル」12を有する。セルには、直列になっている2つのトランジスタT1,T2が効果的に形成されている。T1は、フローティングゲート20およびコントロールゲート30を有するメモリトランジスタとして作用する。フローティングゲートは、選択可能な量の電荷を記憶することができる。チャネルのT1部分を流れることができる電流の量は、コントロールゲート30上の電圧と、介在するフローティングゲート20に存在する電荷の量とに依存する。T2は、選択ゲート40を有する選択トランジスタとして作用する。選択ゲート40の電圧によってT2がオンに転換されると、これによって、チャネルのT1部分の電流がソースとドレインとの間を通過することができる。選択トランジスタは、コントロールゲートの電圧と独立してソース−ドレインチャネルと一緒にスイッチを構成する。1つの利点は、フローティングゲートの(正の)電荷空乏によってゼロのコントロールゲート電圧でも依然として導通しているこれらのセルをオフに転換するのに用いることができるということである。他の利点は、ソース側注入プログラミングを容易に実施できるということである。
分割チャネルメモリセルの簡単な一実施形態は、図1Bに示す破線によって線図的に示されているように同一のワード線に選択ゲートおよびコントロールゲートが接続されている場合である。この場合は、チャネルの一部にわたって配置された電荷記憶素子(フローティングゲート)と、他のチャネル部分および電荷記憶素子にわたって配置された(ワード線の一部である)コントロールゲート構造とを有することによって達成される。これによって、直列になっている2つのトランジスタでセルを効果的に形成し、一方(メモリトランジスタ)が電荷記憶素子上の電荷の量とワード線上の電圧との組み合わせを用いて、チャネルの対応部分を流れることができる電流の量を制御し、他方(選択トランジスタ)がゲートとして作用するワード線のみを有する。このようなセル、メモリシステムでの使用およびその製造方法の例が、米国特許第5,070,032号(特許文献2)、第5,095,344号(特許文献3)、第5,315,541号(特許文献4)、第5,343,063号(特許文献5)および第5,661,053号(特許文献6)に示されている。
図1Bに示す分割チャネルセルのさらなる精密な実施形態は、選択ゲートおよびコントロールゲートが独立し、それらの間の破線によって接続されていない場合である。1つの実施形態は、ワード線に対して垂直にある制御(またはステアリング)線に接続されたセルのアレイ内に一列のコントロールゲートを有する。その効果は、選択されたセルを読み出しまたはプログラムする場合に同時に2つの機能を実行する必要があることからワード線を開放するということである。これら2つの機能は、(1)選択トランジスタのゲートとして作用することであって、従って、選択トランジスタをオンおよびオフに転換するのに適切な電圧を必要とし、(2)ワード線と電荷記憶素子との間の電界(容量性)結合を介して電荷記憶素子の電圧を所望のレベルに駆動することである。これら機能の双方を単一電圧で最適に実行することは困難であることが多い。コントロールゲートおよび選択ゲートに別個の制御を用いると、ワード線は、機能(1)を実行するだけで足り、その一方で、追加の制御線は機能(2)を実行する。この能力によって、プログラミング電圧が対象のデータに適合された高性能なプログラミング設計を可能にする。フラッシュEEPROMアレイでの独立したコントロール(またはステアリング)ゲートの使用が、例えば、米国特許第5,313,421号(特許文献7)および第6,222,762号(特許文献8)に記載されている。
図1Cには、2重フローティングゲートと、独立した選択ゲートおよびコントロールゲートとを有する別のフラッシュEEPROMセルを線図的に示す。直列になっている3つのトランジスタを効果的に有すること以外、メモリセル10は、図1Bのメモリセルに類似する。この種のセルでは、2つの記憶素子(すなわち、T1左側およびT1右側の記憶素子)は、それらの間に選択トランジスタT1を有するソース拡散領域とドレイン拡散領域との間のチャネル上に含まれる。メモリトランジスタはそれぞれフローティングゲート20,20’およびコントロールゲート30,30’を有する。選択トランジスタT2は選択ゲート40によって制御される。どの時点においても、一対のメモリトランジスタの一方のみが、読み出しまたは書き込みのためにアクセスされる。記憶ユニットT1左側がアクセスされる場合、T2およびT1右側の双方はオンに転換されて、チャネルのT1左側部分の電流をソースとドレインとの間に流すことができる。これと同様に、記憶ユニットT1右側がアクセスされる場合、T2およびT1左側はオンに転換される。フローティングゲートに接近して選択ゲートポリシリコンの一部を有し、フローティングゲート内に記憶された電子が選択ゲートポリシリコンをトンネルすることができるのに充分な正の電圧(例えば、20V)を選択ゲートに印加することによって消去は達成される。
図1Dには、NANDチェーンに編成されたメモリセルのストリングを線図的に示す。NANDチェーン50は、ソースおよびドレインによってデイジーチェーンに構成された一連のメモリトランジスタM1,M2,...Mn(n=4,8,16またはそれ以上)から成る。一対の選択トランジスタS1,S2は、NANDチェーンのソース端子54およびドレイン端子56を介する外部とのメモリトランジスタチェーン接続を制御する。メモリアレイでは、ソース選択トランジスタS1がオンに転換されると、ソース端子はソース線に結合される。これと同様に、ドレイン選択トランジスタS2がオンに転換されると、NANDチェーンのドレイン端子は、メモリアレイのビット線に結合される。チェーン内の各メモリトランジスタは、所定のメモリ状態を表すために所定量の電荷を記憶する電荷記憶素子を有する。各メモリトランジスタのコントロールゲートは、読み出しおよび書き込み動作を制御する。各選択トランジスタS1,S2のコントロールゲートは、ソース端子54およびドレイン端子56をそれぞれ介してNANDチェーンへのアクセスを制御する。
NANDチェーン内のアドレス指定されたメモリトランジスタがプログラミング中に読み出されベリファイされる場合、コントロールゲートには適切な電圧が供給される。これと同時に、NANDチェーン50内の残りのアドレス指定されていないメモリトランジスタは、充分な電圧がコントロールゲートに印加されることによって完全にオンに転換される。このように、導通経路は、個々のメモリトランジスタのソースからNANDチェーンのソース端子54へ効果的に生成され、これと同様に、個々のメモリトランジスタのドレインからチェーンのドレイン端子56へ効果的に生成される。このようなNANDチェーン構造を有するメモリ装置は、米国特許第5,570,315号(特許文献9)、第5,903,495号(特許文献10)および第6,046,935号(特許文献11)に記載されている。
図1Eには、電荷を記憶するため、誘電体層を有する不揮発性メモリを線図的に示す。前述した導電性フローティングゲート素子の代わりに、誘電体層が用いられる。誘電体記憶素子を用いるこのようなメモリ装置は、エイタンらによる「NROM:新規な局所的トラッピング、2ビット不揮発性メモリセル」,IEEE電子デバイスレター,第21巻,第11号,2000年11月,543〜545頁 (Eitan et al., “NROM: A Novel Localized Trapping, 2‐Bit Nonvolatile Memory Cell," IEEE Electron Device Letters, Vol. 21, No. 11, November, 2000, pp. 543-545) (非特許文献1)に記載されている。ONO誘電体層は、ソース拡散領域とドレイン拡散領域との間のチャネルにわたって延在する。1つのデータビットに対する電荷は、ドレインに隣接する誘電体層内に局限され、他のデータビットに対する電荷は、ソースに隣接する誘電体層内に局限される。例えば、米国特許第5,768,192号(特許文献12)および第6,011,725号(特許文献13)は、2つの二酸化ケイ素層間に挟まれた捕捉誘電体を有する不揮発性メモリセルを開示している。多状態データ記憶は、誘電体内の空間的に分離された電荷記憶領域の2値(バイナリー)状態を別々に読み出すことによって実施される。
メモリアレイ
一般的に、メモリ装置は、行および列に配置され、ワード線およびビット線によってアドレス可能であるメモリセルの2次元アレイから成る。NOR形またはNAND形構造に従ってアレイを形成することができる。
一般的に、メモリ装置は、行および列に配置され、ワード線およびビット線によってアドレス可能であるメモリセルの2次元アレイから成る。NOR形またはNAND形構造に従ってアレイを形成することができる。
NORアレイ
図2には、メモリセルのNORアレイの一例を示す。NOR形構造を有するメモリ装置は、図1Bまたは図1Cに示す種類のセルを用いて実施される。メモリセルの各行はソースおよびドレインによってデイジーチェーンに接続されている。この設計は、仮想接地設計と称されることがある。各メモリセル10はソース14、ドレイン16、コントロールゲート30および選択ゲート40を有する。行内のセルは、ワード線42に接続された選択ゲートを有する。列内のセルは、選択されたビット線34,36にそれぞれ接続されたソースおよびドレインを有する。メモリセルが、独立して制御されるコントロールゲートおよび選択ゲートを有する幾つかの実施形態では、ステアリング線32も列内のセルのコントロールゲートを接続する。
図2には、メモリセルのNORアレイの一例を示す。NOR形構造を有するメモリ装置は、図1Bまたは図1Cに示す種類のセルを用いて実施される。メモリセルの各行はソースおよびドレインによってデイジーチェーンに接続されている。この設計は、仮想接地設計と称されることがある。各メモリセル10はソース14、ドレイン16、コントロールゲート30および選択ゲート40を有する。行内のセルは、ワード線42に接続された選択ゲートを有する。列内のセルは、選択されたビット線34,36にそれぞれ接続されたソースおよびドレインを有する。メモリセルが、独立して制御されるコントロールゲートおよび選択ゲートを有する幾つかの実施形態では、ステアリング線32も列内のセルのコントロールゲートを接続する。
多くのフラッシュEEPROM装置は、互いに接続されたコントロールゲートおよび選択ゲートが各々に形成されたメモリセルを用いて実施される。この場合、ステアリング線およびワード線が各行に沿ってセルのすべてのコントロールゲートおよび選択ゲートを単に接続する必要はない。これらの設計の例は、米国特許第5,172,338号(特許文献14)および第5,418,752号(特許文献15)に開示されている。これらの設計では、ワード線は本質的に2つの機能、すなわち、読み出しまたはプログラムするための行選択と行内のすべてのセルにコントロールゲート電圧を供給することとを実行する。
NANDアレイ
図3には、図1Dに示すようなメモリセルのNANDアレイの一例を示す。NANDチェーンの各列に沿って、ビット線は各NANDチェーンのドレイン端子56に結合されている。NANDチェーンの各行に沿って、ソース線はすべてのソース端子54を接続することができる。また、行に沿っているNANDチェーンのコントロールゲートは、一連の対応するワード線に接続されている。接続されたワード線を介してコントロールゲートに適切な電圧を用いて一対の選択トランジスタ(図1D参照)をオンに転換することによってNANDチェーンの行全体をアドレス指定することができる。NANDチェーン内のメモリセルを示すメモリトランジスタが読み出されると、チェーンに流れる電流が、読み出されるセル内に記憶された電荷のレベルに本質的に依存するようにチェーン内の残りのメモリトランジスタは関連のワード線を介して確実にオンに転換される。NAND構造アレイおよびメモリシステムの一部としての動作の例は、米国特許第5,570,315号(特許文献9)、第5,774,397号(特許文献16)および第6,046,935号(特許文献17)に記載されている。
図3には、図1Dに示すようなメモリセルのNANDアレイの一例を示す。NANDチェーンの各列に沿って、ビット線は各NANDチェーンのドレイン端子56に結合されている。NANDチェーンの各行に沿って、ソース線はすべてのソース端子54を接続することができる。また、行に沿っているNANDチェーンのコントロールゲートは、一連の対応するワード線に接続されている。接続されたワード線を介してコントロールゲートに適切な電圧を用いて一対の選択トランジスタ(図1D参照)をオンに転換することによってNANDチェーンの行全体をアドレス指定することができる。NANDチェーン内のメモリセルを示すメモリトランジスタが読み出されると、チェーンに流れる電流が、読み出されるセル内に記憶された電荷のレベルに本質的に依存するようにチェーン内の残りのメモリトランジスタは関連のワード線を介して確実にオンに転換される。NAND構造アレイおよびメモリシステムの一部としての動作の例は、米国特許第5,570,315号(特許文献9)、第5,774,397号(特許文献16)および第6,046,935号(特許文献17)に記載されている。
ブロック消去
電荷記憶メモリ装置のプログラミング動作は、さらなる電荷を電荷記憶素子に追加することしかできない。従って、プログラミング動作より前に、電荷記憶素子内に存在する電荷を除去(または消去)する必要がある。メモリセルの1つ以上のブロックを消去する消去回路(図示せず)が設けられている。EEPROMのような不揮発性メモリは、セルのアレイ全体またはアレイのセルのかなりの部分が電気的に同時に(すなわち、一瞬に)消去される場合に「フラッシュ」EEPROMと称される。消去されると、次に、セルのこの部分を再プログラムすることができる。同時に消去できるセルのこの部分は、1つ以上のアドレス指定可能な消去単位を構成することができる。一般的に、消去単位またはブロックは1つ以上のページのデータを記憶し、ページはプログラミングおよび読み出しの単位であるが、単一の動作で2つ以上のページをプログラムまたは読み出すことができる。一般的に、各ページは1つ以上のセクタのデータを記憶し、セクタの大きさはホストシステムによって定義される。一例として、磁気ディスクドライブによって確立された規格に従う512バイトのユーザデータと、ユーザデータおよび/またはそれらが記憶されたブロックに関する幾らかのバイト数のオーバーヘッド情報とから成るセクタが挙げられる。
電荷記憶メモリ装置のプログラミング動作は、さらなる電荷を電荷記憶素子に追加することしかできない。従って、プログラミング動作より前に、電荷記憶素子内に存在する電荷を除去(または消去)する必要がある。メモリセルの1つ以上のブロックを消去する消去回路(図示せず)が設けられている。EEPROMのような不揮発性メモリは、セルのアレイ全体またはアレイのセルのかなりの部分が電気的に同時に(すなわち、一瞬に)消去される場合に「フラッシュ」EEPROMと称される。消去されると、次に、セルのこの部分を再プログラムすることができる。同時に消去できるセルのこの部分は、1つ以上のアドレス指定可能な消去単位を構成することができる。一般的に、消去単位またはブロックは1つ以上のページのデータを記憶し、ページはプログラミングおよび読み出しの単位であるが、単一の動作で2つ以上のページをプログラムまたは読み出すことができる。一般的に、各ページは1つ以上のセクタのデータを記憶し、セクタの大きさはホストシステムによって定義される。一例として、磁気ディスクドライブによって確立された規格に従う512バイトのユーザデータと、ユーザデータおよび/またはそれらが記憶されたブロックに関する幾らかのバイト数のオーバーヘッド情報とから成るセクタが挙げられる。
読み出し/書き込み回路
通常の2状態EEPROMセルでは、少なくとも1つの電流区切り点レベルは、導通ウィンドウを2つの領域に区画するように確立される。予め決定された一定の電圧を印加することによってセルが読み出される場合、ソース/ドレイン電流は、区切り点レベル(または、基準電流IREF )と比較することによってメモリ状態に分解される。電流読み出しが区切り点レベルの読み出しよりも高い場合、セルは一方の論理状態(例えば、「0」状態)にあると決定される。その一方で、電流が区切り点レベルの電流よりも少ない場合、セルは他方の論理状態(例えば、「1」状態)にあると決定される。従って、このような2状態セルは1ビットのデジタル情報を記憶する。外部からプログラムすることができる基準電流源は、メモリシステムの一部として区切り点レベルの電流を発生するために設けられることが多い。
通常の2状態EEPROMセルでは、少なくとも1つの電流区切り点レベルは、導通ウィンドウを2つの領域に区画するように確立される。予め決定された一定の電圧を印加することによってセルが読み出される場合、ソース/ドレイン電流は、区切り点レベル(または、基準電流IREF )と比較することによってメモリ状態に分解される。電流読み出しが区切り点レベルの読み出しよりも高い場合、セルは一方の論理状態(例えば、「0」状態)にあると決定される。その一方で、電流が区切り点レベルの電流よりも少ない場合、セルは他方の論理状態(例えば、「1」状態)にあると決定される。従って、このような2状態セルは1ビットのデジタル情報を記憶する。外部からプログラムすることができる基準電流源は、メモリシステムの一部として区切り点レベルの電流を発生するために設けられることが多い。
メモリ容量を増大するため、フラッシュEEPROM装置は、半導体技術の状態が進歩するにつれて、ますます高い密度で製造されてきている。記憶容量を増大させる別の方法は、各メモリセルに3つ以上の状態を記憶させることである。
多状態またはマルチレベルEEPROMメモリセルの場合、各セルが2ビット以上のデータを記憶することができるように導通ウィンドウは2つ以上の区切り点によって3つ以上の領域に区画される。従って、所定のEEPROMアレイが記憶できる情報は、各セルが記憶できる状態の数と共に増大される。多状態またはマルチレベルメモリセルを有するEEPROMまたはフラッシュEEPROMが、米国特許第5,172,338号(特許文献14)に記載されている。
実際には、セルのメモリ状態は、基準電圧がコントロールゲートに印加されているときにセルのソースおよびドレイン電極にわたる伝導電流を検知することによって一般に読み出される。従って、セルのフローティングゲート上の所定の電荷ごとに、一定の基準コントロールゲート電圧に対して、対応する伝導電流を検出することができる。これと同様に、フローティングゲート上にプログラムできる電荷の範囲は、対応するしきい値電圧ウィンドウまたは対応する伝導電流ウィンドウを定義する。
あるいはまた、区画された電流ウィンドウ内の伝導電流を検出する代わりに、所定のメモリ状態に対して試験用にコントロールゲートでしきい値電圧を設定し、伝導電流がしきい値電流よりも低いかまたは高いかを検出することが可能である。1つの実施例では、しきい値電流に対する伝導電流の検出は、伝導電流がビット線のキャパシタンスを介して放電している速度を検査することによって達成される。
図4には、フローティングゲートがどの時点においても選択的に記憶できる4つの異なる電荷Q1〜Q4についてソース−ドレイン電流ID とコントロールゲート電圧VCGとの間の関係を示す。4つの実線のID 対VCG曲線は、4つの可能なメモリ状態にそれぞれ対応してメモリセルのフローティングゲート上にプログラムできる4つの可能な電荷レベルを表す。一例として、一集団のセルのしきい値電圧ウィンドウは、0.5Vから3.5Vまでの範囲に及ぶことができる。しきい値ウィンドウを0.5Vごとの間隔で5つの領域に区画することによって6つのメモリ状態を画定することができる。例えば、図に示されているように2μAの基準電流IREF が用いられる場合、曲線が、VCG=0.5Vおよび1.0Vにより区画されたしきい値ウィンドウの領域内でIREFと交差するので、Q1でプログラムされたセルをメモリ状態「1」にあると見なすことができる。これと同様に、Q4はメモリ状態「5」にある。
前述したことから分かるように、メモリセルに記憶させる状態が多くなるほど、より細かくしきい値ウィンドウが分割される。これによって、必要とされる分解能を達成できるようにプログラミングおよび読み出し動作に高い精度が必要とされる。
米国特許第4,357,685号(特許文献18)には、2状態EPROMをプログラムする方法であって、セルが所定の状態にプログラムされる場合、逓増的な電荷をフローティングゲートに追加するたびにセルが連続的なプログラミング電圧パルスを受ける方法が開示されている。パルス間では、セルは、区切り点レベルに対するソース−ドレイン電流を決定するために読み返され、またはベリファイされる。電流状態が所望の状態に達したことがベリファイされたら、プログラミング動作は停止する。用いられるプログラミングパルス列は、逓増的な期間または振幅を有することができる。
従来技術のプログラミング回路は、しきい値ウィンドウを通して消去または接地状態から、対象の状態が達成されるまでのステップに単にプログラミングパルスを適用する。実際には、適切な分解能を可能にするため、区画または画定された各領域は、交差するために少なくとも約5つのプログラミングステップを必要とする。この性能は、2状態メモリセルに受け入れられる。しかし、多状態セルに対しては、必要とされるステップの数が区画の数と共に増大するので、プログラミング精度または分解能を増大させる必要がある。例えば、16状態セルは、対象の状態にプログラムするために平均して少なくとも40個のプログラミングパルスを必要とすることがある。
図5には、行復号器130および列復号器160を介して読み出し/書き込み回路170によってアクセスできるメモリアレイ100の一般的な配置を有するメモリ装置を線図的に示す。図2および図3に関連して説明したように、メモリアレイ100内のメモリセルのメモリトランジスタは、一連の選択された(1つ以上の)ワード線および(1つ以上の)ビット線を介してアドレス可能である。適切な電圧を、アドレス指定されたメモリトランジスタのそれぞれのゲートに印加するため、行復号器130は1つ以上のワード線を選択し、列復号器160は1つ以上のビット線を選択する。アドレス指定されたメモリトランジスタのメモリ状態を読み出しまたは書き込む(プログラムする)読み出し/書き込み回路170が設けられている。読み出し/書き込み回路170は、ビット線を介してアレイ内のメモリ素子と接続できる多数の読み出し/書き込みモジュールを備える。
読み出し/書き込み性能および精度に影響を及ぼす要因
読み出しおよびプログラミング性能を改善するため、アレイ内の複数の電荷記憶素子またはメモリトランジスタは並列に読み出されるかまたはプログラムされる。従って、メモリ素子の論理「ページ」が同時に読み出されるかまたはプログラムされる。既存のメモリ構造では、一般的に、行は、インターリーブされた幾つかのページを含む。ページの全メモリ素子は同時に読み出されるかまたはプログラムされる。列復号器は、インターリーブされたページのそれぞれ1つを対応する数の読み出し/書き込みモジュールに選択的に接続する。例えば、1つの実施例では、メモリアレイは、532バイト(512バイト+20バイトのオーバーヘッド)のページサイズを有するように設計される。各列がドレインビット線を含み、1行当たりに、インターリーブされたページが2つある場合、合計して8,512個の列になり、各ページが4,256個の列と関連する。4,256個の検知モジュールは、すべての偶数ビット線または奇数ビット線のどちらかを並列に読み出しまたは書き込むように接続可能である。このように、並列して4,256ビット(すなわち、532バイト)のページのデータはメモリ素子のページから読み出され、またはメモリ素子のページにプログラムされる。読み出し/書き込み回路170を形成する読み出し/書き込みモジュールを様々な構造に配置することができる。
読み出しおよびプログラミング性能を改善するため、アレイ内の複数の電荷記憶素子またはメモリトランジスタは並列に読み出されるかまたはプログラムされる。従って、メモリ素子の論理「ページ」が同時に読み出されるかまたはプログラムされる。既存のメモリ構造では、一般的に、行は、インターリーブされた幾つかのページを含む。ページの全メモリ素子は同時に読み出されるかまたはプログラムされる。列復号器は、インターリーブされたページのそれぞれ1つを対応する数の読み出し/書き込みモジュールに選択的に接続する。例えば、1つの実施例では、メモリアレイは、532バイト(512バイト+20バイトのオーバーヘッド)のページサイズを有するように設計される。各列がドレインビット線を含み、1行当たりに、インターリーブされたページが2つある場合、合計して8,512個の列になり、各ページが4,256個の列と関連する。4,256個の検知モジュールは、すべての偶数ビット線または奇数ビット線のどちらかを並列に読み出しまたは書き込むように接続可能である。このように、並列して4,256ビット(すなわち、532バイト)のページのデータはメモリ素子のページから読み出され、またはメモリ素子のページにプログラムされる。読み出し/書き込み回路170を形成する読み出し/書き込みモジュールを様々な構造に配置することができる。
前述したように、従来のメモリ装置は、一度にすべての偶数または奇数のビット線に対して大規模に並列に動作することによって読み出し/書き込み動作を改善する。インターリーブされた2つのページから成る行のこの「交互ビット線」構造は、読み出し/書き込み回路のブロックを適合させるという問題を軽減するのに役立つ。このことは、ビット線間容量結合を制御するという考慮事項によっても影響を受ける。ブロック復号器は、一連の読み出し/書き込みモジュールを偶数ページまたは奇数ページに多重化するのに用いられる。このように、1セットのビット線が読み出されまたはプログラムされるときは常に、インターリーブなセットを接地して、すぐ隣との結合を最小限にすることができる。
しかし、インターリーブページ構造は、少なくとも3つの態様において不利である。第1に、インターリーブページ構造は、追加の多重化回路を必要とする。第2に、インターリーブページ構造は、遅い性能を有する。ワード線によって接続されたメモリセルまたは1行内のメモリセルの読み出しまたはプログラミングを終了するため、2度の読み出しまたは2度のプログラミング動作が必要とされる。第3に、インターリーブページ構造は、奇数ページおよび偶数ページに別々に行われるような2つの隣接する部分が異なる時点でプログラムされるとき、フローティングゲートレベルで隣接する電荷記憶素子間の電界結合のような他の妨害による影響に対処するのにも最適ではない。
米国公開特許出願第2004/0057318号(特許文献19)には、複数の連続するメモリセルを並列に検知することができるメモリ装置および方法が開示されている。例えば、同じワード線を共有する行に沿っているすべてのメモリセルは、ページとして同時に読み出されるかまたはプログラムされる。この「全ビット線」構造は、隣接からの妨害による影響によって生じる誤差を最小限に抑えながら「交互ビット線」構造の性能を2倍にする。しかし、全ビット線の検知は、相互キャパシタンスからもたらされる電流によって、隣接するビット線間のクロストークの問題を生じさせる。この問題は、伝導電流が検知されている間、時間にほとんど依存せずにビット線の各隣接対間の電圧差を保つことによって対処される。この条件が課される場合、様々なビット線のキャパシタンスによるすべての変位電流が脱落する。その理由は、それらがすべて、時間的に変化する電圧差に依存するためである。各ビット線に結合された検知回路は、接続されたビット線のいかなる隣接対の電位差も時間に依存しないようにビット線上に電圧クランプを有する。クランプされるビット線電圧が用いられると、ビット線キャパシタンスによる放電を検知する従来の方法を適用することができない。その代わり、検知回路および方法は、ビット線から独立して伝導電流が所定のコンデンサを放電または充電する速度を考慮することによってメモリセルの伝導電流を決定することができる。このことによって、検知回路はメモリアレイの構造から(すなわち、ビット線キャパシタンスから)独立することができる。特に、このことによって、検知中、ビット線電圧をクランプすることができ、これによって、ビット線クロストークを回避する。
前述したように、従来のメモリ装置は、大規模に並列に動作することによって読み出し/書き込み動作を改善する。このアプローチは性能を改善するが、読み出しおよび書き込み動作の精度に悪影響を及ぼす。
1つの問題として、ソース線バイアス誤差が挙げられる。この問題は、多数のメモリセルが、ソース線内で互いに接地点に結合されたソースを有するメモリ構造に対して特に深刻である。共通のソースを有するこれらメモリセルの同時検知は、ソース線を介してかなりの電流を生じさせる。このことは、ソース線でのゼロでない抵抗のため、真の接地点と各メモリセルのソース電極との間にかなりの電位差を生じさせる。検知中、各メモリセルのコントロールゲートに供給されたしきい値電圧はソース電極に対するものであるが、システム電源は真の接地点に対するものである。従って、検知は、ソース線バイアス誤差の存在により不正確になることがある。
米国公開特許出願第2004/0057287号(特許文献20)には、複数の連続するメモリセルを並列に検知することができるメモリ装置および方法が開示されている。ソース線バイアスの減少は、マルチパス検知の機能および技術を有する読み出し/書き込み回路によって達成される。メモリセルのページが並列に検知される場合、各パスは、所定の限界電流値よりも高い伝導電流を有するメモリセルを識別し遮断するのに役立つ。識別されたメモリセルは、関連するビット線を接地点に引き込むことによって遮断される。言い換えれば、高い伝導電流を有し、現在の検知に無関係であるこれらのセルは、現在の検知の実際のデータが読み出される前に識別され、これらの電流を遮断させる。
従って、一般的に、電力消費量を減少させる高性能かつ大容量の不揮発性メモリが必要とされる。特に、電力効率の良い読み出しおよび書き込み性能が高められた小形不揮発性メモリが必要とされる。
米国特許第5,595,924号
米国特許第5,070,032号
米国特許第5,095,344号
米国特許第5,315,541号
米国特許第5,343,063号
米国特許第5,661,053号
米国特許第5,313,421号
米国特許第6,222,762号
米国特許第5,570,315号
米国特許第5,903,495号
米国特許第6,046,935号
米国特許第5,768,192号
米国特許第6,011,725号
米国特許第5,172,338号
米国特許第5,418,752号
米国特許第5,774,397号
米国特許第6,046,935号
米国特許第4,357,685号
米国公開特許出願第2004/0057318号
米国公開特許出願第2004/0057287号
米国公開特許出願第2004/0109357号
米国特許出願第11/015,199号
エイタンらによる「NROM:新規な局所的トラッピング、2ビット不揮発性メモリセル」,IEEE電子デバイスレター,第21巻,第11号,2000年11月,543〜545頁
大容量かつ高性能な不揮発性メモリ装置の必要性は、対応するページのメモリセルを並列に読み出しかつ書き込む大規模なページの読み出し/書き込み回路を有することによって満たされる。特に、読み出しおよびプログラミング動作に誤差を取り込むことがある高密度チップ統合に固有の相互作用的な雑音の影響は、削減されるかまたは最小限に抑えられる。
ソース線バイアスは、読み出し/書き込み回路の接地ループ内のゼロでない抵抗によって取り込まれる誤差である。この誤差は、電流が流れるとき、チップの接地点へのソース経路の抵抗にまたがる電圧降下によって生じる。
本発明の一態様によれば、メモリセルのページが並列に検知され、それらのソースが互いに結合されて集約アクセスノードでセルソース信号を受信する場合、ワード線に供給された動作電圧は、チップの接地点よりはむしろ集約アクセスノードと同じ基準点を有する。このように、集約アクセスノードとチップの接地点との間のソースバイアス差のいずれも追跡され、ワード線電圧に対して補償される。
本発明の別の態様によれば、メモリセルのページが並列に検知され、それらのソースが同じページソース線に結合される場合、ワード線に供給された動作電圧は、チップの接地点よりはむしろページソース線のアクセスノードを基準にとる。このように、ページアクセスノードからチップの接地点までのいかなるソースバイアス差も追跡され、供給されたワード線電圧に対して補償される。
ソースバイアスを追跡し補償するための1つの好適な電圧制御回路では、電圧制御回路は、集約アクセスノードまたはページアクセスノードのいずれかに対する基本電圧を基準にとる。出力電圧は、調整可能な抵抗器にまたがる基準電流IREF によって生成される。カスケード電流ミラー回路は、出力電圧範囲にわたってIREF を一定に維持するのに用いられる。
ソースバイアスを追跡し補償するための別の好適な電圧制御回路では、電圧制御回路は、集約アクセスノードまたはページアクセスノードのいずれかに対する基本電圧を基準にとる。制御回路は、所望の出力電圧を獲得するため、基準電圧に対して電位分割器を用いる。基準電圧は調整出力駆動器によって駆動され、その後、出力レベルをDAC制御の電位分割器によって制御して、プログラムされた出力電圧を生成する。
本発明の追加の特徴および利点を、添付図面と併せて理解すべき以下の好適な実施形態の説明から理解できよう。
図6Aには、本発明が実施される文脈を提供する読み出し/書き込み回路のバンクを有する小形メモリ装置を線図的に示す。メモリ装置は、2次元アレイのメモリセル300、制御回路310および読み出し/書き込み回路370を含む。メモリアレイ300は、行復号器330を介してワード線によってアドレス指定され、列復号器360を介してビット線によってアドレス指定される。読み出し/書き込み回路370は、検知モジュール480のバンクとして実施され、(「ページ」とも称する)ブロックのメモリセルを並列に読み出させるかまたはプログラムさせる。好適な実施形態では、ページは、連続する一行のメモリセルから構成される。別の実施形態では、一行のメモリセルが複数のブロックまたはページに区画されている場合、読み出し/書き込み回路370を個々のブロックに多重化するブロックマルチプレクサ350が設けられている。
制御回路310は読み出し/書き込み回路370と共働してメモリアレイ300のメモリ動作を実行する。制御回路310は、状態マシン312、オンチップアドレス復号器314および電源制御モジュール316を含む。状態マシン312はメモリ動作のチップレベル制御を行う。オンチップアドレス復号器314は、ホストまたはメモリコントローラによって用いられるアドレスと、復号器330,370によって用いられるハードウェアアドレスとの間のアドレスインターフェイスを行う。電源制御モジュール316は、メモリ動作中、ワード線およびビット線に供給された電源および電圧を制御する。
図6Bには、図6Aに示された小形メモリ装置の好適な配置を示す。様々な周辺回路によるメモリアレイ300へのアクセスはアレイの両側で左右対称に実施され、これによって、両側にあるアクセス線および回路は半分に減少される。従って、行復号器は行復号器330A,330Bに分割され、列復号器は列復号器360A,360Bに分割されている。一行のメモリセルが複数のブロックに区画されている実施形態では、ブロックマルチプレクサ350はブロックマルチプレクサ350A,350Bに分割されている。これと同様に、読み出し/書き込み回路は、アレイ300の下部からビット線に接続する読み出し/書き込み回路370Aと、アレイ300の上部からビット線に接続する読み出し/書き込み回路370Bとに分割されている。このように、読み出し/書き込みモジュールの密度、従って、検知モジュール480のバンクの密度は、本質的に半分だけ減少される。
p個の検知モジュール480のバンク全体が並列に動作することによって、行に沿っているp個のセルのブロック(またはページ)を並列に読み出しまたはプログラムすることができる。一例のメモリアレイは、p=512バイト(512×8ビット)を有することができる。好適な実施形態では、ブロックは、一続きの行全体のセルである。別の実施形態では、ブロックは、行内のセルのサブセットである。例えば、セルのサブセットを、行全体の半分または行全体の4分の1とすることができる。セルのサブセットを、一続きの連続するセルとすることができ、または他のセルごと、あるいは所定数のセルごととすることができる。各検知モジュールは、メモリセルの伝導電流を検知するセンス増幅器を含む。好適なセンス増幅器は、米国公開特許出願第2004/0109357号(特許文献21)に開示されている。この公開特許出願は、その全体が本願明細書において参照により援用されている。
ソース線誤差の管理
メモリセルの検知に関する1つの潜在的な問題として、ソース線バイアスが挙げられる。多数のメモリセルが並列に検知される場合、結合電流は、有限抵抗を有する接地ループ内で著しい電圧降下を生じさせることがある。このことは結果としてソース線バイアスを生じさせ、ソース線バイアスは、しきい値電圧検知を用いる検知動作で誤差を引き起こす。しかも、線形領域に近接してセルが動作している場合、この領域内で伝導電流はソース−ドレイン電圧に一度反応し、ドレイン電圧がバイアスによってオフセットされると、ソース線バイアスは検知動作中に誤差を引き起こす。
メモリセルの検知に関する1つの潜在的な問題として、ソース線バイアスが挙げられる。多数のメモリセルが並列に検知される場合、結合電流は、有限抵抗を有する接地ループ内で著しい電圧降下を生じさせることがある。このことは結果としてソース線バイアスを生じさせ、ソース線バイアスは、しきい値電圧検知を用いる検知動作で誤差を引き起こす。しかも、線形領域に近接してセルが動作している場合、この領域内で伝導電流はソース−ドレイン電圧に一度反応し、ドレイン電圧がバイアスによってオフセットされると、ソース線バイアスは検知動作中に誤差を引き起こす。
図7Aは、ビット線電圧制御、ワード線電圧制御およびソース電圧制御の基準がすべてICメモリチップの同じ接地点からとられている従来の配置を示す。読み出し/書き込み回路370は、メモリセルのページに対して同時に動作する。読み出し/書き込み回路内の各検知モジュール480は、対応するセルにビット線36のようなビット線を介して結合されている。例えば、検知モジュール480は、メモリセル10の伝導電流i1(ソース−ドレイン電流)を検知する。伝導電流は、検知モジュールからビット線36を介してメモリセル10のドレインへ流れ、ソース14から出た後、ソース線34と、統合されたソース線40とを通過し、その後、ソース制御回路400を介してチップの接地点401に達する。一般的に、ソース線34は、メモリアレイ内の行に沿っているページ内のメモリセルの全ソースを結合する。集積回路チップでは、統合されたソース線40の複数の分岐がソース制御回路400に結合されるようにメモリアレイ内の個々の行のソース線34はすべて互いに結合されている。ソース制御回路400は、統合されたソース線40をチップの接地点401に引き込むように制御されるプルダウントランジスタ402を有する。チップの接地点401は、最終的にメモリチップの外部の接地パッド(例えば、Vssパッド)に結合されている。ソース線の抵抗を減少させるのに金属ストラップが用いられる場合でさえ、ゼロでない抵抗Rはメモリセルのソース電極と接地パッドとの間に残存する。一般的に、平均接地ループ抵抗Rは、50Ωにまで達することがある。
並列に検知されるメモリの全ページに対して、統合されたソース線40に流れる全電流は、すべての伝導電流の合計、すなわちiTOT =i1 +i2 +...,+ip である。一般的に、各メモリセルは、電荷記憶素子へプログラムされる電荷の量に依存する伝導電流を有する。メモリセルの所定のコントロールゲート電圧に対して、わずかなプログラムされた電荷は、比較的高い伝導電流を引き起こす(図4参照)。メモリセルのソース電極と接地点パッドとの間の経路に有限抵抗が存在する場合、抵抗にまたがる電圧降下は、Vdrop〜iTOT Rによって示される。
例えば、4,256個のビット線が同時に放電し、各々が1μAの電流を有する場合、ソース線電圧降下は、4,000線×1μA/線×50Ω〜0.2Vに等しい。このことは、接地電位にある代わりに、有効ソースが0.2Vであることを意味する。ビット線電圧およびワード線電圧が同じチップの接地点401を基準にとるので、0.2Vのこのソース線バイアスは、有効ドレイン電圧およびコントロールゲート電圧の双方を0.2Vだけ減少させる。
図7Bには、ソース線電圧降下によって引き起こされたメモリセルのしきい値電圧レベルでの誤差を示す。メモリセル10のコントロールゲート30に供給されたしきい値電圧VT はチップの接地点401に対するものである。しかし、メモリセルに生じる有効VT は、コントロールゲート30とソース14との電圧差である。供給されたVT と有効VT との間には、約Vdropの差またはΔVが存在する(ソース14からソース線までの電圧降下のわずかな原因は無視する)。メモリセルのしきい値電圧が検知される場合、このΔVまたはソース線バイアスは、例えば0.2Vの検知誤差の原因になる。このバイアスがデータに依存するので、すなわち、ページのメモリセルのメモリ状態に依存するので、このバイアスを容易に除去することができない。
図7Bには、ソース線電圧降下によって引き起こされたメモリセルのドレイン電圧レベルでの誤差をも示す。メモリセル10のドレイン16に印加されたドレイン電圧はチップの接地点401に対するものである。しかし、メモリセルに生じる有効ドレイン電圧VDSは、ドレイン16とソース14との電圧差である。供給された電圧と有効VDSとの間には、約ΔVの差が存在する。VDSに反応する動作領域でメモリセルが検知される場合、このΔVまたはソース線バイアスは検知誤差の原因になる。前述したように、このバイアスがデータに依存するので、すなわち、ページのメモリセルのメモリ状態に依存するので、このバイアスを容易に除去することができない。
図8には、4状態メモリに対するメモリセルのページの例示的な母集団分布におけるソースバイアス誤差の影響を示す。メモリ状態の各クラスタは、互いに明確に離間された伝導電流ISDの範囲内にプログラムされる。例えば、区切り点381は、「1」メモリ状態および「2」メモリ状態をそれぞれ表す2つのクラスタ間の限界電流値である。「2」メモリ状態の必要条件は、それが区切り点381よりも少ない伝導電流を有することである。ソース線バイアスが存在しない場合、供給されたしきい値電圧VT に関する母集団分布は実線の曲線によって示される。しかし、ソース線バイアス誤差のため、コントロールゲートでの各メモリセルの有効しきい値電圧は、接地点に対する供給された電圧からソース線バイアスΔVだけ減少される。これと同様に、有効ドレイン電圧も、供給された電圧からソース線バイアスだけ減少される。
結果として、ソース線バイアスは、有効電圧の不足分を補うように、より高い供給されたVT の方へ分布(破線)をシフトさせる。より高い(より低い電流の)メモリ状態の場合に対して、このシフトは大きくなる。区切り点381が、ソース線誤差を考慮せずに設計された場合、ソース線誤差の存在によって、「1」状態の最後尾の一部は、非導通領域に現れる伝導電流を有することになり、このことは、区切り点381よりも高いことを意味する。これによって、「2」状態(少ない導電性)として誤って画定された「1」状態(大きい導電性)の一部を生じさせる。
ソース線バイアスのドレイン補償
本発明の一態様によれば、メモリセルのページが並列に検知され、それらのソースが互いに結合されて集約アクセスノードでセルソース信号を受信する場合、ビット線に供給された動作電圧は、チップの接地点よりはむしろ集約アクセスノードと同じ基準点を有する。このように、集約アクセスノードとチップの接地点との間のソースバイアス差のいずれも追跡され、供給されたビット線電圧に対して補償される。
本発明の一態様によれば、メモリセルのページが並列に検知され、それらのソースが互いに結合されて集約アクセスノードでセルソース信号を受信する場合、ビット線に供給された動作電圧は、チップの接地点よりはむしろ集約アクセスノードと同じ基準点を有する。このように、集約アクセスノードとチップの接地点との間のソースバイアス差のいずれも追跡され、供給されたビット線電圧に対して補償される。
一般的に、各メモリセルがチップの接地点まで異なるネットワーク経路を有するので、各メモリセルからチップの接地点へのソース経路は、ある範囲にわたって変化する。しかも、各メモリセルの伝導電流は、メモリセルにプログラムされるデータに依存する。ページのメモリセル間でも、ソースバイアスに多少の変動が存在する。しかし、可能な限りメモリセルのソースの近くに基準点がとられる場合、誤差は少なくとも最小限に抑えられる。
図9Aには、本発明の好適な一実施形態に従って、セルソース信号がソース線にアクセスするノードに基準点を有することによってビット線電圧制御および/またはワード線電圧制御がソースバイアスに対して補償される配置を示す。図7Aに類似して、読み出し/書き込み回路370は、メモリセルのページに対して同時に動作する。読み出し/書き込み回路内の各検知モジュール480は、対応するセルにビット線36のようなビット線を介して結合されている。ページソース線34は、メモリアレイ内の行に沿っているページの各メモリセルのソースに結合されている。複数の行は、集約アクセスノード35を介してソース制御回路400に、かつ互いに結合されたページソース線を有する。ソース制御回路400は、抵抗Rs を有する統合されたソース線によって形成された接地経路を介して集約アクセスノード35、従ってページソース線34をチップの接地点401に引き込むように制御されるプルダウントランジスタ402を有する。最終的に、接地点401は、メモリチップの外部の接地パッド(例えば、Vssパッド)に接続されている。従って、ソース制御回路400は、集約アクセスノード35でセルソース信号を制御する。有限抵抗の接地経路のため、セルソース信号は0Vではなく、ΔV1 のソースバイアスを有する。
追跡用ビット線電圧クランプ700として具現されたビット線電圧制御は、データに依存するソースバイアスを補償するように実施される。このことは、外部の接地パッドの代わりに集約アクセスノード35のセルソース信号と同じ点を基準にとる出力電圧VBLC を出力部703内に生成することによって達成される。このように、少なくとも、統合されたソース線の抵抗Rs によるソースバイアスは削減される。
本発明の別の態様によれば、メモリセルのページが並列に検知され、それらのソースが同じページソース線に結合される場合、ビット線に供給された動作電圧は、チップの接地点よりはむしろページソース線のアクセスノードを基準にとる。このように、ページアクセスノードからチップの接地点までのいかなるソースバイアス差も追跡され、供給されたビット線電圧に対して補償される。
図9Bには、本発明の別の好適な実施形態に従って、ページソース線を基準にとることによってビット線電圧制御およびワード線電圧制御がソースバイアスに対して補償されることを示す。
その配置は、本質的にビット線電圧制御700およびワード線電圧制御800の基準点が、選択されたページソース線にとられること以外、図9Aの配置に類似する。ページソース線マルチプレクサ780は、選択されたページソース線を、基準点として作用するページアクセスノード37に選択的に結合するように用いられる。
追跡用ビット線電圧クランプ700として具現されるビット線電圧制御は、データに依存するソースバイアスを補償するように実施される。このことは、外部の接地パッドを基準にとる代わりに、ページソース線34のアクセスノード37の電圧を基準にとる出力電圧VBLC を出力部703内に生成することによって達成される。このように、ソースバイアスは、ページに固有であるアクセスノード37の基準点の位置によって良好に訂正される。
図10は、ソースバイアスに対して補償されたビット線電圧を提供するために追跡用ビット線電圧制御回路と協働する図9Aおよび図9Bに示された好適な検知モジュールの概略図である。図に示されている例では、検知モジュール480は、結合されたビット線36を介してNANDチェーン50内のメモリセルの伝導電流を検知する。検知モジュール480は、ビット線、センス増幅器600または読み出しバス499に選択的に結合することができる検知ノード481を有する。最初に、分離トランジスタ482が信号BLSによって有効にされた場合、分離トランジスタ482はビット線36を検知ノード481に接続する。センス増幅器600は検知ノード481を検知する。センス増幅器は、プリチャージ/クランプ回路640、セル電流弁別器650およびラッチ660を含む。
検知モジュール480は、検知すべきNANDチェーン内の選択されたメモリセルの伝導電流を有効にする。メモリセルのソースとドレインとの間に公称電圧差が存在する場合、伝導電流は、メモリセルにプログラムされた電荷と、加えられたVT (i)との関数である。検知前に、選択されたメモリセルのゲートへの電圧を、適切なワード線およびビット線を介して設定する必要がある。
プリチャージ動作は、選択されていないワード線を電圧Vreadに充電することから開始し、次に、選択されたワード線を、考慮中である所定のメモリ状態に対して予め決定されたしきい値電圧VT (i)に充電する。
その後、プリチャージ回路640は、ビット線電圧を、検知するのに適する予め決定されたドレイン電圧にする。このことは、NANDチェーン50内の選択されたメモリセルに流れるソース−ドレイン伝導電流を生じさせる。ソース−ドレイン伝導電流は、結合されたビット線36を介してNANDチェーンのチャネルから検出される。
VT (i)電圧が安定している場合、選択されたメモリセルの伝導電流またはプログラムされたしきい値電圧を、結合されたビット線36を介して検知することができる。従って、センス増幅器600は、メモリセル内の伝導電流を検知するために検知ノードに結合されている。セル電流弁別器650は、電流レベルの弁別器または比較器として作用する。セル電流弁別器650は、伝導電流が所定の限界電流値I0 (j)よりも高いかまたは低いかを効果的に決定する。伝導電流が所定の限界電流値I0 (j)よりも高い場合、ラッチ660は、信号INV=1を用いて、予め決定された状態に設定される。
プルダウン回路486は、ラッチ660が信号INVをハイ(HIGH)に設定したことに応答して有効にされる。プルダウン回路486は検知ノード481をプルダウンし、従って、接続されたビット線36を接地電圧にプルダウンする。ソースとドレインとの間に電圧差が存在しないため、プルダウン回路486は、コントロールゲート電圧にかかわらず伝導電流をメモリセル10に流さないようにする。
図9Aおよび図9Bに示すように、メモリセルのページは、対応する数の検知モジュール480によって動作される。ページコントローラ498は、制御およびタイミング信号を各検知モジュールに供給する。ページコントローラ498は、予め決定された一連の動作を介して各検知モジュール480を循環させ、しかも、動作中、予め決定された限界電流値I0 (j)を供給する。当該技術分野で周知なように、限界電流値を、検知に対する限界しきい値電圧または期間としても実施することができる。最後のパスの後、ページコントローラ498は信号NCOで伝送ゲート488を有効にして、検知したデータとして検知ノード481の状態を読み出しバス499に読み出す。全体で、すべてのマルチパスモジュール480から検知データのページが読み出される。類似の検知モジュールは、セルニアらによる「改善された低電圧動作のメモリ検知回路および方法」という2004年12月16日出願の米国特許出願第11/015,199号(特許文献22)に開示されている。この特許出願の全体が、本願明細書において参照により援用されている。
検知モジュール480は一定の電圧源を組み込み、検知中、ビット線を一定電圧に維持してビット線間結合を回避する。このことは、ビット線電圧クランプ610によって好適に実施される。ビット線電圧クランプ610は、ビット線36と直列接続されたトランジスタ428を用いてダイオードクランプのように動作する。そのゲートは、しきい値電圧VTNを上回る所望のビット線電圧VBLに等しい一定の電圧VBLC にバイアスされる。このように、ビット線電圧クランプ610は検知ノード481からビット線を分離し、所望のVBL=0.4〜0.7Vのような一定の電圧レベルをビット線に対して設定する。一般的に、ビット線電圧レベルは、長期のプリチャージ期間を回避するのに充分に低く、かつ接地雑音とVDCが0.2Vを上回る飽和領域で動作するような他の要因とを回避するのに充分に高いレベルに設定される。
従って、低いVBL、特に、線形領域にほぼ等しい低いVBLで動作する場合、わずかな変動が伝導電流の著しい変化につながることがあるので、VBLが正確に与えられることが重要である。このことは、VBLC =VBL+VTNを意味し、ソース線バイアスを最小限にするために正確に設定する必要がある。
図11には、図9Aおよび図9Bに示された追跡用ビット線電圧制御回路の好適な実施形態を示す。基本的に、追跡用ビット線電圧制御回路700は、出力電圧VBLC を出力線703上に供給する。出力電圧は、調整可能な抵抗R720にまたがる基準電流IREF によって実質的に生成される。カスケード電流ミラー回路730は、VBLC の範囲にわたってIREF を一定に維持するのに用いられる。カスケード電流ミラー回路730は2つの分岐を有する。第1の分岐は、直列になっているダイオードとして接続された2つのn形トランジスタ732,734によって形成され、鏡面対称の第2の分岐は、直列に接続された2つの他のn形トランジスタ736,738によって形成されている。トランジスタ732,736のゲートは相互接続され、トランジスタ734,738のゲートは相互接続されている。IREF が第1の分岐に流れ、第2の分岐にも鏡面対称に流れるようにIREF 源はトランジスタ732のドレインに接続されている。VHIGH源は、トランジスタ736のドレインに接続されている。トランジスタ734,738のソースは、基本レール701を形成するように相互接続されている。
出力電圧は、直列接続されたトランジスタ736,738の間にあるタップからとられている。基本レール701の電圧がV1である場合、VBLC =V1+VTNである。その理由は、トランジスタ734のドレインの電圧がV1とn形トランジスタのしきい値電圧とから成り、同じIREF が第2の分岐にも鏡面対称に流れ、この結果として、同じ電圧がトランジスタ738のドレイン上に現れるためである。
基本レール701の電圧V1は、電流2IREF に起因して抵抗R720にまたがる電圧降下と、ノード721の基本電圧とによって設定される。ノード721の基本電圧は、基本電圧選択器740によって選択可能である。制御信号ConSLがゲートでアサートされた場合、基本電圧選択器740は、トランジスタ742を介してノード721を集約アクセスノード35(図9A参照)またはページソース線のページアクセスノード37(図9B参照)に選択的に接続する。あるいはまた、制御信号ConGNDがゲートでアサートされた場合、選択器回路740は、トランジスタ744を介してノード721を接地点401に選択的に接続する。従って、信号ConSLがアサートされた場合、V1=ΔV1 +2IREF Rであり、追跡用ビット線電圧制御回路の出力は、VBLC =ΔV1 +2IREF R+VTNであることが分かる。ビット線電圧クランプ610(図10参照)を制御する場合、n形トランジスタ734は、ビット線電圧クランプ610を形成するトランジスタと同じVTNを有するように選択される。次に、所望のビット線電圧VBLが2IREF Rによって設定されるように抵抗Rは調整される。集約アクセスノード35またはページアクセスノード37を基準にとることによって、接地電位を上回るソースバイアスΔV1 の大部分は、VBLC 内で自動的に補償される。
ソース線バイアスのコントロールゲート補償
本発明のさらなる別の態様によれば、メモリセルのページが並列に検知され、それらのソースが、互いに結合されて集約アクセスノードでセルソース信号を受信する場合、ワード線に供給された動作電圧は、チップの接地点よりはむしろ集約アクセスノードと同じ基準点を有する。このように、集約アクセスノードとチップの接地点との間のソースバイアス差のいずれも追跡され、供給されたワード線電圧に対して補償される。
本発明のさらなる別の態様によれば、メモリセルのページが並列に検知され、それらのソースが、互いに結合されて集約アクセスノードでセルソース信号を受信する場合、ワード線に供給された動作電圧は、チップの接地点よりはむしろ集約アクセスノードと同じ基準点を有する。このように、集約アクセスノードとチップの接地点との間のソースバイアス差のいずれも追跡され、供給されたワード線電圧に対して補償される。
図9Aに示すように、追跡用ワード線電圧クランプ800として具現されたワード線電圧制御は、データに依存するソースバイアスを補償するように実施されている。このことは、外部の接地パッドの代わりに集約ノード35のセルソース信号と同じ点を基準にとる出力部803で出力電圧VWLを生成することによって達成される。このように、少なくとも、統合されたソース線(図7A参照)の抵抗によるソースバイアスは削減される。
本発明のさらなる別の態様によれば、メモリセルのページが並列に検知され、それらのソースが同じページソース線に結合されている場合、ワード線に供給された動作電圧は、チップの接地点よりはむしろページソース線のアクセスノードを基準にとる。このように、ページアクセスノードからチップの接地点までのいかなるソースバイアス差も追跡され、供給されたワード線電圧に対して補償される。
図9Bに示すように、追跡用ワード線電圧クランプ800として具現されたワード線電圧制御は、データに依存するソースバイアスを補償するように実施されている。このことは、外部の接地パッドの代わりに選択されたページソース線のアクセスノード37と同じ点を基準にとる出力部803で出力電圧VWLを生成することによって達成される。このように、ソースバイアスは、ページに固有であるアクセスノード37の基準点の位置によって良好に訂正される。
図12には、図9Aおよび図9Bに示された追跡用ワード線電圧制御回路の好適な実施形態を示す。実質的に、追跡用ワード線電圧制御回路800は、出力部803上に所望の出力電圧VWLを獲得するため、基準電圧に対して電位分割器を用いる。基準電圧VREF は、VREF回路820によって供給される。VREF は、調整出力駆動器830によって駆動される。駆動されたVREF の出力レベルは、プログラムされたVWLを出力部803で生成するようにDAC制御の電位分割器840によって制御される。
調整出力駆動器830は、比較器834からの出力を駆動するp形トランジスタ832を含む。p形トランジスタ832のドレインは電圧源VHIGHに接続され、ゲートは比較器834の出力によって制御される。比較器834は「−(負の)」端子でVREFを受信し、p形トランジスタのソースからフィードバックされた信号と比較する。また、コンデンサ836は、比較器の出力を「+(正の)」端子にAC結合させるのに用いられる。p形トランジスタ832のソースの電圧がVREF よりも少ない場合、比較器の出力はロー(Low)であって、p形トランジスタ832をオンに転換し、この結果、VREF のレベルまで上昇する電圧をソースに生じさせる。その一方で、VREF を上回っている場合、比較器の出力はp形トランジスタ832をオフに転換して調整を行い、これによって、駆動され調整されたVREF は電位分割器840にわたって現れる。電位分割器840は、一連の抵抗によって形成される。任意の2つの抵抗器間の各タップは、DAC1のような信号によってオンに転換されるトランジスタ844のようなトランジスタによって出力部803に切り替え可能である。このように、出力部803を電位分割器内のタップに選択的に接続することによって、VREF の所望の部分、すなわち(n×r/rTOT )×VREF を獲得することができる。ここで、nは、DACの設定に選択されたrの数である。
VREF 従ってVWLはノード821を基準にとる。ノード821の基本電圧は、基本電圧選択器850によって選択可能である。制御信号ConSLがゲートでアサートされた場合、基本電圧選択器850は、トランジスタ852を介してノード821を集約アクセスノード35(図9A参照)またはページソース線のページアクセスノード37(図9B参照)に選択的に接続する。あるいはまた、制御信号ConGNDがゲートでアサートされた場合、選択器回路850は、トランジスタ854を介してノード821を接地点401に選択的に接続する。従って、信号ConSLがアサートされた場合、ΔV1 はノード821に現れ、VREF回路820および電位分割器840の基本電圧になることが分かる。従って、追跡用ワード線電圧制御回路800の出力は、VWL=(n×r/rTOT )×VREF +ΔV1 である。集約アクセスノード35またはページアクセスノード37を基準にとることによって、接地電位を上回るソースバイアスΔV1 の大部分は、VWL内で自動的に補償される。
追跡用電圧制御回路800は、ビット線電圧クランプ610(図10参照)を制御するのに用いられるVBLC のソースバイアスを追跡するのにも用いることができる。実質的に、出力電圧は、VBL+VTN+ΔV1 を供給するように設定される。
特定の実施形態に関して本発明の様々な態様を説明してきたが、当然のことながら、本発明は、特許請求の範囲の全範囲内においてその権利が保護されるべきであることが理解できよう。
Claims (24)
- 並列に検知すべきメモリセルの個々のページを有する不揮発性メモリ装置であって、各メモリセルはソースと、ドレインと、電荷記憶ユニットと、前記ドレインおよび前記ソースに沿った伝導電流を制御するコントロールゲートとを有する不揮発性メモリ装置において、メモリセルのページを検知する方法であって、
ページソース線を形成するステップと、
前記ページの各メモリセルの前記ソースを前記ページソース線に結合するステップと、
検知動作のために、個々のページの前記ページソース線を、ソース電圧制御回路に接続する集約ノードに結合するステップと、
前記ページの各メモリセルの前記コントロールゲートをワード線に結合するステップと、
検知動作のために、前記ページの各メモリセルの前記ワード線に、予め決定されたワード線電圧を供給するステップであって、前記予め決定されたワード線電圧は、前記集約ノードと接地基準との間の任意の電圧差によって影響を受けないように前記集約ノードを基準にとる、供給するステップと、
を含むメモリセルのページを検知する方法。 - 請求項1記載のメモリセルのページを検知する方法において、
前記ページソース線は、前記ソース電圧制御回路の電位よりも高い電位である方法。 - 請求項1記載のメモリセルのページを検知する方法において、
前記ソース電圧制御回路は、前記接地基準を基準にとる方法。 - 請求項1記載のメモリセルのページを検知する方法において、
前記予め決定されたワード線電圧を供給するステップは、
調整された基準電圧を供給するステップと、
DAC制御の電位分割器を形成するステップと、
前記DAC制御の電位分割器を用いて、前記調整された基準電圧を分割することによって、前記予め決定されたワード線電圧を生成するステップと、
をさらに含む方法。 - 請求項1〜4のいずれか記載のメモリセルのページを検知する方法において、
前記メモリセルの各々は、1ビットのデータを記憶する方法。 - 請求項1〜4のいずれか記載のメモリセルのページを検知する方法において、
前記メモリセルの各々は、1ビットよりも多くのデータを記憶する方法。 - 並列に検知すべきメモリセルの個々のページを有する不揮発性メモリ装置であって、各メモリセルはソースと、ドレインと、電荷記憶ユニットと、前記ドレインおよび前記ソースに沿った伝導電流を制御するコントロールゲートとを有する不揮発性メモリ装置において、
ページ内の各メモリセルの前記ソースに結合されたページソース線と、
個々のページソース線に結合された集約ノードと、
メモリ動作のために、前記集約ノードを介して、選択されたページのページソース線に結合されたソース電圧制御回路と、
前記ページの各メモリセルの前記コントロールゲートに結合するワード線と、
検知動作のために、前記ページの各メモリセルの前記ワード線に、予め決定されたワード線電圧を供給するワード線電圧源であって、前記予め決定されたワード線電圧は、前記集約ノードと接地基準との間の任意の電圧差によって影響を受けないように前記集約ノードを基準にとる、ワード線電圧源と、
を備える不揮発性メモリ装置。 - 請求項7記載の不揮発性メモリ装置において、
前記ページソース線は、前記ソース電圧制御回路の電位よりも高い電位である不揮発性メモリ装置。 - 請求項7記載の不揮発性メモリ装置において、
前記ソース電圧制御回路は、前記接地基準を基準にとる不揮発性メモリ装置。 - 請求項7記載の不揮発性メモリ装置において、
前記ワード線電圧源は、
調整された基準電圧と、
DAC制御の電位分割器と、
前記DAC制御の電位分割器を用いて、前記調整された基準電圧を分割することによって与えられた出力の予め決定されたワード線電圧と、
をさらに備える不揮発性メモリ装置。 - 請求項7〜10のいずれか記載の不揮発性メモリ装置において、
前記メモリセルの各々は、1ビットのデータを記憶する不揮発性メモリ装置。 - 請求項7〜10のいずれか記載の不揮発性メモリ装置において、
前記メモリセルの各々は、1ビットよりも多くのデータを記憶する不揮発性メモリ装置。 - 並列に検知すべきメモリセルの個々のページを有する不揮発性メモリ装置であって、各メモリセルはソースと、ドレインと、電荷記憶ユニットと、前記ドレインおよび前記ソースに沿った伝導電流を制御するコントロールゲートとを有する不揮発性メモリ装置において、メモリセルのページを検知する方法であって、
ページソース線を形成するステップと、
前記ページの各メモリセルの前記ソースを前記ページソース線に結合するステップと、
検知動作のために、前記ページソース線をソース電圧制御回路に切り替えるステップと、
前記ページの各メモリセルの前記コントロールゲートをワード線に結合するステップと、
検知動作のために、前記ページの各メモリセルの前記ワード線に、予め決定されたワード線電圧を供給するステップであって、前記予め決定されたワード線電圧は、前記集約ノードと接地基準との間の任意の電圧差によって影響を受けないように前記集約ノードを基準にとる、供給するステップと、
を含むメモリセルのページを検知する方法。 - 請求項13記載のメモリセルのページを検知する方法において、
前記ページソース線は、前記ソース電圧制御回路の電位よりも高い電位である方法。 - 請求項13記載のメモリセルのページを検知する方法において、
前記ソース電圧制御回路は、前記接地基準を基準にとる方法。 - 請求項13記載のメモリセルのページを検知する方法において、
前記予め決定されたワード線電圧を供給するステップは、
調整された基準電圧を供給するステップと、
DAC制御の電位分割器を形成するステップと、
前記DAC制御の電位分割器を用いて、前記調整された基準電圧を分割することによって、前記予め決定されたワード線電圧を生成するステップと、
をさらに含む方法。 - 請求項13〜16のいずれか記載のメモリセルのページを検知する方法において、
前記メモリセルの各々は、1ビットのデータを記憶する方法。 - 請求項13〜16のいずれか記載のメモリセルのページを検知する方法において、
前記メモリセルの各々は、1ビットよりも多くのデータを記憶する方法。 - 並列に検知すべきメモリセルの個々のページを有する不揮発性メモリ装置であって、各メモリセルはソースと、ドレインと、電荷記憶ユニットと、前記ドレインおよび前記ソースに沿った伝導電流を制御するコントロールゲートとを有する不揮発性メモリ装置において、
ページ内の各メモリセルの前記ソースに結合されたページソース線と、
ページソース線マルチプレクサと、
メモリ動作のために、前記ページソース線マルチプレクサを介して、選択されたページのページソース線に結合されたソース電圧制御回路と、
前記ページの各メモリセルの前記コントロールゲートに結合するワード線と、
検知動作のために、前記ページの各メモリセルの前記ワード線に、予め決定されたワード線電圧を供給するワード線電圧源であって、前記予め決定されたワード線電圧は、前記集約ノードと接地基準との間の任意の電圧差によって影響を受けないように前記集約ノードを基準にとる、ワード線電圧源と、
を備える不揮発性メモリ装置。 - 請求項19記載の不揮発性メモリ装置において、
前記ページソース線は、前記ソース電圧制御回路の電位よりも高い電位である不揮発性メモリ装置。 - 請求項19記載の不揮発性メモリ装置において、
前記ソース電圧制御回路は、前記接地基準を基準にとる不揮発性メモリ装置。 - 請求項19記載の不揮発性メモリ装置において、
前記ワード線電圧源は、
調整された基準電圧と、
DAC制御の電位分割器と、
前記DAC制御の電位分割器を用いて、前記調整された基準電圧を分割することによって与えられた出力の予め決定されたワード線電圧と、
をさらに備える不揮発性メモリ装置。 - 請求項19〜22のいずれか記載の不揮発性メモリ装置において、
前記メモリセルの各々は、1ビットのデータを記憶する不揮発性メモリ装置。 - 請求項19〜22のいずれか記載の不揮発性メモリ装置において、
前記メモリセルの各々は、1ビットよりも多くのデータを記憶する不揮発性メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/097,502 US7170784B2 (en) | 2005-04-01 | 2005-04-01 | Non-volatile memory and method with control gate compensation for source line bias errors |
PCT/US2006/011824 WO2006105363A1 (en) | 2005-04-01 | 2006-03-29 | Non-volatile memory and method with control gate compensation for source line bias errors |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008535141A true JP2008535141A (ja) | 2008-08-28 |
Family
ID=36764459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008504407A Pending JP2008535141A (ja) | 2005-04-01 | 2006-03-29 | ソース線バイアス誤差に対してコントロールゲート補償を用いる不揮発性メモリおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7170784B2 (ja) |
EP (1) | EP1864295A1 (ja) |
JP (1) | JP2008535141A (ja) |
KR (1) | KR20080009193A (ja) |
CN (1) | CN101176166A (ja) |
TW (1) | TW200707444A (ja) |
WO (1) | WO2006105363A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009163793A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
KR20120069532A (ko) * | 2010-12-20 | 2012-06-28 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100884235B1 (ko) * | 2003-12-31 | 2009-02-17 | 삼성전자주식회사 | 불휘발성 메모리 카드 |
US7170784B2 (en) * | 2005-04-01 | 2007-01-30 | Sandisk Corporation | Non-volatile memory and method with control gate compensation for source line bias errors |
US7173854B2 (en) * | 2005-04-01 | 2007-02-06 | Sandisk Corporation | Non-volatile memory and method with compensation for source line bias errors |
US7447094B2 (en) * | 2005-12-29 | 2008-11-04 | Sandisk Corporation | Method for power-saving multi-pass sensing in non-volatile memory |
US7733704B2 (en) | 2005-12-29 | 2010-06-08 | Sandisk Corporation | Non-volatile memory with power-saving multi-pass sensing |
US7606076B2 (en) * | 2007-04-05 | 2009-10-20 | Sandisk Corporation | Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise |
JP4504397B2 (ja) * | 2007-05-29 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
US7492640B2 (en) * | 2007-06-07 | 2009-02-17 | Sandisk Corporation | Sensing with bit-line lockout control in non-volatile memory |
US7489553B2 (en) * | 2007-06-07 | 2009-02-10 | Sandisk Corporation | Non-volatile memory with improved sensing having bit-line lockout control |
KR100923834B1 (ko) * | 2007-06-28 | 2009-10-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
JP2009043358A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | 半導体記憶装置 |
US7672163B2 (en) * | 2007-09-14 | 2010-03-02 | Sandisk Corporation | Control gate line architecture |
US7764547B2 (en) * | 2007-12-20 | 2010-07-27 | Sandisk Corporation | Regulation of source potential to combat cell source IR drop |
US7701761B2 (en) * | 2007-12-20 | 2010-04-20 | Sandisk Corporation | Read, verify word line reference voltage to track source level |
US7978518B2 (en) * | 2007-12-21 | 2011-07-12 | Mosaid Technologies Incorporated | Hierarchical common source line structure in NAND flash memory |
JP2009199675A (ja) | 2008-02-22 | 2009-09-03 | Seiko Instruments Inc | 不揮発性半導体記憶装置 |
US20090213643A1 (en) * | 2008-02-26 | 2009-08-27 | Michael Angerbauer | Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell |
JP5193701B2 (ja) * | 2008-06-30 | 2013-05-08 | 株式会社東芝 | 半導体記憶装置 |
US8355287B2 (en) * | 2009-08-25 | 2013-01-15 | Aplus Flash Technology, Inc. | Method and apparatus for operation of a NAND-like dual charge retaining transistor NOR flash memory device |
KR101669550B1 (ko) * | 2009-09-10 | 2016-10-26 | 삼성전자주식회사 | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US8279684B2 (en) * | 2009-10-14 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for extending word-line pulses |
KR101644979B1 (ko) * | 2010-02-01 | 2016-08-03 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
US8638608B2 (en) | 2012-03-26 | 2014-01-28 | Sandisk Technologies Inc. | Selected word line dependent select gate voltage during program |
US8804430B2 (en) | 2012-03-26 | 2014-08-12 | Sandisk Technologies Inc. | Selected word line dependent select gate diffusion region voltage during programming |
US8804425B2 (en) | 2012-03-26 | 2014-08-12 | Sandisk Technologies Inc. | Selected word line dependent programming voltage |
KR20140029953A (ko) * | 2012-08-31 | 2014-03-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
US9202579B2 (en) * | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Compensation for temperature dependence of bit line resistance |
US9177663B2 (en) | 2013-07-18 | 2015-11-03 | Sandisk Technologies Inc. | Dynamic regulation of memory array source line |
US9368224B2 (en) | 2014-02-07 | 2016-06-14 | SanDisk Technologies, Inc. | Self-adjusting regulation current for memory array source line |
US9343164B2 (en) | 2014-03-07 | 2016-05-17 | Sandisk Technologies Inc. | Compensating source side resistance versus word line |
WO2015160330A1 (en) * | 2014-04-15 | 2015-10-22 | Empire Technology Development Llc | Rank determination |
JP2017054562A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社東芝 | 半導体記憶装置 |
TWI640011B (zh) | 2017-10-18 | 2018-11-01 | 力晶科技股份有限公司 | 非揮發性記憶體裝置及對其驗證的錯誤補償方法 |
US10607703B2 (en) * | 2018-05-16 | 2020-03-31 | Silicon Storage Technology, Inc. | Split-gate flash memory array with byte erase operation |
US10541031B2 (en) | 2018-06-15 | 2020-01-21 | Sandisk Technologies Llc | Single pulse SLC programming scheme |
US10825513B2 (en) | 2018-06-26 | 2020-11-03 | Sandisk Technologies Llc | Parasitic noise control during sense operations |
US10446239B1 (en) * | 2018-07-11 | 2019-10-15 | Globalfoundries Inc. | Memory array including distributed reference cells for current sensing |
CN109346118B (zh) * | 2018-09-29 | 2021-08-24 | 上海华虹宏力半导体制造有限公司 | 用于sonos单元的灵敏放大器电路 |
DE102021106752B4 (de) * | 2020-05-29 | 2023-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Speichervorichtung, integrierte schaltungsvorrichtung und verfahren |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5070032A (en) | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
DE69034191T2 (de) | 1989-04-13 | 2005-11-24 | Sandisk Corp., Sunnyvale | EEPROM-System mit aus mehreren Chips bestehender Blocklöschung |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
JP3210355B2 (ja) | 1991-03-04 | 2001-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5661053A (en) | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
JP3359209B2 (ja) | 1995-11-29 | 2002-12-24 | シャープ株式会社 | 半導体記憶装置及びメモリアクセス方法 |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
JP3486079B2 (ja) | 1997-09-18 | 2004-01-13 | 株式会社東芝 | 半導体記憶装置 |
US6373753B1 (en) | 1999-02-13 | 2002-04-16 | Robert J. Proebsting | Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD |
US6055190A (en) | 1999-03-15 | 2000-04-25 | Macronix International Co., Ltd. | Device and method for suppressing bit line column leakage during erase verification of a memory cell |
US6118702A (en) * | 1999-10-19 | 2000-09-12 | Advanced Micro Devices, Inc. | Source bias compensation for page mode read operation in a flash memory device |
US6987693B2 (en) * | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US7196931B2 (en) | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US7173854B2 (en) * | 2005-04-01 | 2007-02-06 | Sandisk Corporation | Non-volatile memory and method with compensation for source line bias errors |
US7170784B2 (en) * | 2005-04-01 | 2007-01-30 | Sandisk Corporation | Non-volatile memory and method with control gate compensation for source line bias errors |
-
2005
- 2005-04-01 US US11/097,502 patent/US7170784B2/en active Active
-
2006
- 2006-03-29 CN CNA2006800171831A patent/CN101176166A/zh active Pending
- 2006-03-29 EP EP06758233A patent/EP1864295A1/en not_active Withdrawn
- 2006-03-29 KR KR1020077023022A patent/KR20080009193A/ko not_active Application Discontinuation
- 2006-03-29 WO PCT/US2006/011824 patent/WO2006105363A1/en active Application Filing
- 2006-03-29 JP JP2008504407A patent/JP2008535141A/ja active Pending
- 2006-03-31 TW TW095111605A patent/TW200707444A/zh unknown
-
2007
- 2007-01-18 US US11/624,627 patent/US7391646B2/en not_active Expired - Fee Related
-
2008
- 2008-06-20 US US12/143,015 patent/US7499324B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009163793A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
KR20120069532A (ko) * | 2010-12-20 | 2012-06-28 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
JP2012133840A (ja) * | 2010-12-20 | 2012-07-12 | Samsung Yokohama Research Institute Co Ltd | 半導体記憶装置、及び記憶方法 |
KR101853686B1 (ko) * | 2010-12-20 | 2018-06-20 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7499324B2 (en) | 2009-03-03 |
KR20080009193A (ko) | 2008-01-25 |
CN101176166A (zh) | 2008-05-07 |
US20070115722A1 (en) | 2007-05-24 |
WO2006105363A1 (en) | 2006-10-05 |
TW200707444A (en) | 2007-02-16 |
EP1864295A1 (en) | 2007-12-12 |
US7391646B2 (en) | 2008-06-24 |
US20080253185A1 (en) | 2008-10-16 |
US20060221694A1 (en) | 2006-10-05 |
US7170784B2 (en) | 2007-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391645B2 (en) | Non-volatile memory and method with compensation for source line bias errors | |
US7499324B2 (en) | Non-volatile memory and method with control gate compensation for source line bias errors | |
US7764547B2 (en) | Regulation of source potential to combat cell source IR drop | |
JP4988156B2 (ja) | 隣接フィールドエラーが低減された不揮発性メモリおよび方法 | |
JP4344769B2 (ja) | 低電圧動作のメモリ検知回路および方法 | |
JP4898117B2 (ja) | ビットラインクロストークエラーが低減された不揮発性メモリおよび方法 | |
JP5086443B2 (ja) | ソースレベルを追跡するためのワード線基準レベルの読み出し、ベリファイ | |
US9177663B2 (en) | Dynamic regulation of memory array source line | |
US9368224B2 (en) | Self-adjusting regulation current for memory array source line | |
JP2010522951A (ja) | 不揮発性メモリおよびワード線沿いの電圧降下を補償する方法 | |
KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 |