JP2008310664A - アクセス制御装置、アクセス制御方法、アクセス制御プログラムおよび記録媒体 - Google Patents
アクセス制御装置、アクセス制御方法、アクセス制御プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP2008310664A JP2008310664A JP2007159005A JP2007159005A JP2008310664A JP 2008310664 A JP2008310664 A JP 2008310664A JP 2007159005 A JP2007159005 A JP 2007159005A JP 2007159005 A JP2007159005 A JP 2007159005A JP 2008310664 A JP2008310664 A JP 2008310664A
- Authority
- JP
- Japan
- Prior art keywords
- access
- address
- storage means
- data
- access control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】処理制御部300とHDD200とに接続されたアクセス制御装置100であって、NAND FLASH108と、HDD200での格納位置を表す第1アドレスとNAND FLASH108での格納位置を表す第2アドレスとを対応づけた変換テーブルを記憶する変換テーブル記憶部117と、アクセスが要求されたデータの第1アドレスに対応する第2アドレスを変換テーブルから検索して第2アドレスが検索された場合にNAND FLASH108をアクセス対象に決定する対象決定部118と、を備えた。
【選択図】 図1
Description
第1の実施の形態にかかるアクセス制御装置は、HDD内でのデータのアドレスとNAND FLASH内でのデータのアドレスとを対応づけた変換テーブルを参照し、NAND FLASH内のアドレスが存在するデータは、NAND FLASHにアクセスするように制御するものである。
上記実施の形態では、処理制御部300からATA規格に準拠したアクセスコマンドが送信されることを前提としていた。これに対し、本変形例では、ATA規格以外のSerialATA、SCSI(Small Computer System Interface)、USB(Universal Serial Bus)、およびIEEE(Institute of Electrical and Electronic Engineers)1394のいずれかのインターフェース規格を利用した場合にも、上記と同様のアクセス制御処理を可能とするものである。
第2の実施の形態にかかるアクセス制御装置は、NAND FLASHの全容量にHDDのデータをマッピングするのではなく、HDDがアクセス可能になるまでの時間に相当するデータのみをマッピングするものである。
第3の実施の形態にかかるアクセス制御装置は、リード要求のときにはNAND FLASHのみをアクセスし、ライト要求のときにはHDDとNAND FLASHの両方をアクセスするものである。また、NAND FLASHアクセス時のエラーを判定し、エラーが発生したときはHDDにアクセス先を切り替えるものである。
第4の実施の形態にかかるアクセス制御装置は、データの一時記憶領域として利用されるHDDの領域を、揮発メモリであるDRAMにマッピングすることにより、アクセス性能の向上を実現するものである。
DRAM110はアクセスの高速性というメリットが存在する反面、電源遮断時にはデータが揮発するという欠点がある。本変形例は、PSU400に入力されるAC電源が切れた場合に、バックアップ用の電池から電力を供給するように構成し、この欠点を解消するものである。
108 NAND FLASH
109 NVRAM
110 DRAM
111 NAND FLASHコントローラ
112 NVRAMコントローラ
113 DRAMコントローラ
114 制御部
115 電源制御部
117 変換テーブル記憶部
118 対象決定部
119 テーブル作成部
120 CPU
121 RAM
122 ROM
123 ATAコントローラ
300 処理制御部
301 ATAコントローラ
302 CPU
303 DRAM
304 ROM
400 PSU
500 アクセス制御装置
521 インターフェース変換部
530 処理制御部
600 アクセス制御装置
614 制御部
619 テーブル作成部
1000 アクセス制御装置
1014 制御部
1018 対象決定部
1200 アクセス制御装置
1214 制御部
1218 対象決定部
1400 アクセス制御装置
1415 電源制御部
1420 電池
Claims (20)
- 外部装置と、前記外部装置がアクセスするデータを記憶する第1記憶手段とに接続され、前記外部装置からの前記データに対するアクセスを制御するアクセス制御装置であって、
前記データを記憶し、起動からアクセス可能になるまでの時間が前記第1記憶手段より短い第2記憶手段と、
前記第1記憶手段での前記データの格納位置を表す第1アドレスと、前記第2記憶手段での前記データの格納位置を表す第2アドレスとを対応づけた変換テーブルを記憶する変換テーブル記憶手段と、
前記外部装置から前記データのアクセス要求を入力し、アクセスが要求された前記データの前記第1アドレスに対応する前記第2アドレスを前記変換テーブルから検索し、前記第2アドレスが検索された場合に、前記第2記憶手段をアクセス対象に決定する対象決定手段と、
を備えたことを特徴とするアクセス制御装置。 - 前記外部装置の起動時に利用される前記データにアクセスするときに、アクセスする前記データを前記第1記憶手段から前記第2記憶手段にコピーし、コピー元の前記データの前記第1アドレスと、コピー先の前記データの前記第2アドレスとを対応づけた前記変換テーブルを作成するテーブル作成手段をさらに備えたこと、
を特徴とする請求項1に記載のアクセス制御装置。 - 前記テーブル作成手段は、前記外部装置が起動した後、前記第2記憶手段の空き領域がなくなるまで、アクセスが要求された前記データを前記第1記憶手段から前記第2記憶手段にコピーし、コピー元の前記データの前記第1アドレスと、コピー先の前記データの前記第2アドレスとを対応づけた前記変換テーブルを作成すること、
を特徴とする請求項2に記載のアクセス制御装置。 - 前記テーブル作成手段は、さらに、作成した前記変換テーブルを検索するときに前記第1記憶手段がアクセス可能か否かを判断し、前記第1記憶手段がアクセス可能となった後にアクセスする前記データについての前記第1アドレスと前記第2アドレスとを、前記変換テーブルから削除すること、
を特徴とする請求項2に記載のアクセス制御装置。 - 前記対象決定手段は、前記第2アドレスが検索された場合に、さらに、前記アクセス要求が読取りアクセスか書込みアクセスかを判断し、読取りアクセスの場合に、前記第2記憶手段をアクセス対象に決定すること、
を特徴とする請求項1に記載のアクセス制御装置。 - 前記対象決定手段は、前記アクセス要求が書込みアクセスの場合に、前記第1記憶手段および前記第2記憶手段の両方をアクセス対象に決定すること、
を特徴とする請求項5に記載のアクセス制御装置。 - 前記対象決定手段は、さらに、前記第2記憶手段へのアクセス時にエラーが発生したか否かを判断し、エラーが発生した場合に、前記第1記憶手段をアクセス対象に決定すること、
を特徴とする請求項5に記載のアクセス制御装置。 - 前記第2記憶手段は、DRAM(Dynamic Random Access Memory)であり、
前記変換テーブル記憶手段は、前記第1記憶手段の領域のうち、前記データを一時的に記憶する領域のアドレスである前記第1アドレスと、前記第2アドレスとを対応づけた前記変換テーブルを記憶すること、
を特徴とする請求項1に記載のアクセス制御装置。 - 前記第2記憶手段は、DRAM(Dynamic Random Access Memory)であり、
主電源から前記DRAMへの電力供給が停止したときに、前記DRAMへの電力供給源を、前記主電源からバックアップ電源に切り替える電源制御手段をさらに備えたこと、
を特徴とする請求項1に記載のアクセス制御装置。 - 前記第1記憶手段は、ATA規格に準拠したHDD(Hard Disk Drive)であり、
前記対象決定手段は、ATA規格に準拠した前記アクセス要求を前記外部装置から入力し、アクセスが要求された前記データの前記第1アドレスに対応する前記第2アドレスを前記変換テーブルから検索し、前記第2アドレスが検索された場合に、前記第2記憶手段をアクセス対象に決定すること、
を特徴とする請求項1に記載のアクセス制御装置。 - 前記第1記憶手段は、ATA規格に準拠したHDD(Hard Disk Drive)であり、
SerialATA、SCSI(Small Computer System Interface)、USB(Universal Serial Bus)、およびIEEE(Institute of Electrical and Electronic Engineers)1394のいずれかの規格に準拠したアクセス要求を前記外部装置から入力し、入力した前記アクセス要求をATA規格に準拠したアクセス要求に変換する変換手段をさらに備え、
前記対象決定手段は、変換された前記アクセス要求を入力し、アクセスが要求された前記データの前記第1アドレスに対応する前記第2アドレスを前記変換テーブルから検索し、前記第2アドレスが検索された場合に、前記第2記憶手段をアクセス対象に決定すること、
を特徴とする請求項1に記載のアクセス制御装置。 - 外部装置と、前記外部装置がアクセスするデータを記憶する第1記憶手段とに接続され、前記外部装置からの前記データに対するアクセスを制御するアクセス制御装置におけるアクセス制御方法であって、
前記アクセス制御装置は、
前記データを記憶し、起動からアクセス可能になるまでの時間が前記第1記憶手段より短い第2記憶手段と、
前記第1記憶手段での前記データの格納位置を表す第1アドレスと、前記第2記憶手段での前記データの格納位置を表す第2アドレスとを対応づけた変換テーブルを記憶する変換テーブル記憶手段と、を備え、
対象決定手段によって、前記外部装置から前記データのアクセス要求を入力し、アクセスが要求された前記データの前記第1アドレスに対応する前記第2アドレスを前記変換テーブルから検索し、前記第2アドレスが検索された場合に、前記第2記憶手段をアクセス対象に決定する対象決定ステップを備えたこと、
を特徴とするアクセス制御方法。 - テーブル作成手段によって、前記外部装置の起動時に利用される前記データにアクセスするときに、アクセスする前記データを前記第1記憶手段から前記第2記憶手段にコピーし、コピー元の前記データの前記第1アドレスと、コピー先の前記データの前記第2アドレスとを対応づけた前記変換テーブルを作成するテーブル作成ステップをさらに備えたこと、
を特徴とする請求項12に記載のアクセス制御方法。 - 前記テーブル作成ステップは、前記外部装置が起動した後、前記第2記憶手段の空き領域がなくなるまで、アクセスが要求された前記データを前記第1記憶手段から前記第2記憶手段にコピーし、コピー元の前記データの前記第1アドレスと、コピー先の前記データの前記第2アドレスとを対応づけた前記変換テーブルを作成すること、
を特徴とする請求項13に記載のアクセス制御方法。 - 前記テーブル作成ステップは、さらに、作成した前記変換テーブルを検索するときに前記第1記憶手段がアクセス可能か否かを判断し、前記第1記憶手段がアクセス可能となった後にアクセスする前記データについての前記第1アドレスと前記第2アドレスとを、前記変換テーブルから削除すること、
を特徴とする請求項13に記載のアクセス制御方法。 - 前記対象決定ステップは、前記第2アドレスが検索された場合に、さらに、前記アクセス要求が読取りアクセスか書込みアクセスかを判断し、読取りアクセスの場合に、前記第2記憶手段をアクセス対象に決定すること、
を特徴とする請求項12に記載のアクセス制御方法。 - 前記第2記憶手段は、DRAM(Dynamic Random Access Memory)であり、
前記変換テーブル記憶手段は、前記第1記憶手段の領域のうち、前記データを一時的に記憶する領域のアドレスである前記第1アドレスと、前記第2アドレスとを対応づけた前記変換テーブルを記憶すること、
を特徴とする請求項12に記載のアクセス制御方法。 - 前記第2記憶手段は、DRAM(Dynamic Random Access Memory)であり、
電源制御手段によって、主電源から前記DRAMへの電力供給が停止したときに、前記DRAMへの電力供給源を、前記主電源からバックアップ電源に切り替える電源制御ステップをさらに備えたこと、
を特徴とする請求項12に記載のアクセス制御方法。 - 請求項12に記載のアクセス制御方法をコンピュータに実行させるアクセス制御プログラム。
- 請求項19に記載のアクセス制御プログラムを格納したことを特徴とする記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159005A JP5059493B2 (ja) | 2007-06-15 | 2007-06-15 | アクセス制御装置、アクセス制御方法、アクセス制御プログラムおよび記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159005A JP5059493B2 (ja) | 2007-06-15 | 2007-06-15 | アクセス制御装置、アクセス制御方法、アクセス制御プログラムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008310664A true JP2008310664A (ja) | 2008-12-25 |
JP5059493B2 JP5059493B2 (ja) | 2012-10-24 |
Family
ID=40238195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007159005A Expired - Fee Related JP5059493B2 (ja) | 2007-06-15 | 2007-06-15 | アクセス制御装置、アクセス制御方法、アクセス制御プログラムおよび記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5059493B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011028661A (ja) * | 2009-07-29 | 2011-02-10 | I-O Data Device Inc | 複合記憶装置 |
JP2012226586A (ja) * | 2011-04-20 | 2012-11-15 | Nec Corp | リブート、ブート、シャットダウン高速化装置並びにリブート、ブート、シャットダウン高速化方法 |
JP2013509667A (ja) * | 2009-10-28 | 2013-03-14 | サンディスク テクノロジィース インコーポレイテッド | エラーを管理するための書き込み後読み出しおよび適応再書き込みを伴う不揮発性メモリおよび方法 |
WO2015162752A1 (ja) * | 2014-04-24 | 2015-10-29 | 株式会社日立製作所 | データベース演算部を備えるフラッシュモジュール、及びストレージ装置 |
US9983839B2 (en) | 2016-06-13 | 2018-05-29 | Konica Minolta, Inc. | Image processing apparatus and non-transitory computer-readable recording medium encoded with mode switching program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102319189B1 (ko) | 2017-06-21 | 2021-10-28 | 삼성전자주식회사 | 스토리지 장치, 이를 포함하는 스토리지 시스템 및 스토리지 장치의 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154101A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | データ記憶システム及び同システムに適用するキャッシュ制御方法 |
JP2001290791A (ja) * | 2000-04-06 | 2001-10-19 | Nec Microsystems Ltd | 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法 |
JP2003085041A (ja) * | 2001-09-10 | 2003-03-20 | Ricoh Co Ltd | ディスクキャッシュシステム |
JP2003216435A (ja) * | 2002-01-03 | 2003-07-31 | Samsung Electronics Co Ltd | コンピュータシステム及びその起動方法 |
JP2007026453A (ja) * | 2003-07-07 | 2007-02-01 | Hitachi Ulsi Systems Co Ltd | 記憶装置および記憶システム |
JP2007094939A (ja) * | 2005-09-30 | 2007-04-12 | Sony Corp | 情報処理装置、情報処理方法及びそのプログラム |
-
2007
- 2007-06-15 JP JP2007159005A patent/JP5059493B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154101A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | データ記憶システム及び同システムに適用するキャッシュ制御方法 |
JP2001290791A (ja) * | 2000-04-06 | 2001-10-19 | Nec Microsystems Ltd | 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法 |
JP2003085041A (ja) * | 2001-09-10 | 2003-03-20 | Ricoh Co Ltd | ディスクキャッシュシステム |
JP2003216435A (ja) * | 2002-01-03 | 2003-07-31 | Samsung Electronics Co Ltd | コンピュータシステム及びその起動方法 |
JP2007026453A (ja) * | 2003-07-07 | 2007-02-01 | Hitachi Ulsi Systems Co Ltd | 記憶装置および記憶システム |
JP2007094939A (ja) * | 2005-09-30 | 2007-04-12 | Sony Corp | 情報処理装置、情報処理方法及びそのプログラム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011028661A (ja) * | 2009-07-29 | 2011-02-10 | I-O Data Device Inc | 複合記憶装置 |
JP2013509667A (ja) * | 2009-10-28 | 2013-03-14 | サンディスク テクノロジィース インコーポレイテッド | エラーを管理するための書き込み後読み出しおよび適応再書き込みを伴う不揮発性メモリおよび方法 |
JP2012226586A (ja) * | 2011-04-20 | 2012-11-15 | Nec Corp | リブート、ブート、シャットダウン高速化装置並びにリブート、ブート、シャットダウン高速化方法 |
WO2015162752A1 (ja) * | 2014-04-24 | 2015-10-29 | 株式会社日立製作所 | データベース演算部を備えるフラッシュモジュール、及びストレージ装置 |
US9983839B2 (en) | 2016-06-13 | 2018-05-29 | Konica Minolta, Inc. | Image processing apparatus and non-transitory computer-readable recording medium encoded with mode switching program |
Also Published As
Publication number | Publication date |
---|---|
JP5059493B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101086857B1 (ko) | 데이터 머지를 수행하는 반도체 스토리지 시스템의 제어 방법 | |
JP4988215B2 (ja) | 複数のマッピング技法を採用した適応型フラッシュメモリ制御装置及びそれを含むフラッシュメモリシステム | |
US9128618B2 (en) | Non-volatile memory controller processing new request before completing current operation, system including same, and method | |
JP4422652B2 (ja) | 漸進的マージ方法及びそれを利用したメモリシステム | |
JP5420814B2 (ja) | バッファメモリに貯蔵されたデータを無効化させるスキームを有する貯蔵システム及びそれを含んだコンピューティングシステム | |
JP2006216036A (ja) | フラッシュメモリを含んだデータ貯蔵装置及びそれのマージ方法 | |
US20080098159A1 (en) | Memory system including flash memory and merge method thereof | |
JP4464378B2 (ja) | 同一データを纏める事で格納領域を節約する計算機システム、ストレージシステム及びそれらの制御方法 | |
JP5059493B2 (ja) | アクセス制御装置、アクセス制御方法、アクセス制御プログラムおよび記録媒体 | |
US8250245B2 (en) | Information processing system, with information processing terminal capable of operating in multiple operation modes when connected to a host device | |
JP5141402B2 (ja) | ストレージシステム,コピー制御方法およびコピー制御装置 | |
JP2008171257A (ja) | ホスト装置およびメモリシステム | |
JP2006236193A (ja) | 起動プログラム実行方法、デバイス、記憶媒体及びプログラム | |
JP5959958B2 (ja) | 記憶装置及び記憶装置におけるデータ消去方法 | |
JP2007193886A (ja) | ディスク装置、データ書込み制御方法およびコマンド制御方法 | |
JP5060241B2 (ja) | 情報処理装置及びその制御方法 | |
KR100950936B1 (ko) | 다수의 드라이브가 구현될 수 있는 솔리드 스테이트드라이브 | |
KR101152108B1 (ko) | 하이브리드 하드 디스크 드라이브 장치 및 그 리드/라이트 제어 방법 | |
JP2011090531A (ja) | 情報記憶装置 | |
JP5218024B2 (ja) | 情報処理装置、情報処理方法、情報処理プログラム | |
CN111158582A (zh) | 存储装置和电子装置 | |
KR20030061948A (ko) | 정보 저장 장치 및 그를 이용한 파일 관리 방법 | |
JP2011113625A (ja) | 記録再生装置 | |
JP2009158011A (ja) | 情報記録装置および情報記録方法 | |
JP5487725B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5059493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |