JP2008287727A - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP2008287727A JP2008287727A JP2008134891A JP2008134891A JP2008287727A JP 2008287727 A JP2008287727 A JP 2008287727A JP 2008134891 A JP2008134891 A JP 2008134891A JP 2008134891 A JP2008134891 A JP 2008134891A JP 2008287727 A JP2008287727 A JP 2008287727A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- storage device
- read
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】データの転送処理中であっても、緊急停止要求に基づいてデータを確実に保護し、信頼性を大幅に向上する。
【解決手段】メモリカードなどからなるデータ記憶装置1であって、データのリード/ライト転送処理中に、ホストの情報処理装置PCから緊急停止を要求する緊急停止信号が入力されると、コントローラ制御回路4は直ちに転送処理を中止し、リードデータ転送終了を情報処理装置PCに対して通知する。このとき、リードデータ転送終了の通知は、正常終了、または異常終了のいずれであってもよい。リードデータ転送終了を情報処理装置PCに対して通知した後、再び情報処理装置PCからリードデータの転送要求があっても、コントローラ2はデータを転送することなく、リードデータの転送不可能を情報処理装置PCに対して通知する。
【選択図】図1
【解決手段】メモリカードなどからなるデータ記憶装置1であって、データのリード/ライト転送処理中に、ホストの情報処理装置PCから緊急停止を要求する緊急停止信号が入力されると、コントローラ制御回路4は直ちに転送処理を中止し、リードデータ転送終了を情報処理装置PCに対して通知する。このとき、リードデータ転送終了の通知は、正常終了、または異常終了のいずれであってもよい。リードデータ転送終了を情報処理装置PCに対して通知した後、再び情報処理装置PCからリードデータの転送要求があっても、コントローラ2はデータを転送することなく、リードデータの転送不可能を情報処理装置PCに対して通知する。
【選択図】図1
Description
本発明は、記憶装置における信頼性の向上技術に関し、特に、不揮発性半導体メモリを用いて構成された記憶装置におけるデータ保護に適用して有効な技術に関するものである。
パーソナルコンピュータや多機能端末機などの外部記憶メディアとして、たとえば、CF(Compact Flash)カード、スマートメディア、メモリスティックやマルチメディアカードなどの記憶装置が広く知られている。
このような記憶装置におけるデータのリード/ライト処理では、該メモリカードへのデータの格納に際し、音声データや映像データについては書き込みエラーが発生した場合であっても再書き込みは行わず、連続して受け取るデータを順次書き込むことでデータのオーバフローを防止し、FATデータなどのデータに関しては書き込みエラーが発生した場合に代替領域の検索を行いデータの再書き込みを行うものがある(たとえば、特許文献1参照)。
また、ホストが記憶装置から、壊れているデータのリード転送要求を行った場合、該記憶装置にECC(Error Correcting Code)などの訂正機能があり、かつ訂正可能であれば、該記憶装置はデータを訂正して記憶装置への書き換えた後ホストへの転送を行う。
さらに、データの訂正が不可能であるか、または記憶装置にパリティチェックなどの誤り検出機能が備えられている場合には、エラーをホストに通知して処理が終了となる。
特開2003−140980号公報
ところが、上記のような記憶装置のリード/ライト処理技術では、次のような問題点があることが本発明者により見い出された。
たとえば、パーソナルコンピュータなどのホストからデータのリード/ライト処理が行われている際に、何らかの理由によって外部電源電圧が不安定になると誤リード、あるいは誤ライトが発生してしまう恐れがある。
この場合、ホストから記憶装置に対してデータ転送処理の中断するリセット処理によってデータのリード/ライト処理を中断することはできるが、該リセット処理が終了すると電源電圧が不安定であっても、ホストはリード/ライト処理を再び受け付けてしまうために、誤リード/誤ライトが発生してしまうという問題がある。
また、ホストに異常動作が発生した場合、該ホストの異常を記憶装置に通知することができないために、誤ったデータの書き換え処理であっても記憶装置に誤データが記憶されてしまうという問題がある。
記憶装置がECCなどによってデータの訂正を行う場合、データ訂正に伴う処理時間が長くなってしまい、ホストの待ち時間などが大きくなってしまい、リアルタイム性を損なう恐れがある。
さらに、音声データや画像データなどでは大量のデータを転送する必要があるので、エラーを通知するよりも多少の誤データ(たとえば、音声の途切れや画像のノイズなど)が含まれていても該データを連続して途切れなく転送することを要求されることがある。
本発明の目的は、データの転送処理中であっても、緊急停止要求に基づいてデータを確実に保護し、信頼性を大幅に向上することのできる記憶装置を提供することにある。
また、本発明の他の目的は、データに応じてエラー訂正を行うか否かを判断し、効率よくデータ転送を行うことのできる記憶装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
(1)1つ以上の半導体メモリと、情報処理部とを備えた記憶装置であって、該情報処理部は、外部から緊急停止信号が入力されると、処理中の動作を停止するとともに、外部からのすべての処理要求に応答しない無応答状態となるものである。
(1)1つ以上の半導体メモリと、情報処理部とを備えた記憶装置であって、該情報処理部は、外部から緊急停止信号が入力されると、処理中の動作を停止するとともに、外部からのすべての処理要求に応答しない無応答状態となるものである。
また、本願のその他の発明の概要を簡単に示す。
(2)1つ以上の半導体メモリと、情報処理部とを備えた記憶装置であって、該情報処理部は、誤データの転送モードを設定する転送機能設定データを記憶する転送モード記憶部を有し、情報処理部は、リード/ライト動作時のデータ転送処理の際に転送モード記憶部の転送機能設定データを参照し、転送機能設定データの誤データ転送機能が有効に設定されている際には、転送データに誤データが含まれていても転送処理を実行するものである。
(2)1つ以上の半導体メモリと、情報処理部とを備えた記憶装置であって、該情報処理部は、誤データの転送モードを設定する転送機能設定データを記憶する転送モード記憶部を有し、情報処理部は、リード/ライト動作時のデータ転送処理の際に転送モード記憶部の転送機能設定データを参照し、転送機能設定データの誤データ転送機能が有効に設定されている際には、転送データに誤データが含まれていても転送処理を実行するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)データ転送処理中にホストや電源電圧などに異常があっても、緊急停止要求処理により誤データの転送や誤データへのデータの書き換えなどを防止することができるので、データ記憶装置の信頼性を向上することができる。
(2)また、誤データが含まれているユーザデータであっても、途切れることなくデータ転送することができるので無駄な待ち時間を低減することができ、記憶装置の信頼性をより向上させることができる。
(3)さらに、上記(1)、(2)により、記憶装置などを用いて構成される電子システムの性能、ならびに信頼性を大幅に向上することができる。
(1)データ転送処理中にホストや電源電圧などに異常があっても、緊急停止要求処理により誤データの転送や誤データへのデータの書き換えなどを防止することができるので、データ記憶装置の信頼性を向上することができる。
(2)また、誤データが含まれているユーザデータであっても、途切れることなくデータ転送することができるので無駄な待ち時間を低減することができ、記憶装置の信頼性をより向上させることができる。
(3)さらに、上記(1)、(2)により、記憶装置などを用いて構成される電子システムの性能、ならびに信頼性を大幅に向上することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は、本発明の実施の形態1によるデータ記憶装置のブロック図、図2は、図1のデータ記憶装置におけるリードデータ転送中の緊急停止要求処理のフローチャート、図3は、図1のデータ記憶装置におけるライトデータ転送中に緊急停止信号が発行された際のフローチャート、図4は、図1のデータ記憶装置によるライトデータ転送中に緊急停止信号が発行された際のフローチャート、図5は、図1のデータ記憶装置に供給される電源電圧のシーケンス図、図6は、本発明の実施の形態1によるデータ記憶装置におけるリセット信号の接続例を示したブロック図、図7は、図6のデータ記憶装置におけるリセット信号と緊急停止信号とのシーケンス図、図8は、本発明の実施の形態1によるデータ記憶装置におけるリセット信号の他の接続例を示したブロック図、図9は、図8のデータ記憶装置を用いた信号処理の説明図である。
図1は、本発明の実施の形態1によるデータ記憶装置のブロック図、図2は、図1のデータ記憶装置におけるリードデータ転送中の緊急停止要求処理のフローチャート、図3は、図1のデータ記憶装置におけるライトデータ転送中に緊急停止信号が発行された際のフローチャート、図4は、図1のデータ記憶装置によるライトデータ転送中に緊急停止信号が発行された際のフローチャート、図5は、図1のデータ記憶装置に供給される電源電圧のシーケンス図、図6は、本発明の実施の形態1によるデータ記憶装置におけるリセット信号の接続例を示したブロック図、図7は、図6のデータ記憶装置におけるリセット信号と緊急停止信号とのシーケンス図、図8は、本発明の実施の形態1によるデータ記憶装置におけるリセット信号の他の接続例を示したブロック図、図9は、図8のデータ記憶装置を用いた信号処理の説明図である。
本実施の形態1において、データ記憶装置1は、たとえば、フラッシュメモリなどを用いて構成されたメモリカードからなり、ホストである情報処理装置PCの外部記憶メディアとして用いられる。情報処理装置PCは、パーソナルコンピュータや多機能端末機などからなる。
データ記憶装置(記憶装置)1は、図1に示すように、コントローラ(情報処理部)2、およびM個の半導体メモリ3から構成される。ここでは、半導体メモリ3がM個設けられた構成としたが、該半導体メモリは1つ以上であればよい。
コントローラ2は、動作プログラムに基づいて半導体メモリ3に格納されたプログラムやデータなどを読み出し、所定の処理やデータの書き込み動作指示などを行う。
半導体メモリ3は、たとえば、フラッシュメモリなどの不揮発性半導体メモリから構成されている。なお、半導体メモリ3は、フラッシュメモリ以外であってもよく、SRAM(Static Random Access Memory)、DRAM(Dynamic RAM)、MRAM(Magnetroresistive RAM)、EPROM(Erasable and Programmable Read Only Memory)などのデータを記憶できるメモリであればよい。
本発明の実施の形態では、コントローラとメモリとを分離しているが、その2つおよび周辺部品を1つにした混載半導体としても構わない。
コントローラ2と半導体メモリ3とは、半導体メモリバスMBを介して相互に接続されている。また、コントローラ2は、コントローラ制御回路4、ならびに入出力回路5などから構成されている。コントローラ制御回路4は、入出力回路5の制御を司り、該入出力回路5は、半導体メモリ3と情報処理装置PCとのデータのやり取りの制御を行う。
さらに、情報処理装置PCとコントローラ2とは、情報処理装置バスPCBを介して相互に接続されている。この情報処理装置バスPCBは、機械的結合手段を有し、電気的に接続される接触タイプ、あるいは電波などの情報伝送媒体によって情報を伝達する非接触タイプのいずれであってもよい。
コントローラ2のコントローラ制御回路4には、信号線Sが接続されている。この信号線Sも機械的結合手段を有し、電気的に接続される接触タイプ、あるいは電波などの情報伝送媒体によって情報を伝達する非接触タイプのいずれであってもよい。
この信号線Sを介して該コントローラ制御回路4に外部から緊急停止信号が入力される。コントローラ2は、緊急停止信号を受け取るとリード/ライト動作時におけるデータ転送処理を中止する。
次に、本実施の形態におけるデータ記憶装置1の作用について説明する。
始めに、データ記憶装置1におけるリードデータ転送中の緊急停止要求処理について、図2のフローチャートを用いて説明する。
まず、情報処理装置PCからコントローラ2に対してデータ0〜Nのリード転送要求があると(ステップS101)、該コントローラ2は、半導体メモリ3に対してデータ0〜N(図1)のリード転送要求を行った後(ステップS102)、情報処理装置PCにリードデータ転送通知を行う(ステップS103)。
このリードデータ転送通知により、半導体メモリ3のデータがリードされ、コントローラ2を介して情報処理装置PCにデータ0から順次、データが転送される(ステップS104)。
このステップS104の処理中に、たとえば、情報処理装置PCにデータKまでのリード転送が終了した際に緊急停止を要求する緊急停止信号が信号線Sを介して入力されると(ステップS105)、コントローラ制御回路4は緊急停止信号を受けて直ちに転送処理を中止し、リードデータ転送終了を情報処理装置PCに対して通知する(ステップS106)。このとき、リードデータ転送終了の通知は、正常終了、または異常終了のいずれであってもよい。
リードデータ転送終了を情報処理装置PCに対して通知した後、再び情報処理装置PCからリードデータの転送要求があっても(ステップS107)、コントローラ2はデータを転送することなく、リードデータの転送不可能を情報処理装置PCに対して通知する(ステップS108)。
次に、データ記憶装置1におけるライトデータ転送中に緊急停止信号が発行された際の処理動作について、図3のフローチャートを用いて説明する。
情報処理装置PCからコントローラ2にデータ0〜Nのライト転送要求があると(ステップS201)、該コントローラ2は、半導体メモリ3に対してデータ0〜Nのライト転送要求を行う(ステップS202)。その後、情報処理装置PCにライトデータ転送通知を行う(ステップS203)。
このライトデータ転送通知により、情報処理装置PCから半導体メモリ3に対してライトデータが順次転送される(ステップS204)。
そして、ステップS204の処理中において、たとえば、データKまでのライトデータ転送が終了した際に緊急停止を要求する緊急停止信号が信号線Sを介して入力されると(ステップS205)、コントローラ制御回路4はこの緊急停止信号を受けて直ちに転送処理を中止し、ライトデータ転送終了を情報処理装置PCに対して通知する(ステップS206)。この場合も、ライトデータ転送終了の通知は、正常終了、または異常終了のいずれであってもよい。
ライトデータ転送終了を情報処理装置PCに対して通知した後、再び情報処理装置PCからデータ0〜Nのライト転送要求があっても(ステップS207)、コントローラ2はデータを転送することなく、ライトデータの転送不可能を情報処理装置PCに対して通知する(ステップS208)。
次に、データ記憶装置1によるライトデータ転送中に緊急停止信号が発行された際の他の処理動作例を図4のフローチャートを用いて説明する。
情報処理装置PCがコントローラ2にデータ0〜Nのライト転送要求を行うと(ステップS301)、該コントローラ2は、半導体メモリ3に対してデータ0〜Nのライト転送要求を行い(ステップS302)、続いて情報処理装置PCにライトデータ転送通知を行う(ステップS303)。
このライトデータ転送通知により、情報処理装置PCから半導体メモリ3に対してライトデータが順次転送される(ステップS304)。
このステップS304の処理中において、たとえば、データKまでのライトデータ転送が終了した際に緊急停止を要求する緊急停止信号が信号線Sを介して入力されると(ステップS305)、コントローラ制御回路4はこの緊急停止信号を受けて直ちに転送処理を中止し、情報処理装置PCに対してビジー通知を行い(ステップS306)、情報処理装置PCから次のコマンドが送信されないようにする。
なお、図4においては、ライト転送時の処理について記載したが、リード転送時においても同様の処理を行う。
図5は、緊急停止信号による緊急停止要求後のデータ記憶装置1に供給される電源電圧のシーケンス例を示した図である。
図5においては、上方から下方にかけて、緊急停止信号、外部電源電圧VCC、およびデータ記憶装置1に入力されるコントローラステータスのそれぞれのシーケンスを示している。
まず、データ記憶装置1のアイドル時に情報処理装置PCからデータ転送要求があると、それに基づいてデータ記憶装置1がデータ転送処理を行う。そのデータ転送処理中において、アクティブ(Lowレベル)の緊急停止信号が入力されると、データ記憶装置1が中断処理を実行し、いかなる処理も受け付けない処理受け付け不可状態となる。
この処理受け付け不可状態は、データ記憶装置1の電源電圧VCCをLowレベル(電源電圧VCCをOFF)とし、再び外部電源電圧をONすることにより、データ記憶装置1のリセット処理が行われて解除される。
また、図6は、データ記憶装置1に対して情報処理装置PCがパワーオンリセット信号を送信する場合の接続例を示したブロック図である。
この場合、情報処理装置PCとデータ記憶装置1間には、該情報処理装置PCから出力されるリセット信号線RSが入力されるように接続されている。
図7は、図6のデータ記憶装置1におけるパワーオンリセット信号と緊急停止信号との動作処理の違いを示したシーケンス図である。
図7においては、上方から下方にかけて、緊急停止信号、外部電源電圧VCC、およびデータ記憶装置1に入力されるコントローラステータスのそれぞれのシーケンスを示している。
緊急停止信号による動作処理は図5の動作処理と同様である。また、情報処理装置PCからパワーオンリセット信号が入力された場合、アクティブ(Lowレベル)のパワーオンリセット信号が入力されると、データ記憶装置1はリセット処理の後、アイドル状態となり再びデータ転送処理などの受付を開始する。
つまり、データ記憶装置1は、リセット処理後はアイドル状態となり、情報処理装置PCのデータ転送処理を受け付けるが、緊急停止信号による緊急停止処理後においては、データ転送処理を受け付けない。
このため、データ転送処理中などにおいて、外部電源電圧レベルが不安定となった場合などに緊急停止信号によって緊急停止処理を行うことにより、データ記憶装置1のデータを保護することができる。
ここで、データ記憶装置1に入力される緊急停止信号は、図8に示すように、情報処理装置PCから出力される構成としてもよい。この場合、情報処理装置PCから出力される緊急停止信号は、信号線S1を介してデータ記憶装置1に入力される。
このように、情報処理装置PCから緊急停止信号が出力される構成は、たとえば、図9に示すように、情報処理装置PCがマルチタスク(タスクA,B)であるときに有効である。
タスクAがデータ記憶装置1を占有している際に、該データ記憶装置1のデータを保護する必要が発生した場合、タスクBが情報処理装置バスPCBとは別にI/O(Input/Output)ポートなどを介してデータ記憶装置1に緊急停止信号を出力することができる。
次に、図10は、データ記憶装置1aにおける他の例を示すブロック図である。
この場合、データ記憶装置1aは、図1のデータ記憶装置1に、電源安定化IC(電源電圧部)6、電圧監視IC7,8が新たに設けられた構成となっている。
電源安定化IC6は、外部入力された外部電源電圧VCCから内部電源電圧VDDを生成し、内部電源線NSを介してコントローラ2、半導体メモリ3、および電圧監視IC(第1の電圧監視部)7にそれぞれ供給する。
電圧監視IC7は、電源安定化IC6が生成した内部電源電圧VDDの電圧レベルを監視し、異常がある場合にパワーオンリセット信号をコントローラ制御回路4に対して出力する。電圧監視IC(第2の電圧監視部)8には外部電源電圧VCCが供給されており、該外部電源電圧VCCに異常がある場合に緊急停止信号をコントローラ制御回路4に対して出力する。
このデータ記憶装置1aにおける動作について、図11のシーケンス図を用いて説明する。
この図11においては、上方から下方にかけて、外部電源電圧VCC、内部電源電圧VDD、電圧監視IC7から出力されるパワーオンリセット信号、電圧監視IC8から出力される緊急停止信号、ならびにデータ記憶装置1に入力されるコントローラステータスのそれぞれのシーケンスを示している。
この図では、外部電源電圧VCCが、正規の電圧レベル(VCCレベル)からGND(基準電位)レベルまで低下し、再びVCCレベルまで復帰している。
まず、データ記憶装置1aがデータ転送処理中に、外部電源電圧VCCがある電圧レベルまで低下すると、電圧監視IC8は、外部電源電圧VCCの電圧低下を検出して緊急停止信号をコントローラ制御回路4に対して出力する。
この緊急停止信号を受けて、データ記憶装置1aは中断処理を実行し、いかなる処理も受け付けない処理受け付け不可状態となる。
その後も、外部電源電圧VCCの電圧レベルが低下すると、それに伴い内部電源電圧VDDも低下し、電圧監視IC7が電圧低下を検出してパワーオンリセット信号をコントローラ制御回路4に出力し、続いて外部電源電圧VCCがGNDレベルとなる。
再び、外部電源電圧VCCの電圧レベルが上昇すると、それに伴って内部電源電圧VDDの電圧レベルも上昇する。電圧監視IC7は内部電源電圧VDDがある電圧レベル以上になるとパワーオンリセット信号を解除(Highレベル)し、データ記憶装置1aのリセット処理が行われる。
続いて、リセット処理中において、電圧監視IC8は外部電源電圧VCCがある電圧レベル以上になると電圧監視IC8は緊急停止信号をインアクティブ(Highレベル)にする。
ここで、リセット処理中においては、緊急停止信号が無視されているので、電源立ち上げ後、リセット処理が終了するとデータ記憶装置1aはアイドル状態となる。
また、図12のデータ記憶装置1bは、電源安定化IC6(図10)の代わりに大容量のコンデンサ(電源供給部)9を設けた場合のブロック図である。
この場合、内部電源線NS間にコンデンサ9が接続されており、該内部電源線NSよって内部電源電圧VDD(=外部電源電圧VCC)がコントローラ2、半導体メモリ3、および電圧監視IC7に供給されている。電圧監視IC7は、内部電源線NSを介さずに直接外部電源電圧VCCが供給されている。ここで、コンデンサ9の代わりにバッテリなどを内部電源線NSに接続するようにしてもよい。
図13は、データ記憶装置1bにおける動作例を示すシーケンス図である。
図13においては、上方から下方にかけて、外部電源電圧VCC、内部電源線NSを介して供給される内部電源電圧VDD、電圧監視IC7から出力されるパワーオンリセット信号、電圧監視IC8から出力される緊急停止信号、ならびにデータ記憶装置1bに入力されるコントローラステータスのそれぞれのシーケンスを示している。
データ記憶装置1bがデータ転送処理中に、外部電源電圧VCCがある電圧レベルまで低下すると、電圧監視IC8が緊急停止信号をコントローラ制御回路4に対して出力する。この緊急停止信号を受けて、データ記憶装置1bは中断処理を実行し、処理受け付け不可状態となる。
このとき、内部電源線NSにはコンデンサ9が接続されているので、該内部電源線NSを介して供給される内部電源電圧VDDは、外部電源電圧VCCよりもゆっくりと低下していくことになる。
そして、電圧監視IC7が内部電源電圧VDDの電圧低下を検出してパワーオンリセット信号をコントローラ制御回路4に出力する。再び、外部電源電圧VCCがGNDレベルから上昇すると、電圧監視IC8は外部電源電圧VCCがある電圧レベル以上になると緊急停止信号をインアクティブ(Highレベル)にする。
その後、内部電源電圧VDDがあるレベル以上になると、電圧監視IC7はパワーオンリセット信号を解除(Highレベル)し、データ記憶装置1bのリセット処理が行われ、該データ記憶装置1bがアイドル状態になる。
図14は、他の構成例を示したデータ記憶装置1cのブロック図である。
この場合、データ記憶装置1cは、電圧監視IC8の代わりに緊急停止信号を出力する電源切替IC(電源切替部)10が新たに設けられた点が、データ記憶装置1b(図12)と異なっている。
電源切替IC10は、外部電源電圧VCCの電圧レベルを監視し、ある電圧レベル以下になると、内部電源線NSを介した内部電源電圧VDDの供給元をコンデンサ9に切り替えるとともに、緊急停止信号をコントローラ制御回路4に対して出力する。ここでも、コンデンサ9は、大容量コンデンサではなく、バッテリなどであってもよい。
図15は、データ記憶装置1cの動作例を示すシーケンス図である。
図15においては、上方から下方にかけて、外部電源電圧VCC、内部電源線NSを介して供給される内部電源電圧VDD、電圧監視IC7から出力されるパワーオンリセット信号、電源切替IC10から出力される緊急停止信号、ならびにデータ記憶装置1に入力されるコントローラステータスのそれぞれのシーケンスを示している。
データ記憶装置1cがデータ転送処理中に、外部電源電圧VCCが低下すると、電源切替IC10が、電源供給元を外部電源電圧VCCからコンデンサ9に切り替える。これにより、データ記憶装置1cは、外部電源電圧VCCの影響を受けることを少なくすることができる。
また、電源切替IC10は緊急停止信号をコントローラ制御回路4に対して出力するとともに、電圧監視IC7がパワーオンリセット信号をコントローラ制御回路4に対して出力する。コントローラ2は、緊急停止信号を受けて中断処理を実行し、処理受け付け不可状態となる。
その後、外部電源電圧VCCがあるレベル以上になると、電源切替IC10がパワーオンリセット信号を解除(Highレベル)するとともに、電圧監視IC7が緊急停止信号をインアクティブ(Highレベル)とする。
これによって、データ記憶装置1aのリセット処理が行われ、データ記憶装置1bがアイドル状態になる。
図16は、緊急停止信号と外部リセット信号とを兼用した場合の一例を示すデータ記憶装置1dのブロック図である。
データ記憶装置1dは、データ記憶装置1(図1)の構成に、AND(論理積)回路11を新たに設けた構成となる。
このAND回路11の一方の入力部には緊急停止信号が入力され、他方の入力部には情報処理装置PCから出力される外部リセット信号が入力されるように接続されている。また、AND回路11の出力信号は内部リセット信号となり、コントローラ2のコントローラ制御回路4に入力されるように接続されている。
このデータ記憶装置1dにおける動作について、図17のシーケンス図を用いて説明する。
図17においては、上方から下方にかけて、情報処理装置PCから出力される外部リセット信号、緊急停止信号、AND回路11から出力される外部リセット信号、およびコントローラステータスのそれぞれのシーケンスを示している。
データ記憶装置1dがデータ転送処理中に、外部リセット信号(Lowレベル)が出力されると、AND回路11の出力はLowレベルとなるので、内部リセット信号がアクティブとなり、データ記憶装置1dのリセット処理が行われる。
リセット処理後、再びデータ転送処理中に、緊急停止信号(Lowレベル)が出力されると、AND回路11の出力はLowレベルとなるので、内部リセット信号がアクティブとなり、データ記憶装置1dのリセット処理が行われる。
このように、緊急停止信号を外部リセット信号と兼用することによって、コントローラ2に緊急停止信号を入力するためのI/Oピンなどが不要となり、コストを抑えることができ、かつ機能を簡略化することができるのでコントローラ2の設計を容易化することができる。
また、図18は、緊急停止要求を情報処理装置バスPCBを介して要求する場合の一例を示すデータ記憶装置1eのブロック図である。
データ記憶装置1eにおいては、コントローラ2に緊急停止要求レジスタ(レジスタ)12が設けられている。この緊急停止要求レジスタ12は、情報処理装置PCが直接アクセスすることができるので、該緊急停止要求レジスタ12をデータを設定することにより、緊急停止要求をすることができる。図19は、コントローラ2に設けられ、情報処理装置PCがアクセスすることのできるレジスタの一例を示す説明図である。
この緊急停止要求レジスタ12を介することにより、データ記憶装置1eを処理受け付け不可状態からアイドル状態などに復帰させる際にリセット処理などを行わなくても、自由に復帰させることができる。
さらに、図20に示すように、コントローラ2に緊急停止要求レジスタ12を新たに設けずに、データ読み出し/書き込みを要求する処理要求レジスタ(レジスタ)12aなどの一部を用いて緊急停止要求を設定するようにしてもよい。この処理要求レジスタ12aは、図21に示すように、情報処理装置PCがアクセスすることのできる既存のレジスタの1つである。
それにより、本実施の形態1によれば、データ転送処理中であっても、緊急停止要求処理により誤データの転送や誤データへのデータの書き換えなどを防止することができるので、データ記憶装置の信頼性を向上することができる。
また、本実施の形態においては、リード/ライトのデータ転送処理時について記載したが、たとえば、データを転送しない処理要求、アイドル、リセット処理中、スリープ状態などのその他のいずれの場合であっても、緊急停止要求の受付は可能である。
(実施の形態2)
図22は、本発明の実施の形態2によるデータ記憶装置のブロック図、図23は、図22のデータ記憶装置において誤データ転送機能が有効設定されている際のリードデータ転送のフローチャート、図24は、図22のデータ記憶装置において誤データ転送機能が無効設定された際のリードデータ転送のフローチャート、図25は、図22のデータ記憶装置において訂正データを転送する誤データ訂正転送機能が有効設定されている際のリードデータ転送のフローチャート、図26は、図22のデータ記憶装置に設けられたコントローラのリード転送要求時におけるフローチャート、図27は、図22のコントローラのリード転送要求時における他の動作例を示すフローチャート、図28は、本発明の実施の形態2によるデータ記憶装置による転送機能設定データの変更例の一例を示すフローチャート、図29は、本発明の実施の形態2によるデータ記憶装置による転送機能設定データの変更例の他の例を示すフローチャート、図30は、本発明の実施の形態2によるデータ記憶装置に設けられた半導体メモリに転送機能設定データを設定した際のデータ構造の一例を示す説明図、図31は、本発明の実施の形態2によるデータ記憶装置に設けられた半導体メモリに転送機能設定データを設定した際のデータ構造の他の例を示す説明図、図32は、本発明の実施の形態2によるデータ記憶装置による設定転送機能の切替の一例を示すフローチャート、図33は、本発明の実施の形態2による半導体メモリに転送機能設定データを設定したデータ記憶装置のブロック図、図34は、図33のデータ記憶装置によるライト転送時の転送フラグの設定処理を示すフローチャート、図35は、図34において転送モードを設定した後のリード転送処理を示したフローチャートである。
図22は、本発明の実施の形態2によるデータ記憶装置のブロック図、図23は、図22のデータ記憶装置において誤データ転送機能が有効設定されている際のリードデータ転送のフローチャート、図24は、図22のデータ記憶装置において誤データ転送機能が無効設定された際のリードデータ転送のフローチャート、図25は、図22のデータ記憶装置において訂正データを転送する誤データ訂正転送機能が有効設定されている際のリードデータ転送のフローチャート、図26は、図22のデータ記憶装置に設けられたコントローラのリード転送要求時におけるフローチャート、図27は、図22のコントローラのリード転送要求時における他の動作例を示すフローチャート、図28は、本発明の実施の形態2によるデータ記憶装置による転送機能設定データの変更例の一例を示すフローチャート、図29は、本発明の実施の形態2によるデータ記憶装置による転送機能設定データの変更例の他の例を示すフローチャート、図30は、本発明の実施の形態2によるデータ記憶装置に設けられた半導体メモリに転送機能設定データを設定した際のデータ構造の一例を示す説明図、図31は、本発明の実施の形態2によるデータ記憶装置に設けられた半導体メモリに転送機能設定データを設定した際のデータ構造の他の例を示す説明図、図32は、本発明の実施の形態2によるデータ記憶装置による設定転送機能の切替の一例を示すフローチャート、図33は、本発明の実施の形態2による半導体メモリに転送機能設定データを設定したデータ記憶装置のブロック図、図34は、図33のデータ記憶装置によるライト転送時の転送フラグの設定処理を示すフローチャート、図35は、図34において転送モードを設定した後のリード転送処理を示したフローチャートである。
本実施の形態2において、データ記憶装置(記憶装置)13は、たとえば、フラッシュメモリなどを用いて構成されたメモリカードからなり、ホストである情報処理装置PCの外部記憶メディアとして用いられる。情報処理装置PCは、パーソナルコンピュータや多機能端末機などからなる。
データ記憶装置13は、図22に示すように、コントローラ(情報処理部)14、および半導体メモリ15から構成される。ここでは、半導体メモリ15が1つであるが、該半導体メモリは複数個であってもよい。
コントローラ14は、動作プログラム、および情報処理装置PCの指示に基づいて半導体メモリ15に格納されたプログラムやデータなどを読み出し、所定の処理やデータの書き込み動作指示などを行う。
半導体メモリ15は、たとえば、フラッシュメモリなどの不揮発性半導体メモリから構成されている。なお、半導体メモリ15は、前記実施の形態1と同様に、フラッシュメモリ以外であってもよく、SRAM(Static Random Access Memory)、DRAM(Dynamic RAM)、MRAM(Magnetroresistive RAM)、EPROM(Erasable and Programmable Read Only Memory)などのデータを記憶できるメモリであればよい。
本実施の形態では、コントローラとメモリとを分離しているが、その2つおよび周辺部品を1つにした混載半導体としても構わない。
この半導体メモリ15には、アドレス(物理アドレス)0〜nに対応して、データ記憶領域、およびエラー検出用データ領域がそれぞれ設けられている。データ記憶領域は、ユーザデータ(0)〜(n)が格納される領域である。エラー検出用データ領域は、ユーザデータ(0)〜(n)におけるECCコードを格納する領域である。
コントローラ14と半導体メモリ15とは、半導体メモリバスMB1を介して相互に接続されている。情報処理装置PCとコントローラ14とは、情報処理装置バスPCBを介して相互に接続されている。
この情報処理装置バスPCBは、機械的結合手段を有し、電気的に接続される接触タイプ、あるいは電波などの情報伝送媒体によって情報を伝達する非接触タイプのいずれであってもよい。
また、コントローラ14は、コントローラ制御回路16、入出力回路17、転送モード切替参照メモリ(転送モード記憶部)18、およびエラーデータ検出訂正回路(エラーデータ検出訂正部)19から構成されている。
コントローラ制御回路16は、入出力回路17、転送モード切替参照メモリ18、ならびにエラーデータ検出訂正回路19の制御を司る。入出力回路17は、データバッファ17aを備え、半導体メモリ3、および情報処理装置PCとのデータのやり取りの制御を司る。
転送モード切替参照メモリ18は、誤データを転送するか否かを設定する転送機能設定データを格納する。転送モード切替参照メモリ18は、不揮発性/揮発性のいずれのメモリでもよい。または、ランダムゲートを使って構成するレジスタであってもよい。
エラーデータ検出訂正回路19は、ECCなどによって転送データのエラーを検出する。また、エラーの検出は、ECCだけでなく、たとえば、CRC(Cyclic Redundancy Check)やパリティチェックなどの簡単な検出機能であってもよい。
次に、本実施の形態におけるデータ記憶装置14の作用について説明する。
始めに、転送モード切替参照メモリ18が誤データ転送機能を有効にする設定が行われている際のリードデータの転送処理について、図23のフローチャートを用いて説明する。ここでは、半導体メモリ13におけるアドレスk−1に格納されているユーザデータ(k−1)に誤データがあるものとする。
まず、情報処理装置PCからコントローラ14に対してユーザデータ(k−1)のリード転送要求があると(ステップS401)、該コントローラ14は、半導体メモリ15に対してアドレスk−1のユーザデータ(k−1)のリード転送要求を行い(ステップS402)、その後、情報処理装置PCにリードデータ転送通知を行う(ステップS403)。
このリードデータ転送通知により、半導体メモリ15のユーザデータ(k−1)がリードされ、コントローラ14を介して情報処理装置PCにデータ転送される(ステップS404)。この場合、誤データ転送機能が有効であるので、誤データが含まれたユーザデータ(k−1)は、すべて転送されることになる。
そして、ユーザデータ(k−1)の転送が終了すると、コントローラ14は、リードデータ転送終了を情報処理装置PCに対して通知する(ステップS405)。このリードデータ転送終了の通知は、正常終了、または異常終了のいずれであってもよい。
また、転送モード切替参照メモリ18が誤データ転送機能を無効にする設定になっている際のリードデータの転送処理について、図24のフローチャートを用いて説明する。ここでも、半導体メモリ13におけるアドレスk−1に格納されているユーザデータ(k−1)に誤データがあるものとする。
情報処理装置PCからコントローラ14に対してユーザデータ(k−1)のリード転送要求があると(ステップS501)、該コントローラ14は、半導体メモリ15に対してアドレスk−1のユーザデータ(k−1)のリード転送要求を行った後(ステップS502)、コントローラ14によって半導体メモリ15のユーザデータ(k−1)がリードされる(ステップS503)。エラーデータ検出訂正回路19により誤データのチェックを行う。
エラーデータ検出訂正回路19が、ユーザデータ(k−1)の誤データを検出すると、コントローラ14は、情報処理装置PCに対してエラー終了を通知する(ステップS504)。
次に、転送モード切替参照メモリ18が、誤データを訂正した後に該訂正データを転送する誤データ訂正転送機能を有効にする設定になっている際のリードデータの転送処理について、図25のフローチャートを用いて説明する。ここでも、半導体メモリ13におけるアドレスk−1に格納されているユーザデータ(k−1)に誤データがあるものとする。
情報処理装置PCからコントローラ14に対してユーザデータ(k−1)のリード転送要求があると(ステップS601)、該コントローラ14が半導体メモリ15に対してアドレスk−1のユーザデータ(k−1)のリード転送要求を行う(ステップS602)。
その後、コントローラ14が半導体メモリ15のユーザデータ(k−1)をリードし(ステップS603)、エラーデータ検出訂正回路19がユーザデータ(k−1)のチェックを行う。
そして、ユーザデータ(k−1)に誤データが検出されると、エラーデータ検出訂正回路19が誤データの訂正を行い、半導体メモリ3に対してのライト転送要求を行い(ステップS604)、訂正したユーザデータ(k−1)を書き換える(ステップS605)。
図25の訂正後のユーザデータ(k−1)のデータを、アドレスk−1に書き戻している。この半導体メモリ内およびその他半導体メモリ内に代替領域を設けて、そこにユーザデータ(k−1)のデータを代替してもよい。
続いて、コントローラ14は情報処理装置PCに対して、リードデータ転送通知を行い(ステップS606)、訂正されたユーザデータ(k−1)が転送される(ステップS607)。
そして、ユーザデータ(k−1)の転送が終了すると、コントローラ14は、リードデータ転送終了を情報処理装置PCに対して通知する(ステップS608)。この場合も、リードデータ転送終了の通知は、正常終了、または異常終了のいずれであってもよい。
ここで、リード転送要求時のコントローラ14の動作について、図26のフローチャートを用いて説明する。
まず、情報処理装置PCからリード転送要求があると、コントローラ制御回路16は、転送モード切替参照メモリ18の転送機能設定データを参照し、誤データであっても転送するか否かを判断する(ステップS701)。
誤データでも転送する場合には、半導体メモリ15からリードしたデータをそのまま情報処理装置PCに転送する(ステップS702)。
また、誤データを転送しない場合には、半導体メモリ15からリードしたデータをエラーデータ検出訂正回路19に転送し(ステップS703)、誤データが含まれているか否かをチェックする(ステップS704)。
そして、誤データが検出された際に、該誤データが訂正可能な場合には(ステップS705)、エラーデータ検出訂正回路19がデータ訂正を行い、訂正したデータを情報処理装置PCに転送する(ステップS707)。
誤データを訂正できない場合には(ステップS705)、情報処理装置PCに転送不可通知を行う(ステップS706)。
この場合、転送機能設定データが誤データでも転送する機能に設定されていれば、誤データのチェックを行わずに転送するので、高速な転送処理を実現することができる。
さらに、リード転送要求時のコントローラ14の他の動作例について、図27のフローチャートを用いて説明する。
まず、情報処理装置PCからリード転送要求があると、半導体メモリ15からデータをリードし、エラーデータ検出訂正回路19に転送し(ステップS801)、誤データが含まれているか否かをチェックする(ステップS802)。
誤データが含まれていない場合には、リードデータを情報処理装置PCに転送する(ステップS803)。また、誤データが含まれている場合、該誤データが訂正可能な場合には(ステップS804)、エラーデータ検出訂正回路19がデータ訂正を行い、訂正したデータを情報処理装置PCに転送する(ステップS805)。
誤データを訂正できない場合には(ステップS804)、コントローラ制御回路16が転送モード切替参照メモリ18の転送機能設定データを参照し、誤データであっても転送するか否かを判断する(ステップS806)。
誤データを含んでいても転送する場合には、半導体メモリ15からリードしたデータをそのまま情報処理装置PCに転送する(ステップS807)。誤データを転送しない場合には、コントローラ14が情報処理装置PCに対して転送不可通知を行う(ステップS808)。
この場合、転送機能設定データが誤データでも転送する機能に設定されていても、誤データの転送が訂正不可の場合に限られるので、データの信頼性を向上させることができる。
次に、情報処理装置PCによって転送モード切替参照メモリ18の転送機能設定データを変更する場合について図28のフローチャートを用いて説明する。
ここでは、データ転送時において、誤データを転送しない設定から誤データを転送する設定に変更する場合ついて説明する。
情報処理装置PCから、たとえば、ユーザデータ(k−1)のリード転送要求があると(ステップS901)、コントローラ14は、半導体メモリ15に対してユーザデータ(k−1)のリード転送要求を行う(ステップS902)。
続いて、半導体メモリ15のデータがリードされてコントローラ14に転送される(ステップS903)。
転送されたユーザデータ(k−1)は誤データを含んでいるので、コントローラ14は、情報処理装置PCに対してエラー終了通知を行う(ステップS904)。
エラー終了通知が転送されると情報処理装置PCは、コントローラ14に転送機能設定データを変更するモード切替処理を要求する(ステップS905)。コントローラ14は、モード切替処理要求を受けて、転送モード切替参照メモリ18の転送機能設定データを変更するとともに、情報処理装置PCに該転送機能設定データの変更が完了したことを通知する(ステップS906)。
続いて、情報処理装置PCは、再びユーザデータ(k−1)のリード転送要求を行い(ステップS907)、コントローラ14が半導体メモリ15に対してユーザデータ(k−1)のリード転送要求を行うとともに(ステップS908)、情報処理装置PCに対してリードデータ転送通知を転送する(ステップS909)。
そして、半導体メモリ15のデータがリードされ、コントローラ14を介して情報処理装置PCにデータが転送される(ステップS910)。すべてのリードデータの転送が終了すると、コントローラ14がリードデータ転送終了を情報処理装置PCに対して通知する(ステップS911)。
また、転送機能設定データは、転送モード切替参照メモリ18でなく、たとえば、半導体メモリ15に設定することも可能である。
この場合の情報処理装置PCによる転送機能設定データの変更について図29のフローチャートを用いて説明する。
情報処理装置PCから、ユーザデータ(k−1)のリード転送要求があると(ステップS1001)、コントローラ14は、半導体メモリ15に対してユーザデータ(k−1)のリード転送要求を行う(ステップS1002)。
その後、半導体メモリ15のデータがリードされてコントローラ14に転送される(ステップS1003)。転送されたユーザデータ(k−1)は誤データを含んでいるので、コントローラ14は情報処理装置PCに対してエラー終了通知を行う(ステップS1004)。
このエラー終了通知により、情報処理装置PCは、コントローラ14に転送機能設定データを変更するモード切替処理を要求する(ステップS1005)。モード切替処理要求を受けてコントローラ14は、半導体メモリ15の転送機能設定データを変更するとともに(ステップS1006)、情報処理装置PCに該転送機能設定データの変更が完了したことを通知する(ステップS1007)。
情報処理装置PCは、再びユーザデータ(k−1)のリード転送要求を行い(ステップS1008)、コントローラ14が半導体メモリ15に対してユーザデータ(k−1)のリード転送要求を行うとともに(ステップS1009)、情報処理装置PCに対してリードデータ転送通知を転送する(ステップS1010)。
そして、半導体メモリ15のデータがリードされ、コントローラ14を介して情報処理装置PCにデータが転送される(ステップS1011)。すべてのリードデータの転送が終了すると、コントローラ14がリードデータ転送終了を情報処理装置PCに対して通知する(ステップS1012)。
本実施の形態では、リード転送毎に半導体メモリに記憶している書き換えフラグをチェックしていない。これはコントローラ内に転送フラグを記憶しているからである。これにより情報処理装置PCからのリード転送の性能を低下させることなく、本発明を実現することが出来る。半導体メモリに記憶している書き換えフラグは、電源立上げ後のリセット中、及び情報処理装置PCから要求があったリセット処理中にコントローラが確認する。この半導体メモリに記憶する方式は、メーカが出荷時に於いて、顧客の要求に対し簡単に対応が可能であり、顧客が適応する情報処理装置PCは、モードの切替を意識する必要がない。
図30は、半導体メモリ15に誤データ転送機能を無効にした転送機能設定データを設定した際のデータ構造を示す説明図であり、図31は、半導体メモリ15に誤データ転送機能が有効となった転送機能設定データを設定した際のデータ構造を示す説明図である。
図30、図31に示すように、半導体メモリ15のアドレスnに対応するデータ記憶領域が転送機能設定データを設定する領域となる。この領域に転送無効フラグを設定すると誤データ転送機能が無効になり、転送有効フラグを設定すると誤データ転送機能が有効になる。
転送機能設定データの設定は半導体メモリの最低どれか1つに設定し、本発明である記憶装置全体の機能設定に用いてもよい。さらに、半導体メモリ個別に設定してもかまわない。個別に設定することにより、例えば比較的データ信頼度の高さを必要とするファイル管理用データと、例えば画像音声データ等比較的高いデータ転送を必要とするデータを、それぞれ半導体メモリに区別して保存することにより、使い勝手のよい記憶装置を実現することができる。
図32は、設定転送機能の切替を、リード転送要求時にコマンドコードを変えることによって処理する際のフローチャートである。
情報処理装置PCが、コマンドコードによってユーザデータ(k−1)の誤データ転送不可リード転送要求を行うと(ステップS1101)、コントローラ14は、半導体メモリ15に対してユーザデータ(k−1)のリード転送要求を行い(ステップS1102)、半導体メモリ15のリードデータがコントローラ14に転送される(ステップS1103)。
転送されたユーザデータ(k−1)は誤データを含んでいるので、コントローラ14は情報処理装置PCに対してエラー終了通知を行う(ステップS1104)。
続いて、情報処理装置PCがコマンドコードによって、ユーザデータ(k−1)の誤データ転送可転送要求を行うと(ステップS1105)、コントローラ14が、半導体メモリ15に対してユーザデータ(k−1)のリード転送要求を行うとともに(ステップS1106)、情報処理装置PCに対してリードデータ転送通知を転送する(ステップS1107)。
その後、半導体メモリ15のデータがリードされ、コントローラ14を介して情報処理装置PCにデータが転送される(ステップS1108)。すべてのリードデータの転送が終了すると、コントローラ14がリードデータ転送終了を情報処理装置PCに対して通知する(ステップS1109)。
図33は、各々のユーザデータ(0)〜(n−1)に対し、個別に転送機能設定データを設定することのできる半導体メモリ15の構成例を示した説明図である。
この場合、半導体メモリ15は、データ記憶領域、およびデータ検出用データ領域の他に、各々のユーザデータが誤データであっても転送するか否かを設定する転送フラグを格納する領域が設けられている。
この領域に誤データ転送不可、または誤データ転送可のフラグを設定することにより、転送モード切替参照用メモリを不要にすることができる。また、誤データの転送可/不可をユーザデータ毎に選択して設定することができるので、データストレージとしての信頼性を向上することができる。
次に、ライト転送時において、半導体メモリ15に転送フラグを設定する処理について、図34のフローチャートを用いて説明する。ここでは、ユーザデータ(k−1)を誤データ転送不可に設定し、ユーザデータ(k)を誤データ転送可に設定するものとする。
情報処理装置PCは、コマンドコードによってユーザデータ(k−1)の誤データ転送不可ライト転送要求を行うと(ステップS1201)、コントローラ14は半導体メモリ15に対してユーザデータ(k−1)のライト転送要求を行い(ステップS1202)、ライトデータがコントローラ14を介して半導体メモリ15に転送される(ステップS1203)。
そして、コントローラ14は、誤データ転送不可の転送フラグを半導体メモリ15に設定した後(ステップS1204)、ユーザデータ(k−1)の検出データ(k−1)を半導体メモリ15のエラー検出用データ領域に格納する(ステップS1205)。
続いて、コントローラ14は、半導体メモリ15に対してライト転送の正常終了通知を行い(ステップS1206)、情報処理装置PCにライト転送終了通知を転送する(ステップS1207)。
また、情報処理装置PCが、コマンドコードによってユーザデータ(k)の誤データ転送可ライト転送要求を行うと(ステップS1208)、コントローラ14が半導体メモリ15に対してユーザデータ(k)のライト転送要求を行い(ステップS1209)、ライトデータがコントローラ14を介して半導体メモリ15に転送される(ステップS1210)。
そして、コントローラ14は、誤データ転送可の転送フラグを半導体メモリ15に設定し(ステップS1211)、ユーザデータ(k)の検出データ(k)を半導体メモリ15のエラー検出用データ領域に格納する(ステップS1212)。
続いて、コントローラ14は、半導体メモリ15に対してライト転送の正常終了通知を行い(ステップS1213)、情報処理装置PCにライト転送終了通知を転送する(ステップS1214)。
また、図35は、図34において転送モードを設定した後のリード転送処理を示したフローチャートである。
情報処理装置PCが、ユーザデータ(k−1)のリード転送要求を行うと(ステップS1301)、コントローラ14は半導体メモリ15に対してユーザデータ(k−1)のライト転送要求を行う(ステップS1302)。これにより、リードデータがコントローラ14に転送される(ステップS1303)。
このユーザデータ(k−1)は誤データを含んでいるので、コントローラ14は、情報処理装置PCに対してエラー終了通知を転送する(ステップS1304)。
再び、情報処理装置PCがユーザデータ(k)のリード転送要求を行うと(ステップS1305)、コントローラ14は半導体メモリ15に対してユーザデータ(k)のリード転送要求を行うとともに(ステップS1306)、情報処理装置PCに対してリード転送要求を行う(ステップS1307)。
ユーザデータkにも誤データを含んでいるが、半導体メモリ15から、コントローラ14を介してリードデータが情報処理装置PCに転送される(ステップS1308)。すべてのリードデータが転送されると、コントローラ14は、リード転送終了通知を情報処理装置PCに転送する(ステップS1309)。
それにより、本実施の形態2では、誤データが含まれているユーザデータであっても、途切れることなくデータ転送することができるので、不要な待ち時間などをなくすことができる。
また、データが途切れることなく転送されることにより、情報処理装置PCに大容量のバッファなどが不要となるので、該情報処理装置PCのコストダウンを実現することができる。
さらに、本実施の形態2においては、誤データ転送機能の設定を情報処理装置PCが行う場合について記載したが、たとえば、図36に示すように、情報処理装置PC以外の外部から転送モード切替信号をコントローラ14のコントローラ制御回路16に入力する構成としてもよい。
また、本実施の形態2において、エラー訂正が不可とは、現実にエラー訂正ができないことのみに限定されるのではなく、予め決定された時間内にエラー訂正が完了しないことをも含むことはいうまでもない。
たとえば、エラー訂正時間を設定可能なレジスタなどを有し、データの種類毎にエラー訂正時間を指定しておくことで、たとえばデータの正確性よりも転送時間が重要なデータと、逆にデータの正確性が重要なデータのそれぞれに適切な時間でデータ転送を行うことができるようになる。
なお、本実施の形態2において、エラー訂正が不可の場合、メモリアレイから読み出したデータをエラー訂正を行わずにホストへ供給する旨記載しているが、この場合、たとえば全て“0”又は全て“1”のデータをホストへ供給するようにしてもよいことはいうまでもない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1 データ記憶装置(記憶装置)
1a〜1e データ記憶装置(記憶装置)
2 コントローラ(情報処理部)
3 半導体メモリ
4 コントローラ制御回路
5 入出力回路
6 電源安定化IC(電源電圧部)
7 電圧監視IC(第1の電圧監視部)
8 電圧監視IC(第2の電圧監視部)
9 コンデンサ(電源供給部)
10 電源切替IC(電源切替部)
11 AND(論理積)回路
12 緊急停止要求レジスタ(レジスタ)
12a 処理要求レジスタ(レジスタ)
13 データ記憶装置(記憶装置)
14 コントローラ(情報処理部)
15 半導体メモリ
16 コントローラ制御回路
17 入出力回路
18 転送モード切替参照メモリ(転送モード記憶部)
19 エラーデータ検出訂正回路(エラーデータ検出訂正部)
MB,MB1 半導体メモリバス
PC 情報処理装置
PCB 情報処理装置バス
S,S1 信号線
NS 内部電源線
VCC 外部電源電圧
VDD 内部電源電圧
1a〜1e データ記憶装置(記憶装置)
2 コントローラ(情報処理部)
3 半導体メモリ
4 コントローラ制御回路
5 入出力回路
6 電源安定化IC(電源電圧部)
7 電圧監視IC(第1の電圧監視部)
8 電圧監視IC(第2の電圧監視部)
9 コンデンサ(電源供給部)
10 電源切替IC(電源切替部)
11 AND(論理積)回路
12 緊急停止要求レジスタ(レジスタ)
12a 処理要求レジスタ(レジスタ)
13 データ記憶装置(記憶装置)
14 コントローラ(情報処理部)
15 半導体メモリ
16 コントローラ制御回路
17 入出力回路
18 転送モード切替参照メモリ(転送モード記憶部)
19 エラーデータ検出訂正回路(エラーデータ検出訂正部)
MB,MB1 半導体メモリバス
PC 情報処理装置
PCB 情報処理装置バス
S,S1 信号線
NS 内部電源線
VCC 外部電源電圧
VDD 内部電源電圧
Claims (8)
- 1つ以上の半導体メモリと、動作プログラムに基づいて前記1つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部とを備えた記憶装置であって、
前記情報処理部は、誤データの転送モードを設定する転送機能設定データを記憶する転送モード記憶部を有し、リード/ライト動作時のデータ転送処理の際に前記転送モード記憶部の転送機能設定データを参照し、前記転送機能設定データの誤データ転送機能が有効に設定されている際には、転送データに誤データが含まれていても転送処理を実行することを特徴とする記憶装置。 - 請求項1記載の記憶装置において、
前記転送モード記憶部が、レジスタよりなり、外部入力されるコマンドによって前記転送機能設定データが設定されることを特徴とする記憶装置。 - 請求項1記載の記憶装置において、
前記転送モード記憶部は、前記半導体メモリの一部の記憶領域からなり、
前記情報処理部は、データ転送の際に前記半導体メモリの記憶領域に記憶された転送機能設定データを参照し、誤データ転送機能が有効に設定されているデータの場合に、転送データに誤データが含まれていても転送処理を実行することを特徴とする記憶装置。 - 請求項1または2記載の記憶装置において、
前記情報処理部は、誤データの訂正を行うエラーデータ検出訂正部を備え、
前記エラーデータ検出訂正部は、前記転送データに誤データが含まれているか否かを検出し、誤データが含まれている際に前記誤データが訂正可能であれば、前記誤データを訂正して転送し、前記誤データが訂正不可の際には、前記誤データを訂正せずに転送することを特徴とする記憶装置。 - 1つ以上の半導体メモリと、動作プログラムに基づいて前記1つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部とを備えた記憶装置であって、
前記半導体メモリからの読み出しの際、前記半導体メモリから読み出したデータにエラーが含まれているか否かを判定するエラー判定部を有し、
前記半導体メモリから読み出したデータを前記エラー判定部でエラーの有無の判定を行い出力する第1読み出し動作と、エラーの有無の判定を行わず出力する第2読み出し動作とを有することを特徴とする記憶装置。 - 請求項5の記憶装置において、
前記エラー判定部はエラー訂正機能を有し、
前記第1読み出し動作において前記半導体メモリから読み出したデータにエラーが含まれていることが検出された場合、前記エラー訂正機能によりエラー訂正を行うことを特徴とする記憶装置。 - 請求項6の記憶装置において、
前記第1読み出し動作において、前記エラー判定部は前記半導体メモリから読み出したデータに検出されたエラーが前記エラー訂正機能により訂正可能である場合は訂正を行い、所定時間内でのエラー訂正が不可能である場合はエラー訂正を行わないことを特徴とする記憶装置。 - 請求項7の記憶装置において、
前記第1読み出し動作において、前記エラー判定部は前記半導体メモリから読み出したデータに所定時間内でのエラー訂正が不可能なエラーを検出した場合、前記半導体メモリから読み出したデータをエラー訂正を行わずに出力することを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134891A JP2008287727A (ja) | 2008-05-23 | 2008-05-23 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134891A JP2008287727A (ja) | 2008-05-23 | 2008-05-23 | 記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003030694A Division JP4153802B2 (ja) | 2003-02-07 | 2003-02-07 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008287727A true JP2008287727A (ja) | 2008-11-27 |
Family
ID=40147342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008134891A Pending JP2008287727A (ja) | 2008-05-23 | 2008-05-23 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008287727A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6293395B1 (ja) * | 2017-01-19 | 2018-03-14 | 三菱電機株式会社 | 転送装置、転送方法およびマスタ局 |
CN110347529A (zh) * | 2014-11-13 | 2019-10-18 | 旺宏电子股份有限公司 | 用于执行错误侦测协议的存储器装置及方法 |
WO2020181347A1 (pt) | 2019-03-11 | 2020-09-17 | Fmc Technologies Do Brasil Ltda | Material compósito com camada difundida revestida |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62278654A (ja) * | 1986-05-28 | 1987-12-03 | Hitachi Ltd | メモリ制御回路 |
-
2008
- 2008-05-23 JP JP2008134891A patent/JP2008287727A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62278654A (ja) * | 1986-05-28 | 1987-12-03 | Hitachi Ltd | メモリ制御回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110347529A (zh) * | 2014-11-13 | 2019-10-18 | 旺宏电子股份有限公司 | 用于执行错误侦测协议的存储器装置及方法 |
JP6293395B1 (ja) * | 2017-01-19 | 2018-03-14 | 三菱電機株式会社 | 転送装置、転送方法およびマスタ局 |
WO2018134935A1 (ja) * | 2017-01-19 | 2018-07-26 | 三菱電機株式会社 | 転送装置、転送方法およびマスタ局 |
WO2020181347A1 (pt) | 2019-03-11 | 2020-09-17 | Fmc Technologies Do Brasil Ltda | Material compósito com camada difundida revestida |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4153802B2 (ja) | 記憶装置 | |
KR102571747B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
TW201222254A (en) | Method for protecting data in damaged memory cells by dynamically switching memory mode | |
KR20040082022A (ko) | 정보기억장치 및 정보처리시스템 | |
TWI670601B (zh) | 斷電保護方法及系統 | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
US20180239557A1 (en) | Nonvolatile memory device, data storage device including the same, and operating method of data storage device | |
KR20180000594A (ko) | 반도체장치 및 반도체시스템 | |
CN111459527A (zh) | 存储器***及其操作方法 | |
JP2008287727A (ja) | 記憶装置 | |
US9304854B2 (en) | Semiconductor device and operating method thereof | |
KR20190006687A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN109918322B (zh) | 存储器***及其操作方法 | |
KR102475688B1 (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
JP2009176147A (ja) | 電子機器および電子機器のメモリアクセス許可判別方法 | |
EP2194458A2 (en) | Request processing device, request processing system, and access testing method | |
US11720276B2 (en) | Memory system and controller for managing write status | |
KR20180078426A (ko) | 데이터 저장 장치의 에러 정정 코드 처리 방법 | |
US11379362B2 (en) | Memory system and operating method thereof | |
JP2011192137A (ja) | メモリカード制御システム、メモリカード制御装置及びメモリカード制御方法 | |
JP2006120098A (ja) | キャッシュメモリ装置およびその管理方法 | |
KR20230046362A (ko) | 메모리 모듈의 동작 방법, 메모리 컨트롤러의 동작 방법, 및 메모리 시스템의 동작 방법 | |
JP2011113591A (ja) | Nandフラッシュメモリおよびnandフラッシュメモリへのデータ書込方法 | |
JP3341738B2 (ja) | メモリのエラー検出方式 | |
JP5321782B2 (ja) | 二重化システム及びメモリコピー方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |