JP4843222B2 - 半導体記憶装置の制御方法、メモリカード、及びホスト機器 - Google Patents
半導体記憶装置の制御方法、メモリカード、及びホスト機器 Download PDFInfo
- Publication number
- JP4843222B2 JP4843222B2 JP2005004240A JP2005004240A JP4843222B2 JP 4843222 B2 JP4843222 B2 JP 4843222B2 JP 2005004240 A JP2005004240 A JP 2005004240A JP 2005004240 A JP2005004240 A JP 2005004240A JP 4843222 B2 JP4843222 B2 JP 4843222B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- logical block
- written
- block address
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
次に、図1、図12を参照して、本実施形態の動作について説明する。
Claims (5)
- 複数の小ブロックを含む大ブロックを有し、前記大ブロックを消去単位としてデータを消去可能で、書き込み済みのデータが格納された小ブロックの論理ブロックアドレスの次の論理ブロックアドレスを期待値として順次データを書き込む半導体記憶装置の制御方法であって、
書き込み済みのデータを保護する場合、前記書き込み済みのデータが格納された論理ブロックアドレスの次の論理ブロックアドレスをスキップして別の論理ブロックアドレスを期待値とし、
データ書き込み時に、その書き込み対象の論理ブロックアドレスが前記期待値かどうかを判別し、
前記書き込み対象の論理ブロックアドレスが前記期待値と異なる場合、前記書き込み済みのデータが格納された大ブロックとは別の大ブロックに、書き込み対象のデータを格納する
ことを特徴とする半導体記憶装置の制御方法。 - 論理ブロックアドレスの順序に従ってデータを順次論理ブロックに書き込む半導体記憶装置の制御方法であって、
電源が投入されたとき、電源が遮断される直前に書き込まれた論理ブロックの論理ブロックアドレスを検出し、
前記検出された第1の論理ブロックアドレスの次の第2の論理ブロックアドレスをスキップし、第3の論理ブロックアドレスを期待値として書き込み待ち状態とし、次の書き込みにおいて、前記第3の論理ブロックアドレスが指定された場合、前記第3の論理ブロックアドレスにデータが書き込まれ、次の書き込みにおいて、期待値としての前記第3の論理ブロックアドレスと異なる論理ブロックアドレスが指定された場合、複数の論理ブロックを含む別の空きブロックが検出され、その空きブロック内にデータが書き込まれることを特徴とする半導体記憶装置の制御方法。 - 論理ブロックアドレスの順序に従ってデータを順次論理ブロックに書き込む半導体記憶装置の制御方法であって、
FAT(File Allocation Table)データの書き込みを検出し、
前記FATデータの書き込みが検出されたとき、前記FATデータの書き込み直前に第1の記憶領域に書き込まれた論理ブロックの第1の論理ブロックアドレスの次の第2の論理ブロックアドレスをスキップし、第3の論理ブロックアドレスを期待値として書き込み待ち状態とし、次の書き込みにおいて、前記第3の論理ブロックアドレスが指定された場合、前記第3の論理ブロックアドレスにデータが書き込まれ、次の書き込みにおいて、期待値としての前記第3の論理ブロックアドレスと異なる論理ブロックアドレスが指定された場合、複数の論理ブロックを含む別の空きブロックが検出され、その空きブロック内にデータが書き込まれることを特徴とする半導体記憶装置の制御方法。 - 請求項1,2,3のいずれかに記載の制御方法を実行する制御部を有することを特徴とするメモリカード。
- 請求項1,2,3のいずれかに記載の制御方法を実行する制御部を有することを特徴とするホスト機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004240A JP4843222B2 (ja) | 2005-01-11 | 2005-01-11 | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 |
US11/085,530 US7657697B2 (en) | 2005-01-11 | 2005-03-22 | Method of controlling a semiconductor memory device applied to a memory card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004240A JP4843222B2 (ja) | 2005-01-11 | 2005-01-11 | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006195565A JP2006195565A (ja) | 2006-07-27 |
JP4843222B2 true JP4843222B2 (ja) | 2011-12-21 |
Family
ID=36654602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005004240A Expired - Fee Related JP4843222B2 (ja) | 2005-01-11 | 2005-01-11 | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7657697B2 (ja) |
JP (1) | JP4843222B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4842563B2 (ja) * | 2005-05-16 | 2011-12-21 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 |
CN101194238B (zh) * | 2005-06-24 | 2010-05-19 | 松下电器产业株式会社 | 存储器控制器、非易失性存储装置、非易失性存储***及数据写入方法 |
FI20060427L (fi) * | 2006-05-03 | 2007-11-04 | Tellabs Oy | Menetelmä ja laitteisto peräkkäistiedoston käsittelemiseksi |
KR101146059B1 (ko) * | 2006-07-31 | 2012-05-14 | 가부시끼가이샤 도시바 | 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템을 위한데이터 판독/기입 방법 |
US9612954B2 (en) | 2008-12-31 | 2017-04-04 | Micron Technology, Inc. | Recovery for non-volatile memory after power loss |
JP2011048725A (ja) | 2009-08-28 | 2011-03-10 | Panasonic Corp | 不揮発性記憶装置および不揮発性メモリコントローラ |
TWI407327B (zh) * | 2009-11-24 | 2013-09-01 | Phison Electronics Corp | 資料處理方法、系統及儲存裝置控制器 |
US9478271B2 (en) * | 2013-03-14 | 2016-10-25 | Seagate Technology Llc | Nonvolatile memory data recovery after power failure |
US20160216910A1 (en) * | 2013-09-27 | 2016-07-28 | Virtium Llc | Solving MLC NAND paired page program using reduced spatial redundancy |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818771A (en) * | 1996-09-30 | 1998-10-06 | Hitachi, Ltd. | Semiconductor memory device |
US6034897A (en) * | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
JP3741535B2 (ja) | 1998-04-16 | 2006-02-01 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
JP3314719B2 (ja) | 1998-04-17 | 2002-08-12 | 日本電気株式会社 | フラッシュeepromとその試験方法 |
JP2000173281A (ja) * | 1998-12-04 | 2000-06-23 | Sony Corp | 半導体記憶装置 |
US6694453B1 (en) * | 2000-11-14 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | Apparatus and method to handle power supply failures for a peripheral device |
US7107480B1 (en) * | 2000-12-22 | 2006-09-12 | Simpletech, Inc. | System and method for preventing data corruption in solid-state memory devices after a power failure |
TW539950B (en) * | 2000-12-28 | 2003-07-01 | Sony Corp | Data recording device and data write method for flash memory |
US7542091B2 (en) * | 2001-12-11 | 2009-06-02 | Hewlett-Packard Development Company, L.P. | Device power management method and apparatus |
JP4058322B2 (ja) * | 2002-10-07 | 2008-03-05 | 株式会社ルネサステクノロジ | メモリカード |
US7171536B2 (en) * | 2002-10-28 | 2007-01-30 | Sandisk Corporation | Unusable block management within a non-volatile memory system |
US7003620B2 (en) * | 2002-11-26 | 2006-02-21 | M-Systems Flash Disk Pioneers Ltd. | Appliance, including a flash memory, that is robust under power failure |
JP4158526B2 (ja) * | 2003-01-09 | 2008-10-01 | 松下電器産業株式会社 | メモリカード及びメモリへのデータ書き込み方法 |
JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2004280752A (ja) * | 2003-03-19 | 2004-10-07 | Sony Corp | データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム |
JP2004318940A (ja) * | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 記憶装置 |
US20050204115A1 (en) * | 2004-01-30 | 2005-09-15 | Kiminori Matsuno | Semiconductor memory device, memory controller and data recording method |
-
2005
- 2005-01-11 JP JP2005004240A patent/JP4843222B2/ja not_active Expired - Fee Related
- 2005-03-22 US US11/085,530 patent/US7657697B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7657697B2 (en) | 2010-02-02 |
US20060155918A1 (en) | 2006-07-13 |
JP2006195565A (ja) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3892851B2 (ja) | メモリカード及び半導体装置 | |
JP4406339B2 (ja) | コントローラ、メモリカード及びその制御方法 | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
JP4713867B2 (ja) | メモリコントローラ,メモリ装置及びメモリコントローラの制御方法 | |
JPWO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
JPWO2005083573A1 (ja) | 半導体メモリ装置 | |
JP4253272B2 (ja) | メモリカード、半導体装置、及び半導体メモリの制御方法 | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2007011872A (ja) | メモリカードとその制御方法 | |
JP4751037B2 (ja) | メモリカード | |
JP2007094639A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4661369B2 (ja) | メモリコントローラ | |
JP2006221743A (ja) | 記憶システムと半導体記憶装置の書き込み方法 | |
JP2007233838A (ja) | メモリシステムの制御方法 | |
JP2005115562A (ja) | フラッシュrom制御装置 | |
JP2008009614A (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2006178909A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4498341B2 (ja) | メモリシステム | |
TWI649652B (zh) | Fast and safe data storage device and method | |
JP2008077468A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2006331233A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |