JP2008263142A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008263142A
JP2008263142A JP2007106385A JP2007106385A JP2008263142A JP 2008263142 A JP2008263142 A JP 2008263142A JP 2007106385 A JP2007106385 A JP 2007106385A JP 2007106385 A JP2007106385 A JP 2007106385A JP 2008263142 A JP2008263142 A JP 2008263142A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
semiconductor device
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007106385A
Other languages
English (en)
Inventor
Toru Kachi
徹 加地
Hiroyuki Ueda
博之 上田
Tsutomu Uesugi
勉 上杉
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2007106385A priority Critical patent/JP2008263142A/ja
Publication of JP2008263142A publication Critical patent/JP2008263142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 半導体装置の閾値電圧を高く確保する。
【解決手段】 窒化ガリウム又は窒化インジウムガリウムの第1半導体領域と窒化インジウムアルミニウムの第2半導体領域のヘテロ接合を有するチャネル領域と、そのチャネル領域の一方側からヘテロ接合に対向しているゲート電極と、そのチャネル領域の他方側からヘテロ接合に対向しているp型の不純物を含んでいる窒化ガリウムの第3半導体領域を備えている。第2半導体領域内に発生しているピエゾ分極の方向が、ヘテロ接合から離れる方向に調整されている。
【選択図】 図1

Description

本発明は、III族窒化物半導体を利用した半導体装置に関する。
III族窒化物半導体を利用した半導体装置の開発が活発に行われている。III族窒化物半導体を利用した半導体装置は、ノーマリーオフで動作するタイプとノーマリーオンで動作するタイプに大別することができる。
特許文献1にノーマリーオフで動作する半導体装置の一例が開示されている。特許文献1の半導体装置は、窒化ガリウム(GaN)の半導体領域と窒化ガリウムアルミニウム(AlGaN)の半導体領域のヘテロ接合を有するチャネル領域と、そのチャネル領域の一方側からヘテロ接合に対向しているゲート電極と、そのチャネル領域の他方側からヘテロ接合に対向しているp型の不純物を含んでいる窒化ガリウムのp型半導体領域を備えている。
特許文献1の半導体装置は、p型半導体領域が設けられていることを特徴としている。p型半導体領域は、ゲート電極に電圧が印加されていないときに、チャネル領域のヘテロ接合の伝導帯のエネルギー準位がフェルミ準位よりも高くなるように作用する。このため、ゲート電極に電圧が印加されていなければ、チャネル領域のヘテロ接合に2次元電子ガス層が形成されず、電子はチャネル領域を流れることができない。上記半導体装置は、ノーマリーオフで動作する。
特許文献2にノーマリーオンで動作する半導体装置の一例が開示されている。特許文献2の半導体装置は、窒化ガリウム(GaN)の半導体領域と窒化インジウムアルミニウム(InAlN)の半導体領域のヘテロ接合を有するチャネル領域と、そのチャネル領域の一方側からヘテロ接合に対向しているゲート電極を備えている。
特許文献2の半導体装置は、ゲート電極に電圧が印加されていないときに、チャネル領域のヘテロ接合の伝導帯のエネルギー準位がフェルミ準位よりも低くなっており、ノーマリーオンで動作する。さらに、特許文献2の半導体装置は、チャネル領域を構成する半導体領域の材料に窒化インジウムアルミニウム(InAlN)が用いられていることを特徴としている。特許文献2の半導体装置では、窒化インジウムアルミニウム(InAlN)中のインジウムの割合を規定することによって、チャネル領域のヘテロ接合の伝導帯のエネルギー準位をさらに低く調整し、2次元電子ガス層の電子密度を大きくしている。この結果、特許文献2の半導体装置は、チャネル抵抗を小さくすることに成功している。
特開2004−260140号公報 特開2005−268493号公報
安全で使い易いという観点から、ノーマリーオフで動作する半導体装置が望まれている。上記したノーマリーオフ型の半導体装置は、p型半導体領域の作用によってノーマリーオフを実現している。p型半導体領域を利用する技術は優れたものであるが、p型半導体領域単独の作用だけでは、ゲートの閾値電圧を所望の値にまで高くできない場面が存在し得る。さらに良好なノーマリーオフ動作を実現するために、ゲートの閾値電圧をさらに高くする技術が望まれている。
本明細書で開示される技術は、ノーマリーオフで動作する半導体装置のチャネル領域を、窒化ガリウム又は窒化インジウムガリウムの半導体領域と窒化インジウムアルミニウムの半導体領域で構成することを特徴としている。
窒化ガリウム又は窒化インジウムガリウムと窒化インジウムアルミニウムで構成されているヘテロ接合では、窒化インジウムアルミニウム中のインジウムの割合を調整することによって、窒化インジウムアルミニウムの半導体領域内に発生するピエゾ分極の方向及び大きさを調整することができる。本明細書で開示される技術では、このピエゾ分極の方向をヘテロ接合から離れる方向に調整することによって、ヘテロ接合の伝導帯のエネルギー準位を高くし、ゲートの閾値電圧を高く調整する。本明細書で開示される半導体装置では、p型半導体領域の作用とピエゾ分極の作用の両者によって、ゲートの閾値電圧を従来技術よりも高く調整することができる。本明細書で開示される技術によると、実用性に優れた半導体装置が得られる。
前記したように、ノーマリーオン型の半導体装置では、チャネル抵抗を小さくするために、窒化インジウムアルミニウムを採用することが知られている。すなわち、従来の技術思想では、窒化インジウムアルミニウムは、ノーマリーオン特性を改善するために有効な材料であると認識されている。
本明細書で開示される技術は、この認識とは逆に、窒化インジウムアルミニウムをノーマリーオフ型の半導体装置に採用することを特徴とする。ノーマリーオフ型の半導体装置において窒化インジウムアルミニウムが担っている作用効果は、ノーマリーオン型の半導体装置において窒化インジウムアルミニウムが担っている作用効果と全く異なっている。本発明者らは、窒化インジウムアルミニウムがノーマリーオフ型の半導体装置においても有効であることを見出し、本発明に係る技術を創作することに成功した。
すなわち、本明細書で開示される半導体装置は、窒化ガリウム又は窒化インジウムガリウムの第1半導体領域と窒化インジウムアルミニウムの第2半導体領域のヘテロ接合を有するチャネル領域と、そのチャネル領域の一方側から前記ヘテロ接合に対向しているゲート電極と、そのチャネル領域の他方側から前記ヘテロ接合に対向しているp型の不純物を含んでいる窒化ガリウムの第3半導体領域を備えている。第2半導体領域内に発生しているピエゾ分極の方向が、ヘテロ接合から離れる方向であることを特徴としている。
本明細書で開示される半導体装置では、第2半導体領域内に発生しているピエゾ分極の大きさが、第2半導体領域内に発生している自発分極の大きさよりも大きいことが好ましい。
上記の半導体装置では、ピエゾ分極と自発分極の合計の方向が、ヘテロ接合面から離れる方向になる。第1半導体領域と第2半導体領域の接合(ヘテロ接合)面の伝導帯のエネルギー準位が、フェルミ準位よりも高くなる。ノーマリーオフの半導体装置を確実に実現することができる。
本明細書で開示される半導体装置では、第1半導体領域が、n型不純物を含んでいるか又はi型の窒化ガリウムであることが好ましい。
上記の半導体装置では、2次元電子ガス層のチャネル抵抗を低減することができる。
本明細書で開示される半導体装置では、第1半導体領域と第3半導体領域の間に、p型の不純物の拡散を抑制する拡散抑制膜が設けられていることが好ましい。
拡散抑制膜が設けられていると、第3半導体領域に含まれているp型の不純物が第1半導体領域内に拡散する現象が抑制される。このため、第1半導体領域は、n型又はi型の状態が良好に維持され、ゲートの閾値電圧やチャネル抵抗を改善することができる。
本明細書で開示される半導体装置では、第1半導体領域の厚みが、0.15μm以上であることが好ましい。
本発明者らの検討によって、拡散抑制膜が設けられているとともに第1半導体領域の厚みが上記範囲に調整されていると、第3半導体領域のp型の不純物が第1半導体領域と第2半導体領域のヘテロ接合にまで達しないことが確認されている。このため、第1半導体領域のうちの2次元電子ガス層が発生する範囲は、n型又はi型の状態に維持され、ゲートの閾値電圧やチャネル抵抗を顕著に改善することができる。
なお、第1半導体領域の膜厚が厚くなると、第3半導体領域(p型半導体領域)がヘテロ接合に及ぼす作用が低下し、ゲートの閾値電圧も低下する。本明細書で開示される技術では、チャネル領域の第2半導体領域の材料に窒化インジウムアルミニウムを採用することによって、第2半導体領域と第3半導体領域の両者の作用によってゲート閾値電圧を高い値に維持することができる。
本発明の半導体装置によると、半導体装置をオンするときの閾値電圧を大きくすることができる。ゲート電極にノイズ等が印加されても誤動作を起こしにくい半導体装置を実現することができる。
実施例の主要な特徴を列記する。
(特徴1) ソース電極が、第2半導体領域及び第3の半導体領域の双方に電気的に接続している。
(特徴2) 縦型の半導体装置であり、第3半導体領域がn型不純物を含んでいる第4半導体領域の表面に分散して形成されており、第2半導体領域と第4半導体領域が隣り合う第3半導体領域の間で接している。ドレイン電極が、第4半導体領域に電気的に接続している。
(特徴3) 窒化ガリウムの第1半導体領域と、窒化インジウムアルミニウムの第2半導体領域がヘテロ接合しており、第2半導体領域中のインジウムの割合が、22mol%以上に調整されている。
(特徴4) 第1半導体領域と第3半導体領域の間に形成されている拡散抑制膜の厚みが、10〜20nmに調整されている。
(第1実施例)
図1に、縦型のIII族窒化物半導体装置100の縦断面図を模式的に示す。図1の断面図は半導体装置100の単位構造を示し、この単位構造が紙面左右方向に繰り返し形成されている。なお、各部の構成は、実際のサイズの縮尺を正確に表すものではない。図面の明瞭化のために、図面の縮尺を適宜変更している。
半導体装置100は、ドレイン電極2と、ドレイン電極2上に設けられている窒化ガリウムを主材料とするn型のドレイン領域4と、ドレイン領域4上に設けられている窒化ガリウムを主材料とするn型のドリフト領域(第4半導体領域)6を備えている。ドレイン電極2は、ドレイン領域4に電気的に接続している。
半導体装置100はさらに、ドリフト領域6の表面に分散して設けられている窒化ガリウムを主材料とするp型のボディ領域(第3半導体領域)8を備えている。複数個のボディ領域8がドリフト領域6の表面に形成されており、隣接するボディ領域8の間は、ドリフト領域6によって隔てられている。半導体装置100を平面視したときに、各々のボディ領域8は紙面奥行き方向に長く伸びてストライプ状に配置されている。なお、本実施例の半導体装置100では、ボディ領域8の不純物濃度がおよそ1×1019cm−3に調整されている。
半導体装置100はさらに、窒化ガリウムを主材料とするn型の第1半導体領域16と窒化インジウムアルミニウムを主材料とするn型の第2半導体領域18で構成されているチャネル領域17を備えている。チャネル領域17は、一方のボディ領域8の表面から、ドリフト領域6の表面を横断して他方のボディ領域8まで伸びている。第1半導体領域16の不純物にはシリコンが用いられており、その不純物濃度はおよそ1×1016cm−3に調整されている。第1半導体領域の厚みは0.15μm以上である。第2半導体領域18の不純物にはシリコンが用いられており、その不純物濃度はおよそ1×1016cm−3に調整されている。第2半導体領域18中のインジウムの割合は22mol%よりも大きく調整されている。
半導体装置100はさらに、n型の不純物を高濃度に含んでいるソース領域12と、そのソース領域12に電気的に接続されているソース電極10を備えている。後述の製造方法で説明するように、ソース領域12は窒化ガリウムと窒化インジウムアルミニウムで構成されている。ソース領域12は、チャネル領域17の端部に接しており、ソース領域12とドリフト領域6は、チャネル領域17によって隔てられている。ソース電極10は、ボディ領域8にも電気的に接続している。
半導体装置100はさらに、多結晶シリコンのゲート電極20を備えている。ゲート電極20は、ゲート絶縁膜22を介してチャネル領域17に対向している。ゲート絶縁膜22の材料には、酸化シリコン(SiO)が用いられている。ソース電極10とゲート電極20は、電気的に分離されている。
半導体装置100では、ボディ領域8とチャネル領域17とゲート電極20が縦方向に積層しており、この部分でゲート部を構成している。本実施例では、ゲート絶縁膜22とゲート電極20は、チャネル領域17のほぼ全範囲に対向して形成されている。しかしながら、ゲート絶縁膜22とゲート電極20は、ボディ領域8に対向する位置にさえ形成されていればよい。すなわち、ボディ領域8、第1半導体領域16及び第2半導体領域18が積層されている部分にだけ、ゲート絶縁膜22とゲート電極20が形成されていてもよい。
本実施例では、第1半導体領域16及び第2半導体領域18はn型の不純物を含んでいる。第1半導体領域16及び/又は第2半導体領域18は、i型半導体でもよい。
また、図4に示している半導体装置400のように、ボディ領域8と、第1半導体領域16とソース領域12の間に、p型の不純物の拡散を抑制する拡散抑制膜(典型的には窒化アルミニウム(AlN)膜)14が設けられていてもよい。拡散抑制膜14の効果については後述する。
半導体装置100の動作を説明する。
まず、第2半導体層18を窒化インジウムアルミニウムとする効果について説明する。
図16に、窒化ガリウムと窒化インジウムアルミニウムの、格子定数とバンドギャップエネルギーの関係を示している。グラフの横軸は格子定数(単位:Å)を示しており、縦軸はバンドギャップエネルギー(単位:eV)を示している。
カーブ44は、一般式がInAl1−xNで表される窒化インジウムアルミニウムにおいて、xの値を0≦x≦1まで変化させたときの曲線を示している。点40はx=0を示しており、点46はx=1を示している。点38は窒化ガリウムを示している。破線42は、窒化ガリウムの格子定数と窒化インジウムアルミニウムの格子定数が一致するときの格子定数を示しており、このときの窒化インジウムアルミニウム中のインジウムの割合は17mol%である。
窒化ガリウムを主材料とする第1半導体領域16と窒化インジウムアルミニウムを主材料とする第2半導体領域18でチャネル領域17を構成すると、第2半導体領域18中のインジウムの割合が17mol%であればピエゾ分極は発生しない。第2半導体領域18中のインジウムの割合が17mol%よりも小さくなると、ピエゾ分極の方向はヘテロ接合に向かう方向である。第2半導体領域18中のインジウムの割合が17mol%よりも大きくなると、ピエゾ分極の方向はヘテロ接合から離れる方向である。
図17(a)、(b)に、第1半導体領域16と第2半導体領域18の間のエネルギーバンド図を示している。図17(a)は、第2半導体領域18中のインジウムの割合が17mol%よりも小さいときのエネルギーバンド図を示しており、図17(b)は、第2半導体領域18中のインジウムの割合が17mol%よりも大きいときのエネルギーバンド図を示している。図中の一点鎖線48はフェルミ準位を示しており、矢印52は自発分極の方向を示しており、矢印54はピエゾ分極の方向を示している。
図17(a)に示しているように、第2半導体領域18中のインジウムの割合が17mol%よりも小さいときは、自発分極52の方向とピエゾ分極54の方向が同じ(ヘテロ接合に向かう方向)になる。第1半導体領域16と第2半導体領域18の接合面の伝導帯のエネルギー準位が、フェルミ準位48よりも低くなる。
図17(b)に示しているように、第2半導体領域18中のインジウムの割合が17mol%よりも大きいときは、自発分極52の方向とピエゾ分極54の方向が反対方向である(自発分極52はヘテロ接合に向かう方向に発生し、ピエゾ分極54はヘテロ接合から離れる方向に発生する)。第2半導体領域18中のインジウムの割合が22mol%よりも大きくなると、ピエゾ分極54の大きさが自発分極52の大きさよりも大きくなる。ピエゾ分極54と自発分極52の合計の方向が、ヘテロ接合面から離れる方向になる。すなわち、第1半導体領域16と第2半導体領域18の界面(ヘテロ接合面)の伝導帯のエネルギー準位が、フェルミ準位48よりも高くなる。
図17(b)に示しているように、半導体装置100では、p型のボディ領域8の作用がなくても第1半導体領域16と第2半導体層18の界面の伝導帯のエネルギー準位が、フェルミ準位48よりも上側に存在する。
図18に、半導体装置100における第1半導体領域16と第2半導体領域18の間のエネルギーバンド図を示している。半導体装置100では、ゲート電極20に電圧を印加していない状態では、第1半導体領域16と第2半導体領域18の界面の伝導帯のエネルギー準位は、フェルミ準位48の上側に存在する。ボディ領域8(図1を参照)の作用がなくても、半導体装置100はオフしている。なお、第2半導体領域18中のインジウムの割合をより大きくすると、第1半導体領域16と第2半導体領域18の界面の伝導帯のエネルギー準位は、より上側にシフトする。
半導体装置100では、第1半導体領域16と第2半導体領域18の界面に、p型の第3半導体領域16が対向している。そのため、図19(a)に示しているように、ゲート電極20に電圧を印加していない状態では、第1半導体領域16と第2半導体領域18の界面の伝導帯のエネルギー準位が、図18の状態と比較して、フェルミ準位のより上方に移動する。すなわち、ボディ領域8の作用とピエゾ分極の作用の両者によって、半導体装置100の閾値電圧をより大きくすることができる。なお、ゲート電極20に電圧を印加していない状態では、第3半導体領域8から第1半導体領域16と第2半導体領域18のヘテロ接合に向けて空乏層が伸びて形成される。
ゲート電極20に正の電圧が印加されると、第1半導体領域16と第2半導体領域18のヘテロ接合に向けて伸びていた空乏層が縮小する。図20(a)に示しているように、第1半導体層16と第2半導体領域18の界面の伝導帯のエネルギー準位が、フェルミ準位48よりも下側に存在し、量子井戸部50に2次元電子ガス層が形成される。その2次元電子ガス層を電子が走行することができる。すなわち、半導体装置100はノーマリーオフの動作を行う。
ソース領域14から2次元電子ガス層を横方向に走行してきた電子は、ドリフト領域6,ドレイン領域4を経由してドレイン電極24に流れる。ソース電極10とドレイン電極2の間が導通する。
従来の半導体装置では、窒化ガリウムの第1半導体領域16と、窒化ガリウムアルミニウム(AlGaN)第2半導体領域18によってヘテロ接合を形成している。窒化ガリウムアルミニウムは、図17(a)の矢印54の方向にピエゾ分極する。その分極の方向は、窒化ガリウムアルミニウムの自発分極の方向(矢印52)と同じ向きである。すなわち、第1半導体領域16と第2半導体領域18の界面の伝導帯のエネルギー準位は、フェミル準位の下側に存在する。量子井戸50に2次元電子ガス層が形成される。なお、窒化ガリウムアルミニウム中のガリウム又はアルミニウムの割合を変化させても、ピエゾ分極の方向は変化しない。
従来の半導体装置では、第1半導体領域16と第2半導体領域18に対向する位置にp型の半導体領域を形成することによって、第1半導体領域16と第2半導体領域18の界面の伝導帯のエネルギー準位をフェルミ準位の上側に存在させている。すなわち、p型の半導体領域の作用によってのみノーマリーオフの半導体装置を実現している。
半導体装置100では、ボディ領域8の空乏層の作用とピエゾ分極の作用の両者によって、ゲートの閾値電圧を従来技術よりも高く調整することができる。
図4に、変形例の半導体装置400の縦断面図を模式的に示す。半導体装置400は、ボディ領域8とチャネル領域17の間に設けられている拡散抑制膜14を備えていることを特徴としている。第1半導体領域16の厚みは、0.15μm以上に調整されている。ここで、拡散抑制膜14の効果と、第1半導体領域16の厚みを0.15μm以上に調整する効果について説明する。
図22に、半導体装置400内の深さ方向(図4の紙面上下方向)の位置とマグネシウム(p型の不純物)の濃度の関係について表すグラフを示している。図中の記号16は、第1半導体層16の厚みを示しており、記号14は、拡散抑制膜(AlN膜)14の厚みを示しており、記号8は、ボディ領域8の厚みを示している。グラフの縦軸はマグネシウムの濃度(単位:cm−3)を示している。カーブ58は、半導体装置400内の深さ方向の位置とマグネシウムの濃度の関係を示しており、カーブ56は、拡散抑制膜14が形成されていない半導体装置100内の深さ方向の位置とマグネシウムの濃度の関係を示している。
カーブ56から明らかなように、拡散抑制膜14を形成しない場合は、第1半導体領域16内のマグネシウムの濃度は高い値を示しており、ボディ領域8に含まれていたマグネシウムが第1半導体領域16内に拡散したことが分かる。それに対して、半導体装置400では、拡散抑制膜14が形成されているので、第1半導体領域16内のマグネシウムの濃度は、第1半導体領域16と拡散抑制膜14の界面から離れるに従って急激に薄くなっている。すなわち、拡散抑制膜14を形成することによって、ボディ領域8内のマグネシウムが、第1半導体領域16に拡散することを顕著に抑制することができる。
カーブ58から明らかなように、拡散抑制膜14から0.15μm以上離れた位置では、第1半導体層16内のマグネシウムの濃度は、ボディ領域8中のマグネシウムの濃度の1000分の1以下であり、半導体装置100の動作にほとんど影響を及ぼさないレベルである。
なお、半導体装置400では、拡散抑制膜14の厚みはおよそ10nmに調整されている。拡散抑制膜14の厚みを10nmよりも厚くしても、ボディ領域8から第1半導体層16へのマグネシウムの拡散がさらに抑制されることはない。反対に、マグネシウムの拡散を抑制する効果が低くなることがある。拡散抑制膜14の厚みを10nmよりも厚くすると、AlN粒子が凝集し、マグネシウムが通過するための経路が形成されてしまう。ここでは詳細な結果は示さないが、拡散抑制膜14の厚みを薄くしていくと、およそ10nmまではマグネシウムの抑制性能が向上していくが、10nmよりもさらに薄くしても抑制効果の向上はあまりみられない。拡散抑制膜14の厚みは、10〜20nmに調整されていることが好ましい。拡散抑制膜14の厚みが上記範囲に調整されていると、マグネシウムの拡散抑制効果が高く得られる。
半導体装置400では、III族窒化物半導体層16の厚みがおよそ0.15μmに調整されている。しかしながら、III族窒化物半導体層16の厚みが0.15μmよりも厚くてもよい。第1半導体領域16に拡散するマグネシウム濃度を、より薄くすることができる。あるいは半導体装置100のように、拡散抑制膜14を省略することもできる。
なお、従来のノーマリーオフの半導体装置では、第1半導体領域16の厚みを0.15μm以上に調整することは望ましくない。従来のノーマリーオフの半導体装置で第1半導体領域16の厚みを0.15μm以上に調整すると、半導体装置がオフしているときに、第1半導体領域16と第2半導体領域18のヘテロ接合を空乏化する効果が低減され、ゲートの閾値電圧が低下してしまう。即ち、従来の半導体装置では、ゲートの閾値電圧を高くしようとすると、第1半導体領域16の厚みを薄くしなければならず、その場合、第1半導体領域16にマグネシウムが多量に拡散するので、チャネル抵抗が増加するという問題があった。
半導体装置100,400は、ボディ領域8から第1半導体領域16に向けて伸びる空乏層の影響が低下されても、ピエゾ分極の作用によってヘテロ接合の伝導帯のエネルギー準位を持ち上げることができ、ゲートの閾値電圧を高くすることができる。そのため、第1半導体領域16の厚みを厚く(0.15μm以上)することができ、第1半導体領域16へのマグネシウムの拡散を抑えることができる。半導体装置100,400は、高いゲートの閾値電圧と低いチャネル抵抗を両立することができる。
この現象を図19から図21を参照して説明する。図19(a)は、第1半導体領域16の厚みが0.3μmのときのエネルギーバンド図を示しており、図19(b)は、第1半導体領域16の厚みが0.1μmのときのエネルギーバンド図を示している。なお、第1半導体領域16以外の構成は全て同じである。図20(a)は、図19(a)の半導体装置がオンしているときのエネルギーバンド図を示しており、図20(b)は、図19(b)の半導体装置がオンしているときのエネルギーバンド図を示している。
図20(a),20(b)から明らかなように、第1半導体領域16の厚みが薄い(0.1μm)方が、第1半導体領域16の厚みが厚い(0.3μm)よりも半導体装置をオンさせるための閾値電圧が高い(V2>V1)。
図21は、この現象をグラフ化したものであり、グラフの横軸は、ゲート電極に印加する電圧(単位:V)を示しており、グラフの縦軸は、ソース−ドレイン間に流れる電流(単位:A)を示している。グラフ横軸は、紙面右側に変化するほどゲート電極の値が大きいことを示しており、紙面中心付近が0Vである。カーブ52は、第1半導体領域16の厚みが0.3μmのときの結果を示しており、カーブ54は、第1半導体領域16の厚みが0.1μmのときの結果を示している。
カーブ52,54から明らかなように、第1半導体領域16の厚みが薄い方が、第1半導体領域16の厚みが厚いよりも半導体装置をオンさせるための閾値電圧が高い。すなわち、従来の半導体装置では、半導体装置の閾値電圧を大きく確保するためには、第1半導体領域16の厚みを薄くしなくてはいけないため、ボディ領域8から第1半導体領域16に不純物が拡散することを避けられない。換言すると、ボディ領域8から第1半導体領域16に不純物が拡散しないように第1半導体領域16の厚みを厚くすると、半導体装置の閾値電圧を高く確保することができない。
本実施例では、第1半導体領域16が窒化ガリウムであり、第2半導体領域18が窒化インジウムアルミニウムの例について説明した。しかしながら、第1半導体領域16は窒化インジウムガリウムでもよい。この場合でも、第2半導体領域18の窒化インジウムアルミニウム中のインジウムの割合を22mol%よりも大きくすると、第1半導体領域16と第2半導体領域18の界面の伝導帯のエネルギー準位を、フェルミ準位48よりも上側に存在させることができる。このことは、後述する半導体装置200の第1半導体領域216と第2半導体領域218にも適用可能な事象である。
(半導体装置400の製造方法)
半導体装置400の製造方法について図5から図13を参照して説明する。
まず図5に示しているように、窒化ガリウムを主材料とするn型の半導体基板4を用意する。次に、図6に示しているように、窒化ガリウムを主材料とするn型の半導体領域6をエピタキシャル成長させる。第1半導体領域6の厚みはおよそ10μmである。
次に、図7に示しているように、第1半導体領域6の表面にマスク層26を形成し、マスク層26の一部をエッチングして開口を形成する。その後、マスク層26の開口から第1半導体領域6をエッチングし、トレンチ24を形成する。トレンチ24の深さはおよそ1μmに調整されており、幅(紙面左右方向)はおよそ2μmに調整されている。この段階で、図4に示している半導体装置400のドリフト領域6が完成する。
次に、図8に示しているように、マスク層26を付けた状態で、トレンチ24内に窒化ガリウムを主材料とするp型の半導体領域8をエピタキシャル成長させる。その後、半導体領域8の表面に開口28を有する拡散抑制膜14を形成する。拡散抑制膜14の厚みはおよそ10nmに調整されている。
マスク層26としてSiOを使用すると、半導体領域8を、マスク層26上には成長させないでトレンチ24内にのみ選択的に成長させることとができる。トレンチ24内に半導体領域8を選択的に成長させた後、マスク層26をエッチングして除去する。この段階で、図4に示しているボディ領域8が完成する。なお、トレンチ24内にp型の半導体領域8を成長させるときに、マスク層26を除去した後に、p型の半導体領域をトレンチ24内だけでなく半導体領域6のエッチングされていない部分にも成長させ、半導体領域6のエッチングされていない部分が露出するまでp型の半導体領域をエッチングしてもよい。半導体領域8の厚みを、より精度良く形成することができる。
次に、図9に示しているように、半導体領域6の露出している表面からn型の窒化ガリウムを主材料とする半導体層16をエピタキシャル成長させる。半導体層16の厚みはおよそ0.15μmである。
次に、図10に示しているように、半導体層16の表面に、窒化インジウムアルミニウムを主材料とするn型の半導体層18をエピタキシャル成長させる。半導体層18の厚みはおよそ0.02μmである。その後、半導体層18の表面にマスク層30を形成し、マスク層30の一部をエッチングして開口を形成する。次いで、露出した半導体層18の表面から半導体層18,16にシリコンをイオン注入する。図中の矢印は、シリコンがイオン注入される範囲を示している。その後、マスク層30を除去し、半導体層18の表面に再度マスク層(図示省略)を形成し、不活性雰囲気中でアニールする。アニールすることによって、イオン注入した不純物(シリコン)を活性化させる。この段階で、図4に示している第1半導体領域16と第2半導体領域18が完成する。
次に、図11に示しているように、第2半導体領域18の表面と半導体領域12の一部の表面にマスク層32を形成し、マスク層32の一部をエッチングして開口を形成する。なお、半導体領域12は、図10の工程でシリコンがイオン注入された部分である。
次に、図12に示しているように、マスク層32の開口部分から半導体領域12と拡散抑制膜14をエッチングし、第3半導体領域8の一部を露出させる。この段階で、図4に示しているソース領域12と拡散抑制膜14が完成する。
次に、図13に示しているように、マスク層32の一部を除去し、ソース領域12の一部を露出させる。マスク層32の残部によってゲート絶縁膜22が形成される。その後、ゲート絶縁膜22の表面にゲート電極20を形成し、第3半導体領域8とソース領域12の双方に接続するソース電極10を形成し、半導体領域4の裏面にドレイン電極2を形成することによって、図4に示している半導体装置400が得られる。
なお、他の製造方法も提供することができる。図7,8の工程に代えて、図14に示しているように、半導体層6の表面にp型の窒化ガリウムを主材料とする半導体層8を形成し、半導体層8の表面に拡散抑制膜14を形成することもできる。
その後、図15に示しているように、拡散抑制膜14の所定部分に開口を形成した後、その開口部分から半導体層8をエッチングし、半導体層6の表面にまで至るトレンチ36を形成する。その後、トレンチ36の底面(半導体層6の表面)からn型の窒化ガリウムの半導体領域をエピタキシャル成長させることによって、図9に示している状態を得ることもできる。
(第2実施例)
図2を参照して半導体装置200について説明する。半導体装置200は、半導体装置100の変形例であり、半導体装置100と同じ構成については、同じ参照番号又は下二桁に同じ参照番号を付すことによって説明を省略する。
半導体装置200は、サファイア(Al)で構成されている基板207上に設けられているn型の半導体領域(第4半導体領域)206を備えている。
半導体装置200はさらに、半導体領域206の表面の一部に、p型のボディ領域(第3半導体領域)208を備えている。ボディ領域208の不純物にはマグネシウムが用いられている。
半導体装置200はさらに、窒化ガリウムを主材料とするn型の第1半導体領域216と窒化インジウムガリウムを主材料とするn型の第2半導体領域218を備えている。第1半導体領域216は、ボディ領域208の一部の表面と第4半導体領域206の一部の表面に接している。
半導体装置200はさらに、n型の不純物を高濃度に含んでいるソース領域212と、そのソース領域212に電気的に接続されているソース電極210を備えている。ソース領域212は、ボディ領域208に対向する位置でチャネル領域217の端部に接触している。n型の不純物を高濃度に含んでいるドレイン領域204と、そのドレイン領域204に電気的に接続されているドレイン電極202を備えている。ドレイン領域204は、ボディ領域208に対向しない位置でチャネル領域217の端部に接触している。ゲート絶縁膜22を介してチャネル領域17に対向しているゲート電極20を備えている。ソース電極210、ドレイン電極202及びゲート電極20は、各々電気的に分離されている。
ゲート電極20に正の電圧を印加していない状態では、ボディ領域208から第1半導体領域216に向けて空乏層が伸びており、半導体装置200はオフしている。ここでも、ボディ領域208から第1半導体領域216に向けて伸びる空乏層の影響がなくても、第1半導体領域216と第2半導体領域218の界面に2次元電子ガス層が形成されない。すなわち、ゲート電極20に正の電圧を印加していない状態では、ボディ領域208に対向しない位置に形成されている第1半導体領域216と第2半導体領域218の界面にも、2次元電子ガス層が形成されない。より確実に半導体装置200をオフすることができる。
ゲート電極202に正の電圧が印加されると、ボディ領域208から第1半導体領域216に向けて伸びていた空乏層が縮小する。第1半導体領域216と第2半導体領域218の界面に2次元電子ガス層が形成される。半導体装置200がオンする。
本実施例の半導体装置200でも、ボディ領域208から伸びる空乏層の影響がなくても、ゲート電極220に電圧を印加していないときには、第1半導体領域216と第2半導体領域218の界面に2次元電子ガス層が形成されない。半導体装置200の閾値電圧を大きくすることができる。
(第3実施例)
図3を参照して半導体装置300について説明する。半導体装置300は、半導体装置100の変形例であり、半導体装置100を同じ構成については、同じ参照番号又は下二桁に同じ参照番号を付すことによって説明を省略する。
半導体領域6の一部の表面とボディ領域8の一部に接する、窒化インジウムガリウムのn型の半導体領域(第2半導体領域)318を備えている。
ゲート電極20に正の電圧を印加していない状態では、ボディ領域8から第2半導体領域318に向けて空乏層が伸びており、半導体装置300はオフしている。ここでも、ボディ領域8から第2半導体領域318に向けて伸びる空乏層の影響がなくても、半導体装置300はオフしている。
ゲート電極20に正の電圧を印加されると、ボディ領域8と、第2半導体領域318の界面に2次元電子ガス層が形成される。半導体装置300がオンする。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
実施例2,3では、第3半導体領域の表面に拡散抑制膜が設けられていない。しかしながら、実施例1と同じように、第3半導体領域の表面に拡散抑制膜を設けてもよい。p型の不純物がチャネル領域に拡散することを抑制できる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第1実施例の半導体装置の断面図を示す。 第2実施例の半導体装置の断面図を示す。 第3実施例の半導体装置の断面図を示す。 第1実施例の半導体装置の断面図を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の製造過程を示す。 第1実施例の半導体装置の他の製造過程を示す。 第1実施例の半導体装置の他の製造過程を示す。 格子定数とバンドギャップエネルギーの関係を示す。 窒化アルミニウムガリウム又は窒化インジウムガリウムと、窒化ガリウムのエネルギーバンド図を示す。 ゲート電極に電圧を印加していないときの、窒化インジウムガリウムと、窒化ガリウムのエネルギーバンド図を示す。 第1実施例の半導体装置のゲート電極に電圧を印加していないときの、窒化インジウムガリウムと、窒化ガリウムのエネルギーバンド図を示す。 第1実施例の半導体装置のゲート電極に電圧を印加しているときの、窒化インジウムガリウムと、窒化ガリウムのエネルギーバンド図を示す。 ゲート電極に印加する電圧と、ソース−ドレイン間に流れる電流の関係を示す。 実施例1の半導体装置内の位置とマグネシウム濃度の関係を示す。
符号の説明
2,202:ドレイン電極
8,208:第3半導体領域(ボディ領域)
10,210,310:ソース電極
12,212,312:ソース領域
14:拡散抑制膜
16,216:第1半導体領域
18,218:第2半導体領域
20:ゲート電極
22:ゲート絶縁膜
100,200,300,400:半導体装置

Claims (5)

  1. 窒化ガリウム又は窒化インジウムガリウムの第1半導体領域と窒化インジウムアルミニウムの第2半導体領域のヘテロ接合を有するチャネル領域と、
    そのチャネル領域の一方側から前記ヘテロ接合に対向しているゲート電極と、
    そのチャネル領域の他方側から前記ヘテロ接合に対向しているp型の不純物を含んでいる窒化ガリウムの第3半導体領域を備えており、
    第2半導体領域内に発生しているピエゾ分極の方向が、前記ヘテロ接合から離れる方向である半導体装置。
  2. 第2半導体領域内に発生しているピエゾ分極の大きさが、第2半導体領域内に発生している自発分極の大きさよりも大きいことを特徴とする請求項1の半導体装置。
  3. 第1半導体領域は、n型不純物を含んでいるか又はi型の窒化ガリウムであることを特徴とする請求項1又は2の半導体装置。
  4. 第1半導体領域と第3半導体領域の間に、p型の不純物の拡散を抑制する拡散抑制膜が設けられていることを特徴とする請求項3の半導体装置。
  5. 第1半導体層の厚みが、0.15μm以上であることを特徴とする請求項4の半導体装置。
JP2007106385A 2007-04-13 2007-04-13 半導体装置 Pending JP2008263142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007106385A JP2008263142A (ja) 2007-04-13 2007-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007106385A JP2008263142A (ja) 2007-04-13 2007-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2008263142A true JP2008263142A (ja) 2008-10-30

Family

ID=39985379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106385A Pending JP2008263142A (ja) 2007-04-13 2007-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2008263142A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182993A (ja) * 2009-02-09 2010-08-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2015162492A (ja) * 2014-02-26 2015-09-07 豊田合成株式会社 半導体装置の製造方法
CN111512414A (zh) * 2017-12-05 2020-08-07 阿卜杜拉国王科技大学 形成iii族氮化物合金
CN113539822A (zh) * 2021-09-16 2021-10-22 浙江大学杭州国际科创中心 一种垂直电流孔径晶体管制备方法及对应器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182993A (ja) * 2009-02-09 2010-08-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2015162492A (ja) * 2014-02-26 2015-09-07 豊田合成株式会社 半導体装置の製造方法
CN111512414A (zh) * 2017-12-05 2020-08-07 阿卜杜拉国王科技大学 形成iii族氮化物合金
CN111512414B (zh) * 2017-12-05 2023-08-18 阿卜杜拉国王科技大学 形成iii族氮化物合金
CN113539822A (zh) * 2021-09-16 2021-10-22 浙江大学杭州国际科创中心 一种垂直电流孔径晶体管制备方法及对应器件

Similar Documents

Publication Publication Date Title
TWI578530B (zh) Semiconductor device and manufacturing method thereof
JP4645034B2 (ja) Iii族窒化物半導体を有する半導体素子
JP6534791B2 (ja) 半導体装置
JP6251071B2 (ja) 半導体装置
JP6174874B2 (ja) 半導体装置
CN106024879B (zh) 半导体器件和制造半导体器件的方法
JP5190923B2 (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
US20090134456A1 (en) Semiconductor devices and method of manufacturing them
JP2008311355A (ja) 窒化物半導体素子
JP2009200395A (ja) Hfetおよびその製造方法
WO2013073127A1 (ja) 半導体装置及びその製造方法
JP2010103425A (ja) 窒化物半導体装置
JP7369725B2 (ja) 窒化物半導体装置
JP2023156484A (ja) 窒化物半導体装置およびその製造方法
US20150263155A1 (en) Semiconductor device
JP5510325B2 (ja) 電界効果トランジスタ
JP5991000B2 (ja) 半導体装置およびその製造方法
JP5134265B2 (ja) 半導体装置とその製造方法
JP2008263142A (ja) 半導体装置
JP4645753B2 (ja) Iii族窒化物半導体を有する半導体素子
JP2008021756A (ja) Iii族窒化物半導体装置
JP2005159117A (ja) 窒化物系半導体装置
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2018093239A (ja) 半導体装置
JP5117031B2 (ja) ノーマリオフで動作するhemt