JP2008262538A - 入出力(i/o)エラーをハンドリングするための方法及びシステム - Google Patents

入出力(i/o)エラーをハンドリングするための方法及びシステム Download PDF

Info

Publication number
JP2008262538A
JP2008262538A JP2008012640A JP2008012640A JP2008262538A JP 2008262538 A JP2008262538 A JP 2008262538A JP 2008012640 A JP2008012640 A JP 2008012640A JP 2008012640 A JP2008012640 A JP 2008012640A JP 2008262538 A JP2008262538 A JP 2008262538A
Authority
JP
Japan
Prior art keywords
link
errors
error
checking
recovery process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008012640A
Other languages
English (en)
Other versions
JP4641546B2 (ja
Inventor
Harish Kuttan
ハリシュ・クタン
Harish S Babu
ハリシュ・エス・バブ
Gunneswara Marripudi
ガナスワラ・マリプディ
Roy M Paul
ロイ・エム・ポール
Anand Ananthabhotla
アナンド・アナンサボトラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2008262538A publication Critical patent/JP2008262538A/ja
Application granted granted Critical
Publication of JP4641546B2 publication Critical patent/JP4641546B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0712Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a virtual computing platform, e.g. logically partitioned systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】入出力(I/O)エラーをハンドリングするための方法及びシステムを提供する。
【解決手段】本発明に係る方法は、システムの入出力(I/O)リンクのパリティエラーをハンドリングするための方法であって、前記リンクは、前記システムの複数のデバイスによって共有され、前記方法は、前記システムのコンフィギュレーションの期間中に1つ又は2つ以上のエラーについてデバイスをチェックするステップと、1つ又は2つ以上のエラーが検出された場合に、前記デバイスがコンフィギュレーションされることを制限し、前記チェックするステップを別のデバイスについて繰り返すステップと、エラーから回復する能力について前記デバイスを検査するステップと、前記デバイスが前記エラーから回復する能力を有する場合に、前記デバイスを第1のモードでコンフィギュレーションするステップとを含む方法。
【選択図】図1

Description

本発明の実施の形態は、入出力(I/O)エラーをハンドリングするための方法及びシステムに関する。
I/Oリンク(相互接続)は、I/Oデバイスをホストシステムに接続するリンクである。I/Oリンクは、1つのオペレーティングシステム内又は複数のオペレーティングシステム間のいずれでもいくつかのハードウェアモジュール及び/又はソフトウェアモジュールによって共有可能である。このような共有リンク上のI/Oエラーは、そのリンクを共有するモジュールに影響を与える場合がある。エラーは、ホストシステムのコンフィギュレーションの期間中に導入される場合もあるし、ホストシステムのランタイムの期間中に導入される場合もある。機能不良のI/Oデバイスがある場合、又は、I/Oデバイス、及び/若しくは、デバイス/システムを制御するソフトウェアモジュールがI/Oエラーをハンドリングする能力を有しない場合に、I/Oエラーをハンドリングしてホストシステムの機能不良を回避することが重大となる場合がある。I/Oリンク上のI/Oデバイスのいずれかによって導入されたエラーは、ホストシステムをクラッシュさせるのに十分なほど重大である場合がある。
本発明は、入出力(I/O)エラーをハンドリングするための方法及びシステムを提供する。
本発明の一形態は、システムの入出力(I/O)リンクのパリティエラーをハンドリングするための方法であって、I/Oリンクは、システムの複数のデバイスによって共有され、本方法は、システムのコンフィギュレーションの期間中に1つ又は2つ以上のエラーについてデバイスをチェックするステップと、1つ又は2つ以上のエラーが検出された場合に、デバイスがコンフィギュレーションされることを制限し、チェックするステップを別のデバイスについて繰り返すステップと、エラーから回復する能力についてデバイスを検査するステップと、デバイスがエラーから回復する能力を有する場合に、デバイスを第1のモードでコンフィギュレーションするステップを含む方法である。
次に、添付図面を参照して本発明の実施形態を単なる例として説明する。
本発明のさまざまな実施形態の以下の詳細な説明では、添付図面が参照される。添付図面は、この詳細な説明の一部を成し、添付図面には、本発明を実施できる特定の実施形態が例示として示されている。これらの実施形態は、本発明の実施を当業者に可能にするように十分詳細に説明されている。本発明の範囲から逸脱することなく、他の実施形態を利用することができ、変更を行うことができるということが理解されるべきである。したがって、以下の詳細な説明は、限定の意味で解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によってのみ規定される。
図1は、本主題の一実施形態によるシステムのコンフィギュレーションの期間中のシステムの共有I/Oリンク上のパリティエラーをハンドリングするための方法を示すフローチャート100を示している。I/Oリンクは、複数のI/Oデバイスによって共有されている。本方法によれば、ステップ110において、システムのコンフィギュレーションが進行している間、デバイスが、エラーについてチェックされる。ステップ120において、デバイスが何らかのエラーを有するかどうかが判断され、ステップ120においてエラーに遭遇している場合、デバイスはコンフィギュレーションされず(ステップ180)、チェックを行うステップ110が、別のデバイスについて繰り返される。ステップ120においてエラーに遭遇していない場合、ステップ130において、デバイスのソフトウェアコードの有効性が確認される。ソフトウェアコードの有効性を確認することによって、デバイスが機能不良でないことが保証される。有効性確認のステップは、システムのハンドリングする能力及びI/Oデバイスと通信する能力を判断するステップを含む。ステップ140において、デバイスは、エラーから回復する能力について検査される。デバイスがその能力を有する場合、ステップ160において、デバイスは第1のモードでコンフィギュレーションされる。
この第1のモードは、高可用性(HA)モードとして識別される。ステップ140における検査の結果が、デバイスがその能力を有しないことを提供するものである場合、ステップ150において、システム優先度がチェックされ、システム優先度が、デバイスが望ましいデバイスであることを示している場合には、デバイスは、第2のモードでコンフィギュレーションされる(ステップ170)。この第2のモードは、非高可用性(非HA)モードとして識別される。システム優先度が、デバイスが望ましいデバイスであることを示していない場合には、デバイスはコンフィギュレーションされない(ステップ180)。コンフィギュレーションステップの遂行している間、識別子をデバイスに供給することができる。この識別子は、コンフィギュレーションのモードを示すことができる。上記ステップは、リンク上の各デバイスについて繰り返され、システムの各リンクについて繰り返される。
本方法は、ハードウェア、関連付けられたソフトウェア、並びにそれらハードウェア及びソフトウェアのエラー(複数可)からの回復能力の有効性確認をデバイスのコンフィギュレーションの期間中に達成する。また、本方法は、機能不良のデバイスがコンフィギュレーションされることも防止する。本方法は、エラー回復能力を有しないデバイスの非HAモードでのコンフィギュレーションを可能にするので有利である。非HAモードでのデバイスのコンフィギュレーションによって、デバイスがエラーから回復する能力を有することに関係なく、システム稼動時間が依然として影響を受けないままであり、改善されることさえあることが保証されるだけでなく、エラーからの高速な復旧も可能になる。エラーからの高速な復旧は、リンク上にエラーが発生している場合には、非HAモードでコンフィギュレーションされたデバイス(複数可)を優先的にチェックできることから可能である。非HAモードでコンフィギュレーションされたデバイスは、エラーから回復する能力を有しないものとしてすでに識別されているので、したがって、それらデバイスの1つ又は2つ以上は、エラーに遭遇していた確率が高い。非HAモードでコンフィギュレーションされたデバイスを優先的にチェックすることによって、非HAモードでコンフィギュレーションされたデバイスでエラーに遭遇した場合にチェック時間が削減され、したがって、リンク上のすべてのデバイスをチェックするのに必要な取り組み/時間が削減される。
本主題の別の態様によれば、システムのランタイムの期間中の共有リンク上のパリティI/Oエラーをハンドリングするための方法が提供される。本方法の実施態様を示すブロック図300が図3に示され、本方法を実施するために従うステップ200が図2に示されている。3桁から成る参照符号において、その符号の最上位桁の数字は、その参照符号を配置することができる図面の番号を示していることに留意すべきである。本方法によれば、ステップ204において、エラー回復システムが、リンク上のI/Oエラーをチェックするための健全性チェッカデーモンを起動する。このシステムは、健全性チェッカデーモンを定期的に起動することができる。ステップ206において、リンク上のすべてのデバイスがアクセス可能であるかどうかをチェックするポーリングが実行され、アクセス可能である場合には、次のリンクが、ステップ206のポーリングのために選択される(ステップ208)。リンク上の或るデバイスがアクセス不能であるか又はエラーを有することが判明した場合、ステップ210において、そのリンクのエラーに対応するエラーイベントがキューイングされる。ステップ212において、エラーイベントに遭遇したことを知らせる通知が、エラー回復システムへ供給される。ステップ214において、デバイスについてキューイングされたエラーイベントの個数が、システムが許容できる値よりも多いかどうかがチェックされる。多い場合には、ステップ216において、デバイスは分離されて削除され、回復オペレーションは終了する(ステップ230)。多くない場合には、ステップ218において、デバイスは一時的にサスペンドされる。ステップ220において、I/Oリンクはリセットされ、デバイスはレジュームされる。その後のステップ224において、デバイスがアクセス可能であるかどうかがチェックされる。アクセス可能でない場合には、ステップ226において、デバイスはサスペンドされ、リンクはリセットされる。アクセス可能である場合には、ステップ228において、デバイスは正常に機能することが認められる。ステップ230において、回復オペレーションは終了する。
図3は、本主題の一実施形態によるI/Oエラーをハンドリングするための方法を実施するエラー回復モジュール300のブロック図を示している。
エラー回復モジュール300は、ハードウェア部350を有する。ハードウェア部350は、デバイス1、デバイス2、デバイス3、デバイス4、及びデバイス5の複数のデバイスを含む。これらのデバイスは、リンク1、リンク2、リンク3、及びリンク4の複数のI/Oリンクを介してシステムに結合されている。エラー回復モジュール300は、エラー回復システムドライバ302、健全性チェッカデーモン304、エラーイベントキューイングモジュール310、及び複数のデバイスドライバ306を有するソフトウェアモジュールである。各デバイスドライバ306は、ハードウェア部350の1つのデバイスに対応する。エラーが、回復能力を有するデバイスで発生すると、そのエラーの発生後、デバイス上で実行されることが意図されているすべての書き込みオペレーションは、オペレーションがないものとして取り扱われ、デバイスから実行されることが意図されているすべての読み出しオペレーションは、既知のエラーコードとしてシステムに返される。
システムのオペレーティングシステム(OS)は、ソフトウェアモジュール(図示せず)を使用してデバイスドライバモジュール306にアクセスすることによってエラーを検出することができる。このソフトウェアモジュールは、OSとバンドルすることができる。ソフトウェアモジュールが、デバイスから読み出しを行っている間に既知のエラーと遭遇した場合、ソフトウェアモジュールは、エラーイベントキューイングモジュール310にエラーイベントをリストすることもできる。エラーイベントキューイングモジュール310は、ハンドリングされていないすべてのエラーをリストに入れて、エラー回復を起動するように構成されている。或いは、OSは、健全性チェッカデーモン304を使用してエラーを検出することができる(線5に図示)。
この健全性チェッカデーモンは、システムのOSによって制御される。OSは、健全性チェッカデーモンを定期的に実行することができ、その結果、エラーが検出されずに放置される機会は最小限にされる。エラーが、健全性チェッカデーモン304により、又は、デバイスドライバ306を介してOSにより検出されると、健全性チェッカデーモン304/デバイスドライバ306は、エラーイベントをエラーイベントキューイングモジュール310にキューイングする。
これは、図3の線1、2及び線3'、5'によって示されている。健全性チェッカデーモン304が存在することによって、たとえ、I/Oリンクに接続されたI/Oデバイスを制御するOSソフトウェアモジュールがエラーを判断できない場合であっても、I/Oエラーは、タイミング良く確実に検出されるようになり、また、確実に検出されて訂正されるようになる。さらに、エラーイベントキューイングモジュール310によって、あらゆるエラーの見落としの危険も迂回の危険もなく複数のエラーのハンドリングが可能になる。
エラーイベントキューイングモジュール310は、或るエラーイベントが複数回リストされないことを確実にするようにも構成されている。これは、2つの異なるデバイスが、リンク上の1つエラーイベントを報告した時に発生し得る。同じリンク上の2重/多重のエラーイベントを廃棄することによって、同じリンク上で発生したエラーについての回復を複数起動しないことにより、エラーハンドリングを効率的に管理することが可能になる。また、エラーイベントキューイングモジュール310は、多重のエラーイベントが、異なるI/Oリンク上で発生した場合に、OSがそれらイベントを同時にハンドリングすることを可能にすることによってシステムの応答性を改善する。エラー回復システムドライバ302は、エラーイベントキューイングモジュール310から1つ又は2つ以上のエラーイベントを受け取る。これは、図3の線3によって示されている。
エラー回復システムドライバ302は、エラーイベントを受け取ると、I/Oリンクに接続されているすべてのデバイスを特定する。最初のステップにおいて、システムドライバ302は、そのリンク上のI/Oデバイスを制御するすべてのOSモジュール(すなわち、デバイスドライバモジュール)を共通の「サスペンド」モードにする。これは、線4及び5によって示されている。これによって、デバイスは、そのデバイスを使用しているOSにアクセス不能となる。このステップによって、回復プロセスが進行している間、さらに新しいエラーの発生の防止が助けられる。エラー回復システムドライバ302は、次に、エラーから回復するためのさらなるステップを起動する。エラーが発生したリンクのリセットオペレーションが行われて、エラーがクリアされるか、又は、他のオペレーション(複数可)が行われる場合がある。これら他のオペレーションは、リンクを再び機能させるために必要とされる場合がある。
これは、図3の線6によって示されている。さらに、エラー回復システムドライバ302は、リンクの再初期化及びコンフィギュレーションを行うことによって、正常なオペレーションのためにリンクを準備する。リンクが再初期化されると、関連付けられたデバイスドライバ306のレジュームオペレーションが行われ(図3の線7を参照)、これによって、リンクの正常な機能がレジュームされる。
このエラー回復方法は、デバイスを共有するすべてのオペレーティングシステムについてデバイスをサスペンドするステップを含み、このサスペンドするステップの後に回復オペレーション及びOSモジュールをレジュームすることが続くので、本方法は、複数のオペレーティングシステムを使用するシステムにも使用することができる。すべてのソフトウェアモジュールを共通の「サスペンド」状態にすることによって、回復が進行中である間、OSモジュールがI/Oデバイス(複数可)にアクセスすることを防止することが助けられる。これは、本方法が、異なる物理スロットに配置されているが同じI/Oリンクを共有するI/Oデバイスを回復するのに適用できることを意味する。本主題のこの態様は、図4及び図5を参照してより詳細に解説される。
システムは、2重/多重エラーを効率的にハンドリングできることにも留意すべきである。これは、数字及びプライム記号(たとえば、3')で番号を付けられた線を使用して図3に示されている。健全性チェッカデーモン304がI/Oエラーを検出した時(2'として示す(marked))。エラーは、線3'を介してキューイングされる。エラー回復システムドライバ302は、エラーイベントキューイングモジュール310にすでに登録されているのと同じリンク上のエラーがある場合、これを2重エラーとして識別することができる。同じリンク上のエラーは、健全性チェッカデーモン304を介して登録されている場合もあるし、そのリンクにアクセスする他の或るデバイスによって登録されている場合もある。このようなあらゆる2重エラーが廃棄される。これによって、同じリンクについて登録されたエラーの多重回復動作が防止される。
さらに、システムは、異なるソースからの複数のエラーイベントをハンドリングすることもできる。これは、デバイス1を有するリンク上で検出されたエラー、及び、デバイス3を有するリンク上でデバイスドライバ3によって検出されたエラー(4'として示す)の回復オペレーションによって示されている。デバイスドライバ3によって検出されたエラーは、線5'を介してエラーイベントキューイングモジュール310にキューイングされる。デバイス1のエラー回復が完了すると、すなわち、線8によって示される命令が実行されるとすぐに、デバイス3のエラーについてエラーイベントキューイングモジュール310にキューイングされたエラーイベントのエラー回復オペレーションが実行される。
上述した方法は、I/Oデバイス及びオンライン交換オペレーションをサポートするデバイスドライバモジュールに対して実施することができる。オンライン交換オペレーションでは、デバイスへのすべてのアクセスをサスペンドし、デバイスを初期化してシステムの正常な機能をレジュームするのにモジュールを使用することができる。
本方法の別の態様によれば、本方法は、複数のオペレーティングシステムが、I/O資源を共有する1つのシステム上で実行されるハイパーバイザ環境で実施することができる。ハイパーバイザ環境では、I/Oリンクが、異なるOSインスタンスで実行されているさまざまなI/Oソフトウェアモジュール間で共有されている場合、このようなリンク上のI/Oエラーから回復するために、そのI/Oリンクを共有する異なるOSインスタンスのさまざまなI/Oソフトウェアモジュール間の同期が必要とされる。このようなシステムでは、本方法は、ハイパーバイザ環境を提供する。このハイパーバイザ環境では、エラー回復ステップの調整を行う共通のハイパーバイザモジュールが設けられる。このハイパーバイザモジュールは、I/Oリンクを共有する異なるOSインスタンスで実行されているすべてのI/Oソフトウェアモジュールに、回復オペレーションを遂行する要求を渡し、そのオペレーションの結果を得る。すべてのI/Oソフトウェアモジュールが、I/Oリンクを回復するために必要なステップ(たとえば、ソフトウェアモジュール及びI/Oデバイスの「サスペンド」、I/Oリンクの「リセット」、並びにソフトウェアモジュール及びデバイスの「レジューム」等)を完了すると、ハイパーバイザモジュールは、各OSインスタンスのエラー回復システムドライバモジュールに問い合わせて、I/Oデバイスがアクセス可能であるかどうかを確認する。この問い合わせに基づいて、I/Oデバイスがアクセス可能である場合には、エラー回復オペレーションは成功としてマーキングされる。ハイパーバイザ環境における回復方法の詳細な説明は、図5を参照して以下でより詳細に説明される。本方法を実施するために従うステップは、図4に示されている。
図4は、ハイパーバイザ環境で方法を実施している間に従うステップを示すフロー図400を示している。ステップ410において、各OSインスタンスの健全性チェッカモジュール及びデバイスドライバが、それらの各I/Oリンクをポーリングし、エラーに遭遇した場合には、1つ又は2つ以上のエラーイベントを各エラーイベントキューイングモジュールにキューイングする。このステップにおいて、ハイパーバイザモジュールは、各OSインスタンスのエラーイベントキューをチェックする。ステップ412において、リンク上のエラーカウントがチェックされる。ステップ412で得られた結果に基づいて、エラーカウントがしきい値よりも大きい場合には、ハイパーバイザモジュールは、デバイスの詳細とリンクを共有する各OSインスタンスのエラー回復システムドライバに削除イベントを送る。ステップ416において、各OSインスタンスのエラー回復システムドライバは、デバイスドライバと調整して、デバイスを分離する。次に、制御はステップ418において渡され、デバイスの回復プロセスを終了する。エラーカウントがしきい値の範囲内にある場合、ステップ420において、ハイパーバイザモジュールは、リンクを通じてデバイスを共有しているすべてのOSインスタンスについての情報を収集する。ステップ422において、ハイパーバイザモジュールは、デバイスとリンクを共有するすべてのOSインスタンスのエラー回復システムドライバモジュールへサスペンドイベントを送る。ステップ424において、各OSインスタンスエラー回復システムドライバは、デバイスドライバモジュールへサスペンドイベントを送って、エラー回復システムドライバによって制御されるI/Oデバイスをサスペンドする。ステップ426において、ハイパーバイザモジュールは、リンクのリセットオペレーションを行う。ステップ428において、ハイパーバイザモジュールは、デバイスとリンクを共有する各OSインスタンスのエラー回復システムドライバモジュールへレジュームイベントを送る。
ステップ430において、各OSインスタンスのエラー回復システムドライバは、レジュームイベントをデバイスドライバモジュールへ送って、デバイスをレジュームする。各OSインスタンスのデバイスドライバモジュールは、ドライバによって制御されたデバイスをレジュームする。ステップ432において、ハイパーバイザモジュールは、各OSインスタンスのエラー回復システムドライバに問い合わせて、デバイスがアクセス可能であるかどうかをチェックする。ステップ434において、各OSインスタンスのエラー回復システムドライバは、ハイパーバイザモジュールの問い合わせをチェックする。デバイスがアクセス可能でない場合、ステップ436において、デバイスがアクセス可能でないことを検出したOSインスタンスのエラー回復システムドライバによって、回復失敗信号がハイパーバイザモジュールへ渡され、ハイパーバイザモジュールは、すべてのOSインスタンスのエラー回復システムドライバへサスペンドイベントを送り、リンクのリセットオペレーションを行う。次に、制御は、ステップ440において、エラー回復プロセスの完了を示すために転送される。OSインスタンスのそれぞれのエラー回復システムドライバ(複数可)によってデバイスがアクセス可能であることが判明した場合、ステップ438において、信号がそれに従ってハイパーバイザへ送られ、デバイスの正常な機能がレジュームされる。次に、制御は、ステップ440においてエラー回復プロセスの完了を示すために転送される。
図5は、ハイパーバイザ環境についての本方法の実施500の一例のブロック図をより詳細に示している。図5は、2つのOSインスタンス512及び512'を示している。しかしながら、当業者には、図5に示すハイパーバイザ環境は、3つ以上のOSインスタンスについて本方法を実施するように拡張可能であることが十分理解されよう。ハイパーバイザ環境は、2つのOSインスタンス512と512'との間を調整するハイパーバイザモジュール510を有する。OSインスタンス512及び512'のそれぞれは、エラーイベントキューイングモジュール518及び518'、エラー回復システムドライバ520及び520'、健全性チェッカデーモン522及び522'、並びにデバイスドライバ524及び524'をそれぞれ有する。OSインスタンス512及び512'の双方は、ハードウェアモジュール550を共有する。ハードウェア550は、デバイス1、デバイス2、デバイス3、デバイス4、及びデバイス5を含む。デバイス1はリンク1に結合され、デバイス2はリンク2に結合されている。デバイス3及びデバイス4はリンク3に結合され、デバイス5はリンク4に結合されている。本方法の実施態様は、以下でより詳細に説明される。
この技法の実施態様の以下の説明は、主として、2つのOSインスタンス512と512'との間で共有されるリンク3を参照する。リンク3は、2つのデバイス、すなわち、OSインスタンス512における524のデバイスドライバ3によって制御されるデバイス3、及び、OSインスタンス512'における524'のデバイスドライバ4によって制御されるデバイス4を有する。
各OSインスタンス512及び512'の健全性チェッカデーモン522及び522'は、各OSインスタンスの一部として、すべてのI/Oリンク上のI/Oエラー状態を定期的にチェックする。対応するデバイスを制御するデバイスドライバモジュール524及び524'のそれぞれは、その正常に機能している期間中にI/Oエラー状態を検出することもできる。この図は、OSインスタンス512のデバイスドライバ3が、リンク3にアクセスしている間にエラーコードに遭遇する状況を示している。この段階は、図5に1として示され、OSインスタンス512'の524'のデバイスドライバ4は、同じ共有リンク上のデバイス4にアクセスしている間にエラーに遭遇する(図5に1'として示す)。
OSインスタンス512における524のデバイスドライバ3は、エラーイベントキューイングモジュール518にエラーイベントをキューイングし(2として示す)、OSインスタンス512'の524'のデバイスドライバ4は、エラーイベントキューイングモジュール518'にエラーイベントをキューイングする(2'として示す)。ハイパーバイザモジュール510は、各エラーイベントキューイングモジュール518及び518'にリストされていた場合があるあらゆるエラーについて、OSインスタンス512及び512'のそれぞれのエラーイベントキューイングモジュール518及び518'をチェックする。ハイパーバイザモジュール510は、1つ又は2つ以上のエラーがエラーイベントキューイングモジュール518にリストされていると判断した場合、エラーイベントの供給を受ける(3及び3'として示す)。ハイパーバイザモジュール510は、エラーイベントキューイングモジュール518/518'からエラーイベントを受け取ると、エラーに遭遇したリンクを共有しているOSインスタンスに関する詳細を求める。ハイパーバイザモジュール510は、すべてのOSインスタンスを見つけると、そのリンクをデバイス情報と共有するOSインスタンスのそれぞれのエラー回復システムドライバ520及び520'へサスペンドイベントを送る(4及び4'として示す)。
OSインスタンス512及び512'のそれぞれのエラー回復システムドライバ520及び520'のそれぞれは、対応するOSインスタンスにおける524及び524'の各制御デバイスドライバへサスペンドイベントを送って、デバイス(複数可)をサスペンドする(5及び5'として示す)。各OSインスタンス512及び512'のデバイスドライバ524及び524'(この例では、OSインスタンス512のデバイスドライバ3及びOSインスタンス512'のデバイスドライバ4)は、それらによって制御される対応するデバイス(デバイス4及びデバイス3)をサスペンドする(6及び6'として示す)。このステップによって、共有リンク及びデバイスを使用しているすべてのOSインスタンスは、共通のサスペンドモードで機能不良のリンク/デバイスを見つけ、OSインスタンスのいずれによってもそのリンクへアクセスは行われないことが確実にされる。次に、ハイパーバイザモジュール510は、エラーが発生したリンクのリセットを行うことにより、又は、リンクを再び機能させるために行うことが必要とされ得る他のオペレーションを行うことにより、エラー回復のステップに従う(7として示す)。リンクのリセットが成功すると、ハイパーバイザモジュール510は、サスペンドされたデバイスの正常なオペレーションをレジュームする命令を、対応するエラー回復システムドライバ520及び520'へ発行する(8及び8'として示す)。各OSインスタンスのエラー回復システムドライバ520及び520'は、デバイスドライバ524及び524'へレジュームイベントを送って、デバイスをレジュームする(9及び9'として示す)。各OSインスタンスのデバイスドライバ524及び524'は、それによって制御されるデバイスをレジュームする。このステップは、デバイスの再初期化及び正常なオペレーションのためにデバイスを準備することを伴うことができる(10及び10'として示す)。
本方法の別の態様によれば、本方法は、(回復プロセスにおける繰り返されるエラーにより)回復プロセスが無限ループとならないことを保証するメカニズムをサポートするエラー回復システムドライバ(520及び520')を提供する。回復プロセスの終了時に、エラー回復システムドライバ(520及び520')は、I/Oリンクの状態を検証する。I/Oリンクがエラー状態にあり、回復オペレーションが成功しなかったことを示している場合、エラー回復システムドライバ(520及び520')は、そのリンク上のI/Oデバイスを制御するすべてのデバイスドライバ(524及び524')をサスペンドする。一態様によれば、I/Oリンクが、自動回復が失敗したこのような状態にある場合、手動の回復プロセスを使用してI/Oリンクを回復することができる。この手動の回復プロセスは、I/Oデバイスのオンライン交換(OLR)機能に酷似している。手動の回復プロセスでは、ユーザは、機能不良のI/Oデバイスを適切に機能するI/Oデバイスと交換して、システムをリブートする必要なくI/Oデバイスを再起動するオプションを提供される。
本方法の別の態様は、特定のI/Oデバイスのユーザが、回復プロセスを停止する前に、指定された時間区間内における繰り返されるI/Oエラーの最大回数のしきい値を指定することを可能にする。本方法/システムのさらに別の態様によれば、しきい値の決定又はデフォルトのしきい値の設定を行うことができる。さらに別の態様によれば、指定された時間区間における繰り返されるI/Oエラーの回数がしきい値の範囲内にある場合に、ソフトウェアには、各デバイスをチェックするメカニズムが提供される。この回数がしきい値を超えた場合、ソフトウェアは、そのデバイスに対して削除プロセスを起動する。このようなデバイスは、特別なタグが付けられて、その後のすべてのシステムリブートにおいて分離され、それによって、そのI/OデバイスからのI/Oエラーのさらなる発生の可能性がなくなる。ユーザは、機能不良のデバイスを、システムに対して適切に機能するデバイスと交換した後、システムコンフィギュレーションにデバイスを追加するオンライン追加(OLA)オペレーションを使用することができる。
図1、図2、及び図4に示すフローチャートは、例示の実施形態において実質的に連続して配列されたステップを含むが、この主題の他の実施形態は、複数のプロセッサ、或いは、2つ又は3つ以上の仮想マシン又はサブプロセッサとして編成された単一のプロセッサを使用して、2つ又は3つ以上のステップを並列に実行することができる。その上、さらに他の実施形態は、2つ又は3つ以上の相互接続された特定のハードウェアモジュールであって、関連した制御信号及びデータ信号がそれらモジュール間で及びそれらモジュールを通じて通信される、ハードウェアモジュールとしてステップを実施することもできるし、特定用途向け集積回路の一部としてステップを実施することもできる。したがって、この例示のプロセスフロー図は、ソフトウェアの実施態様、ファームウェアの実施態様、及び/又はハードウェアの実施態様に適用することができる。
この解説は、図1、図2、及び図5を参照して説明した方法を実行できるコンピュータシステムをさらに提供する。この解説は、命令を含むコンピュータ可読媒体をさらに提供する。この命令は、コンピュータシステムで実行される場合、図1、図2、及び図5を参照して説明した方法を実施する。この解説は、コンピュータ可読媒体を含む製品をさらに提供する。
システムの入出力(I/O)リンク上のエラーをハンドリングするための方法及びシステムが提供される。リンクは、システムの複数のデバイスによって共有されている。本方法は、複数のオペレーティングシステムを有するシステム上でのエラーのハンドリングをサポートする。システムのコンフィギュレーションの期間中のエラーハンドリングの方法は、システムのコンフィギュレーションの期間中にエラーについてデバイスをチェックするステップと、エラーが検出された場合に、そのデバイスがコンフィギュレーションされることをサスペンドするステップとを含む。また、本方法は、エラーから回復するデバイスの能力を検査するステップと、デバイスがエラーから回復する能力を有する場合には、デバイスを第1のモードでコンフィギュレーションし、そうでない場合には、第2のモードでデバイスをコンフィギュレーションするか又はデバイスをコンフィギュレーションしないステップとを含む。さらに、エラーのハンドリングは、システムのランタイムの期間中も行うことができる。それを行うために、チェックするステップの後に、そのデバイスについて遭遇したエラーを示す数の値がしきい値よりも大きい場合には、デバイスを分離して削除するステップが続く。そうでない場合には、本方法は、デバイスの回復プロセスを起動して、回復プロセスの結果を報告するステップを提供する。
上記技法は、プロセッサによって制御される装置を使用して実施することができる。この場合、プロセッサには、上記技法の一態様を構成するコンピュータプログラムの形の命令が提供される。このようなコンピュータプログラムは、コンピュータ可読命令としてストレージ媒体に記憶することができ、その結果、ストレージ媒体は、本主題のさらなる態様を構成する。
上記説明は、限定的なものではなく、例示であることが意図されている。他の多くの実施形態が当業者には明らかであろう。したがって、この主題の範囲は、添付の特許請求の範囲が権利を有する均等物の全範囲と共に、添付の特許請求の範囲によって決定されるべきである。
本明細書に示すように、本主題は、さまざまな方法、回路、I/Oデバイス、システム、及び関連付けられた命令を有するマシンアクセス可能媒体を含む製品を含めて、多数の異なる実施形態で実施することができる。
当業者には、他の実施形態が容易に明らかであろう。これらの要素、アルゴリズム、オペレーションのシーケンスはすべて、特定の要件に応じて変えることができる。図1に示す方法に関して上述したオペレーションは、本明細書で図示して説明したものとは異なる順序で行うことができる。
図1〜図5は、単に具象描写したものに過ぎず、一律の縮尺で描かれていない。その一定の比率は誇張されている場合がある一方、他のものは最小にされている場合がある。図1〜図5は、当業者が理解でき且つ適切に実行できる、主題のさまざまな実施形態を示している。
本発明の実施形態の上記詳細な説明では、開示を能率化するために、さまざまな特徴が単一の実施形態において共にグループ化されている。この開示方法は、本発明の特許を請求する実施形態が、各請求項に明確に列挙されたものよりも多くの特徴を必要とするという意図を反映しているものと解釈されるべきではない。それとは逆に、添付の特許請求の範囲が反映しているように、独創的な発明は、開示された単一の実施形態のすべての特徴よりも少ない特徴に存在している。したがって、添付の特許請求の範囲は、これによって、本発明の実施形態の詳細な説明に組み込まれ、各請求項は、それ自体で、個々の好ましい実施形態として存在する。
本主題の一実施形態によるシステムのコンフィギュレーションの期間中のI/Oエラーをハンドリングするための方法を示すフローチャートである。 本主題の一実施形態によるシステムのランタイムの期間中のI/Oエラーをハンドリングするための方法を示すフローチャートである。 本主題の一実施形態によるI/Oエラーをハンドリングするための方法を実施するためのブロック図である。 本主題によるハイパーバイザ環境でI/Oエラーをハンドリングするための方法を実施している間に従うステップを示す一例のフロー図である。 本主題の一実施形態によるハイパーバイザ環境でI/Oエラーをハンドリングするための方法を実施するブロック図である。
符号の説明
302・・・エラー回復システムドライバ
304・・・健全性チェッカデーモン
306・・・デバイスドライバ
310・・・エラーイベントキューイングモジュール
350・・・ハードウェア部
2、3'、5'・・・エラーイベント
3・・・エラーイベントの供給
4、5・・・サスペンド
6・・・I/Oリンクのリセット
7、8・・・レジューム
510・・・ハイパーバイザモジュール
512、512'・・・OSインスタンス
518、518'・・・エラーイベントキューイングモジュール
520、520'・・・エラー回復システムドライバ
522、522'・・・健全性チェッカデーモン
524、524'・・・デバイスドライバ
550・・・ハードウェア
1、1'、2、2'・・・エラーイベント
3、3'・・・エラーイベントの供給
4、4'、5、5'、6、6'・・・サスペンド
7・・・I/Oリンクのリセット
8、8'、9、9'、10、10'・・・レジューム

Claims (21)

  1. システムの入出力(I/O)リンクのパリティエラーをハンドリングするための方法であって、
    前記リンクは、
    前記システムの複数のデバイスによって共有され、
    前記方法は、
    前記システムのコンフィギュレーションの期間中に1つ又は2つ以上のエラーについてデバイスをチェックするステップと、
    1つ又は2つ以上のエラーが検出された場合に、前記デバイスがコンフィギュレーションされることを制限し、前記チェックするステップを別のデバイスについて繰り返すステップと、
    エラーから回復する能力について前記デバイスを検査するステップと、
    前記デバイスが前記エラーから回復する能力を有する場合に、前記デバイスを第1のモードでコンフィギュレーションするステップと
    を含む方法。
  2. 前記デバイスを検査するステップが、
    前記デバイスが前記エラーから回復する能力を有しないと判断した場合に、前記システムの起動時間優先度に従って前記デバイスを第2のモードでコンフィギュレーションすること
    をさらに含む、請求項1に記載の方法。
  3. 前記デバイスを検査するステップは、
    前記デバイスのソフトウェアコードの有効性を確認するステップを含み、
    前記ソフトウェアコードは、
    前記デバイスのオペレーションを駆動するコードである、
    請求項1に記載の方法。
  4. 前記デバイスをコンフィギュレーションするステップは、
    前記デバイスに識別子を供給するステップを含み、
    前記識別子は、
    コンフィギュレーションのモードを示すように構成されている、
    請求項1に記載の方法。
  5. 前記デバイスをコンフィギュレーションするステップは、
    前記デバイスに識別子を供給するステップを含み、
    前記識別子は、コンフィギュレーションのモードを示すように構成されている、
    請求項2に記載の方法。
  6. システムの入出力(I/O)リンク上のパリティエラーをハンドリングするための方法であって、
    前記リンクは前記システムの複数のデバイスによって共有され、
    前記方法は、
    前記システムのランタイムの期間中にエラーについてデバイスをチェックするステップと、
    前記デバイスについて遭遇したエラーを示す数の値がしきい値よりも大きい場合には前記デバイスを分離して削除し、前記チェックするステップを別のデバイスについて繰り返すステップと、
    前記デバイスの回復プロセスを起動するステップと、
    前記回復プロセスの結果を報告するステップと
    を含む方法。
  7. 前記回復プロセスを起動するステップは、
    前記リンクに結合される1つ又は2つ以上のデバイスをサスペンドするステップと、
    前記デバイスが結合されているリンクをリセットするステップと、
    前記リンクに結合される1つ又は2つ以上のデバイスをレジュームするステップと
    を含む、請求項6に記載の方法。
  8. 前記システムは、
    複数のオペレーティングシステムを含み、
    前記デバイスを分離して削除するステップは、
    前記デバイスを共有する前記オペレーティングシステムの詳細を収集するステップと、
    前記デバイスを分離して削除している間、前記デバイスを使用する前記オペレーティングシステムのそれぞれを調整して更新するステップと
    を含む、請求項6に記載の方法。
  9. 前記回復プロセスを起動するステップは、
    前記デバイスを共有する前記オペレーティングシステムの詳細を収集することと、
    前記回復プロセスを実行している間、前記デバイスを使用する前記オペレーティングシステムのそれぞれを調整して更新することと
    を含む、請求項8に記載の方法。
  10. 前記チェックするステップは、
    前記エラーをエラーイベントキューイングモジュールにリストすることと、
    前記リストされたエラーに従って前記個数をカウントすることと
    を含む、請求項6に記載の方法。
  11. 前記調整して更新するステップは、
    ハイパーバイザによって実行される、
    請求項8に記載の方法。
  12. 前記調整して更新するステップは、
    ハイパーバイザによって実行される、
    請求項9に記載の方法。
  13. 前記チェックするステップは、
    健全性チェッカデーモンによって定期的に実行される、
    請求項6に記載の方法。
  14. 前記チェックするステップは、
    前記デバイスのデバイスドライバを使用して実行される、
    請求項6に記載の方法。
  15. コンピュータシステムであって、
    処理部と、
    前記処理部に結合され、システムの入出力(I/O)リンク上のパリティエラーをハンドリングするためのコードを記憶するメモリであって、
    前記コードは、
    前記システムの前記I/Oリンク上のパリティエラーをハンドリングするための方法を前記処理部に実行させ、
    前記I/Oリンクは、前記システムの複数のデバイスによって共有され、
    前記コードは、
    前記システムのコンフィギュレーションの期間中にエラーについてデバイスをチェックするステップと、
    エラーが検出された場合に、前記デバイスがコンフィギュレーションされることを制限し、前記チェックするステップを別のデバイスについて繰り返すステップと、
    エラーから回復する能力について前記デバイスを検査するステップと、
    前記デバイスが前記エラーから回復する能力を有する場合に、前記デバイスを第1のモードでコンフィギュレーションするステップと
    を含む
    メモリとを備える、コンピュータシステム。
  16. コンピュータシステムであって、
    処理部と、
    前記処理部に結合され、システムの入出力(I/O)リンク上のパリティエラーをハンドリングするためのコードを記憶するメモリであって、
    前記コードは、
    前記システムの前記I/Oリンク上のパリティエラーをハンドリングするための方法を前記処理部に実行させ、
    前記I/Oリンクは、前記システムの複数のデバイスによって共有され、
    前記コードは、
    前記システムのランタイムの期間中にエラーについてデバイスをチェックするステップと、
    前記デバイスについて遭遇したエラーを示す数の値がしきい値よりも大きい場合には、前記デバイスを分離して削除し、前記チェックするステップを別のデバイスについて繰り返すステップと、
    前記デバイスの回復プロセスを起動するステップと、
    前記回復プロセスの結果を報告するステップと
    を含む
    メモリとを備える、コンピュータシステム。
  17. 前記システムは、
    複数のオペレーティングシステムをハンドリングするようにコンフィギュレーションされている、
    請求項16に記載のコンピュータシステム。
  18. コンピュータシステムと共に動作可能なコンピュータ可読媒体であって、
    前記コンピュータ可読媒体には、前記コンピュータシステムによってサポートされるアーキテクチャシミュレータ環境と共に動作可能な命令が記憶され、
    前記媒体は、
    システムの入出力(I/O)リンク上のパリティエラーをハンドリングするための命令を含み、
    前記I/Oリンクは、
    前記システムの複数のデバイスによって共有され、
    前記命令は、
    方法を実行するように構成され、
    前記方法は、
    前記システムのコンフィギュレーションの期間中にエラーについてデバイスをチェックするステップと、
    エラーが検出された場合に、前記デバイスがコンフィギュレーションされることを制限し、前記チェックするステップを別のデバイスについて繰り返すステップと、
    エラーから回復する能力について前記デバイスを検査するステップと、
    前記デバイスが前記エラーから回復する能力を有する場合に、前記デバイスを第1のモードでコンフィギュレーションするステップと
    を含む、コンピュータ可読媒体。
  19. 請求項18に記載のコンピュータ可読媒体を備える製品。
  20. コンピュータシステムと共に動作可能なコンピュータ可読媒体であって、
    前記コンピュータ可読媒体には、前記コンピュータシステムによってサポートされるアーキテクチャシミュレータ環境と共に動作可能な命令が記憶され、
    前記媒体は、
    システムの入出力(I/O)リンク上のパリティエラーをハンドリングするための命令を含み、
    前記I/Oリンクは、
    前記システムの複数のデバイスによって共有され、
    前記命令は、
    方法を実行するように構成され、
    前記方法は、
    前記システムのランタイムの期間中にエラーについてデバイスをチェックするステップと、
    前記デバイスについて遭遇したエラーを示す数の値がしきい値よりも大きい場合には前記デバイスを分離して削除し、前記チェックするステップを別のデバイスについて繰り返すステップと、
    前記デバイスの回復プロセスを起動するステップと、
    前記回復プロセスの結果を報告するステップと
    を含む、コンピュータ可読媒体。
  21. 請求項20に記載のコンピュータ可読媒体を備える製品。
JP2008012640A 2007-01-30 2008-01-23 入出力(i/o)エラーをハンドリングするための方法及びシステム Expired - Fee Related JP4641546B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/668,489 US7620854B2 (en) 2007-01-30 2007-01-30 Method and system for handling input/output (I/O) errors

Publications (2)

Publication Number Publication Date
JP2008262538A true JP2008262538A (ja) 2008-10-30
JP4641546B2 JP4641546B2 (ja) 2011-03-02

Family

ID=39669330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008012640A Expired - Fee Related JP4641546B2 (ja) 2007-01-30 2008-01-23 入出力(i/o)エラーをハンドリングするための方法及びシステム

Country Status (2)

Country Link
US (1) US7620854B2 (ja)
JP (1) JP4641546B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2712016A1 (en) 2007-12-05 2014-03-26 Panasonic Corporation Fuel cell power generation system
JP2014186486A (ja) * 2013-03-22 2014-10-02 Canon Inc 情報処理装置、方法およびプログラム
KR20150029613A (ko) * 2012-06-06 2015-03-18 인텔 코포레이션 입력/출력 에러-억제 이벤트 후의 복구
KR20180069111A (ko) * 2013-12-26 2018-06-22 인텔 코포레이션 Pci 익스프레스 강화

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644720B2 (ja) * 2008-03-10 2011-03-02 富士通株式会社 制御方法、情報処理装置及びストレージシステム
US8381026B2 (en) * 2009-06-22 2013-02-19 Citrix Systems, Inc. Systems and method for transaction stall detection and propagating the result in a multi-core architecture
US8510592B1 (en) * 2009-09-15 2013-08-13 Netapp, Inc. PCI error resilience
US8898511B2 (en) * 2010-06-24 2014-11-25 International Business Machines Corporation Homogeneous recovery in a redundant memory system
US8780373B2 (en) * 2011-06-13 2014-07-15 Ricoh Company, Ltd. Serial raster image processors used for error correction in a parallel raster image processor environment
US8589841B2 (en) * 2012-04-05 2013-11-19 International Business Machines Corporation Automatic parity checking identification
US9262270B2 (en) * 2012-12-28 2016-02-16 Intel Corporation Live error recovery
US9798493B2 (en) * 2013-12-16 2017-10-24 International Business Machines Corporation Firmware bypass for medium-access commands
JP2016197360A (ja) * 2015-04-06 2016-11-24 富士通株式会社 情報処理装置、情報処理装置の制御プログラム及び情報処理装置の制御方法
US9507626B1 (en) * 2015-07-20 2016-11-29 Red Had Israel, Ltd. Virtual device backend recovery
US11983138B2 (en) 2015-07-26 2024-05-14 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10346041B2 (en) 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
US11461258B2 (en) 2016-09-14 2022-10-04 Samsung Electronics Co., Ltd. Self-configuring baseboard management controller (BMC)
US10372659B2 (en) 2016-07-26 2019-08-06 Samsung Electronics Co., Ltd. Multi-mode NMVE over fabrics devices
US11144496B2 (en) 2016-07-26 2021-10-12 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US20190109720A1 (en) 2016-07-26 2019-04-11 Samsung Electronics Co., Ltd. Modular system (switch boards and mid-plane) for supporting 50g or 100g ethernet speeds of fpga+ssd
US10210123B2 (en) 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
US10467082B2 (en) * 2016-12-09 2019-11-05 Microsoft Technology Licensing, Llc Device driver verification
US10452459B2 (en) 2016-12-09 2019-10-22 Microsoft Technology Licensing, Llc Device driver telemetry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265960A (ja) * 1990-03-15 1991-11-27 Nec Corp チャネル障害処理方式
JPH08171406A (ja) * 1994-12-19 1996-07-02 Honda Motor Co Ltd データ伝送制御装置
US5978938A (en) * 1996-11-19 1999-11-02 International Business Machines Corporation Fault isolation feature for an I/O or system bus
JP2002288049A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp Pciバス不良個所切り離し方法およびそのプログラム
JP2003186697A (ja) * 2001-12-19 2003-07-04 Nec Corp 周辺デバイス試験システム及び方法
JP2005122337A (ja) * 2003-10-15 2005-05-12 Nec Corp バスシステム、ホストブリッジ、バスシステムのオンライン再立ち上げ方法及びプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625761B1 (en) * 2000-06-13 2003-09-23 Cypress Semiconductor Corp. Fault tolerant USB method and apparatus
US7447934B2 (en) * 2005-06-27 2008-11-04 International Business Machines Corporation System and method for using hot plug configuration for PCI error recovery
US7546487B2 (en) * 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
US7428602B2 (en) * 2005-11-29 2008-09-23 International Business Machines Corporation Method for executing initialization code to configure connected devices and executing segments of configuration code from a failed segment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265960A (ja) * 1990-03-15 1991-11-27 Nec Corp チャネル障害処理方式
JPH08171406A (ja) * 1994-12-19 1996-07-02 Honda Motor Co Ltd データ伝送制御装置
US5978938A (en) * 1996-11-19 1999-11-02 International Business Machines Corporation Fault isolation feature for an I/O or system bus
JP2002288049A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp Pciバス不良個所切り離し方法およびそのプログラム
JP2003186697A (ja) * 2001-12-19 2003-07-04 Nec Corp 周辺デバイス試験システム及び方法
JP2005122337A (ja) * 2003-10-15 2005-05-12 Nec Corp バスシステム、ホストブリッジ、バスシステムのオンライン再立ち上げ方法及びプログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2712016A1 (en) 2007-12-05 2014-03-26 Panasonic Corporation Fuel cell power generation system
KR20150029613A (ko) * 2012-06-06 2015-03-18 인텔 코포레이션 입력/출력 에러-억제 이벤트 후의 복구
US9411667B2 (en) 2012-06-06 2016-08-09 Intel Corporation Recovery after input/ouput error-containment events
KR101679947B1 (ko) 2012-06-06 2016-12-06 인텔 코포레이션 입력/출력 에러-억제 이벤트 후의 복구
JP2014186486A (ja) * 2013-03-22 2014-10-02 Canon Inc 情報処理装置、方法およびプログラム
US9954741B2 (en) 2013-03-22 2018-04-24 Canon Kabushiki Kaisha Information processing apparatus and method including display control of messages during printing
KR20180069111A (ko) * 2013-12-26 2018-06-22 인텔 코포레이션 Pci 익스프레스 강화
KR101874726B1 (ko) 2013-12-26 2018-07-04 인텔 코포레이션 Pci 익스프레스 강화
KR102041743B1 (ko) 2013-12-26 2019-11-06 인텔 코포레이션 Pci 익스프레스 강화
US11043965B2 (en) 2013-12-26 2021-06-22 Intel Corporation PCI express enhancements
US11283466B2 (en) 2013-12-26 2022-03-22 Intel Corporation PCI express enhancements
US11632130B2 (en) 2013-12-26 2023-04-18 Intel Corporation PCI express enhancements

Also Published As

Publication number Publication date
US7620854B2 (en) 2009-11-17
US20080184077A1 (en) 2008-07-31
JP4641546B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
JP4641546B2 (ja) 入出力(i/o)エラーをハンドリングするための方法及びシステム
US8713350B2 (en) Handling errors in a data processing system
EP2510439B1 (en) Managing errors in a data processing system
JP5851503B2 (ja) 高可用性仮想機械環境におけるアプリケーションの高可用性の提供
US8122290B2 (en) Error log consolidation
US10068015B2 (en) Monitoring a monitoring-target process
KR101081092B1 (ko) 병렬 컴퓨터 시스템과 병렬 컴퓨터 시스템 구동 방법과 컴퓨터 판독가능한 기록 매체
US9454415B2 (en) Communication failure source isolation in a distributed computing system
TWI632462B (zh) 開關裝置及偵測積體電路匯流排之方法
US8943360B2 (en) DMI redundancy in multiple processor computer systems
US20120266027A1 (en) Storage apparatus and method of controlling the same
KR100633827B1 (ko) 멀티 노드 컴퓨터 시스템의 목록화를 위한 방법 및 장치
JP2007149085A (ja) 接続された装置を構成するための初期設定コードの実行
US8055934B1 (en) Error routing in a multi-root communication fabric
JPH0950424A (ja) ダンプ採取装置およびダンプ採取方法
US11010249B2 (en) Kernel reset to recover from operating system errors
US20110276843A1 (en) Intelligent error-reporting apparatus and method
US7461299B2 (en) Monitoring writes to cache as part of system error handling
US8032791B2 (en) Diagnosis of and response to failure at reset in a data processing system
JP2020021313A (ja) データ処理装置および診断方法
JP2013257640A (ja) コンフィグレーション制御装置、コンフィグレーション制御方法及びコンフィグレーション制御プログラム
US20120311391A1 (en) Failure data management for a distributed computer system
JP2021002144A (ja) 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
US10193752B2 (en) Storage system upgrade
US9176806B2 (en) Computer and memory inspection method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4641546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370