JP2008251731A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008251731A
JP2008251731A JP2007089688A JP2007089688A JP2008251731A JP 2008251731 A JP2008251731 A JP 2008251731A JP 2007089688 A JP2007089688 A JP 2007089688A JP 2007089688 A JP2007089688 A JP 2007089688A JP 2008251731 A JP2008251731 A JP 2008251731A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
mounting surface
chip mounting
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007089688A
Other languages
English (en)
Other versions
JP4319229B2 (ja
Inventor
Kazuo Tamaoki
和雄 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007089688A priority Critical patent/JP4319229B2/ja
Priority to US12/076,389 priority patent/US8018048B2/en
Publication of JP2008251731A publication Critical patent/JP2008251731A/ja
Application granted granted Critical
Publication of JP4319229B2 publication Critical patent/JP4319229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置に発生する反りを抑制し、半導体装置の反りによる接続不良の発生を低減する。
【解決手段】複数の半導体チップ１１、１２および１３と、外形が略長方形の回路基板１４とを備え、複数の半導体チップ１１、１２および１３が、回路基板１４の半導体チップ実装面に並列に配置され、複数の半導体チップ１１、１２および１３を封止するために、封止樹脂１５により回路基板１４の外縁に沿って半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有するＭＣＭ１０であって、半導体チップ実装面を長手方向に対して２等分する長手方向分断面Ｌと、半導体チップ実装面を短手方向に対して２等分する短手方向分断面Ｓとが交差する中心線Ｃを横切って搭載される半導体チップ１１は、半導体チップ実装面に垂直な方向の厚みが、半導体チップ実装面に搭載されている他の半導体チップ１２および１３の厚みよりも大きい。
【選択図】図１

Description

本発明は、ＭＣＭ（Multi Chip Module：マルチチップモジュール）と呼ばれる半導体装置に関するものであり、特に、封止樹脂に覆われた薄型パッケージの中に、複数の半導体チップを並列に搭載するパッケージ構造に関するものである。
近年、携帯情報機器の高機能化、小型化、軽量化、および薄型化に伴い、半導体装置の高密度実装が必要とされている。そこで、これらの要求に応えるべく、複数の半導体チップを１パッケージ化したＭＣＭ構造が提案されている。
上記ＭＣＭ構造を有する半導体装置として、例えば、特許文献１に開示された半導体装置がある。図１５は、従来の半導体装置１００の構造を示す平面図であり、樹脂封止前の状態を示す。また、図１６は、樹脂封止後の図１５の従来の半導体装置１００を、Ｅ−Ｅ線により見た断面側面図である。
半導体装置１００では、タブ１０２に直付けされた２つの半導体チップ１０１が、タブ連結部１０３によりタブ１０２同士が連結されながら、並列に搭載されている。半導体チップ１０１は、ボンディングワイヤ１０５を用いて、リード１０４とワイヤボンディングされることにより、信号の入出力口が備えられている。また、封止樹脂１０６が、２つの半導体チップ１０１およびボンディングワイヤ１０５を封止するように形成されている。
このように、ＭＣＭ構造を有するようにパッケージ化（ＭＣＭパッケージ化）することによって、複数の機能を１個の半導体装置に集積化（ＳｏＣ（System on Chip））することが不要となる。それゆえ、半導体装置を作製する際、コストや歩留りに有利となる。
また、各機能を有する複数の半導体チップを個々にパッケージ化する場合と、各機能を有する複数の半導体チップをＭＣＭパッケージ化する場合とを比較すると、ＭＣＭパッケージ化する場合の方が、実装の際の実装面積を低減することができる。
特開平６−８９９６２号公報（１９９４年３月２９日公開）
しかしながら、上記従来の半導体装置１００は、薄型でアスペクト比が高いパッケージ形状を有する場合、半導体装置１００に反りが発生しやすいという問題点を有している。アスペクト比は、２次元形状の長辺をＸ、短辺をＹとしたときに、Ｘ／Ｙで示される比率である。
図１７は、ＭＣＭパッケージ化した半導体装置１１０において発生する反りを説明するための図である。図１７に示すように、半導体装置１１０の実装面がＸ×Ｙのサイズを有するとき、半導体装置１１０では、端部において反り量Ｗ１の反りが、実装面に垂直な方向に生じる。また、この反りによって、屈曲点Ｐが現れている。
図１８は、図１７の半導体装置１１０よりも大きいサイズの半導体装置１２０において発生する反りを説明するための図である。図１８に示すように、半導体装置１２０の実装面が２Ｘ×Ｙのサイズを有するとき、半導体装置１２０では、端部において反り量Ｗ２の反りが、実装面に垂直な方向に生じる。また、半導体装置１１０と同様に、この反りによって、屈曲点Ｐが現れている。
仮に、図１７の半導体装置１１０と図１８の半導体装置１２０とが同じ曲率を持って反る場合、図１７の半導体装置１１０の反り量Ｗ１よりも図１８に示す高アスペクト比の半導体装置１２０の反り量Ｗ２の方が大きくなる（Ｗ１＜Ｗ２）。つまりは、パッケージ形状のアスペクト比が高くなるにつれて、曲率が同じでも反り量は大きくなる。
これに対し、特に、携帯機器自体の薄型化が進むに伴い、パッケージ厚も非常に薄いものが要求されているため、反りの問題を解決することがますます要望されている。
ここで、ＭＣＭパッケージ化した半導体装置に反りが発生する原因として、次の２点が考えられる。
１点目として、そもそもＭＣＭパッケージ化した半導体装置は、封止樹脂の硬化収縮により全体に凹に反る傾向がある。特に半導体装置が薄い場合、半導体装置の剛性よりも封止樹脂の硬化収縮力が大きいので、大きな凹反りが発生する。逆に、樹脂の硬化収縮力を抑えた樹脂を使用すると、図１９に示すＭＣＭパッケージ化した半導体装置１３０のように、凸反りが発生してしまう。
２点目として、反りの屈曲点は、特に、図２０に示すように、並列に複数搭載された半導体チップ間の領域で発生する傾向がある。図２０は、３個の半導体チップ１４１、１４２、および１４３が並列に搭載された半導体装置１４０に、反りが発生したときに現れる屈曲点Ｐを説明するための図である。屈曲点Ｐは、半導体チップ１４１と半導体チップ１４２との間、および半導体チップ１４１と半導体チップ１４３との間にそれぞれ現れる。この屈曲点Ｐを基点として、半導体装置１４０の端部に、反り量がＷ３の反りが発生している。
上記２点目の傾向は、半導体チップの無いことに起因し、半導体チップの無い領域の樹脂量が多いために硬化収縮量が多くなること、および、半導体チップが無いことにより剛性が不足すること、によって屈曲が発生すると考えられる。また、図２１に示すように、屈曲点Ｐが半導体装置１５０の中央に近いほど、半導体装置１５０の端部の反り（Ｗ４）は大きくなる。すなわち、半導体装置１５０の反り量はＷ３＜Ｗ４となる。
大きな反りの発生は、実装不良の原因となる可能性がある。つまりは、反り量が大きくなると、半導体装置を基板などに実装するときに、接続不良が発生する問題が生じる。
例えば、図１８に示した半導体装置１２０の場合、実装基板１２５の半田ペースト１２７が供給された接続パッド１２６に、半導体装置１２０の外部端子に供給された半田ボール１２１を位置合わせしながら、半導体装置１２０を実装基板１２５に実装する。このとき、半導体装置１２０の反りが大きいと、半田ペースト１２７と半田ボール１２１とが接触できない。この状態で、リフロー炉で半田を熔融させると、接続不良が発生する可能性が高まる。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、半導体装置に発生する反りを抑制し、半導体装置の反りによる接続不良の発生を低減することができるＭＣＭ型のパッケージ構造を有する半導体装置を提供することにある。
本発明の半導体装置は、上記課題を解決するために、複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に垂直な方向の厚みが、上記半導体チップ実装面に搭載されている他の半導体チップの上記厚みよりも大きいことを特徴としている。
上記の構成によれば、上記中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に垂直な方向の厚みが、上記半導体チップ実装面に搭載されている他の半導体チップの上記厚みよりも大きいことにより、半導体装置の剛性が増し、半導体装置に発生する反りを抑制することが可能となる。
また、半導体装置は、他の部品、例えば、実装基板などに実装される。このとき、半導体装置に反りが発生していれば、実装面が不接触状態となり、接続不良が発生する可能性が高まる。これに対し、本発明の半導体装置は、反りを抑制することが可能となっているので、半導体装置の反りによる接続不良の発生を低減することが可能となる。
また、本発明の半導体装置は、上記中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に対面して実装された表面の面積が、上記半導体チップ実装面に搭載されている他の半導体チップの上記表面の面積よりも大きいことが好ましい。
上記の構成によれば、半導体装置の剛性がさらに増し、半導体装置に発生する反りをさらに抑制することが可能となる。
また、本発明の半導体装置は、上記回路基板は、上記半導体チップ実装面に垂直な方向の厚みが、上記中心線を横切って搭載される半導体チップの上記厚みよりも小さいことが好ましい。
上記の構成によれば、上記回路基板に対する上記中心線を横切って搭載される半導体チップの剛性が相対的に高まり、反りを抑制する効果をさらに高めることが可能となる。
また、本発明の半導体装置は、上記中心線を横切って搭載される半導体チップの上記厚みは、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みの２分の１以上であることが好ましい。
上記の構成によれば、半導体装置の剛性がさらに増し、半導体装置に発生する反りをさらに抑制することが可能となる。
また、本発明の半導体装置は、上記ＭＣＭ型のパッケージ構造は、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造を含むことが好ましい。
ＭＣＭ型のパッケージ構造が、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造の場合、半導体装置の反りが顕著に発生する。それゆえ、上記の構成によれば、反り抑制効果をより効果的に実施することが可能となる。
また、本発明の半導体装置は、少なくとも３個以上の複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、単体の状態または積層型に構成された状態で上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、上記半導体チップ実装面に垂直な方向の総厚が、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記総厚よりも大きいことを特徴としている。
上記の構成によれば、上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、上記半導体チップ実装面に垂直な方向の総厚が、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記総厚よりも大きいことにより、半導体装置の剛性が増し、半導体装置に発生する反りを抑制することが可能となる。
また、複数の半導体チップが、積層型に構成された状態で回路基板に実装されることにより、回路基板の半導体チップ実装面の限られたサイズ内に、複数の半導体チップを搭載することが可能となり、半導体装置はより複数の機能を有することが可能となる。
さらに、半導体装置は、他の部品、例えば、実装基板などに実装される。このとき、半導体装置に反りが発生していれば、実装面が不接触状態となり、接続不良が発生する可能性が高まる。これに対し、本発明の半導体装置は、反りを抑制することが可能となっているので、半導体装置の反りによる接続不良の発生を低減することが可能となる。
また、本発明の半導体装置は、上記回路基板は、上記半導体チップ実装面に垂直な方向の厚みが、上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップの上記総厚よりも小さいことが好ましい。
上記の構成によれば、上記回路基板に対する上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップの剛性が相対的に高まり、反りを抑制する効果をさらに高めることが可能となる。
また、本発明の半導体装置は、上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップの上記総厚は、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みの２分の１以上であることが好ましい。
上記の構成によれば、半導体装置の剛性がさらに増し、半導体装置に発生する反りをさらに抑制することが可能となる。
また、本発明の半導体装置は、上記ＭＣＭ型のパッケージ構造は、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造を含むことが好ましい。
ＭＣＭ型のパッケージ構造が、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造の場合、半導体装置の反りが顕著に発生する。それゆえ、上記の構成によれば、反り抑制効果をより効果的に実施することが可能となる。
また、本発明の半導体装置は、複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、単体の状態または積層型に構成された状態で上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、反り防止部材を積層しており、上記半導体チップ実装面に垂直な方向における、該半導体チップの総厚と該反り防止部材の厚みと足した合計厚みが、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記半導体チップ実装面に垂直な方向の総厚よりも大きいことを特徴としている。
上記の構成によれば、上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップは、上記半導体チップ実装面に垂直な方向における、該半導体チップの総厚と該反り防止部材の厚みと足した合計厚みが、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの総厚よりも大きいことにより、半導体装置の剛性が増し、半導体装置に発生する反りを抑制することが可能となる。
また、中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップが反り防止部材を積層することにより、半導体装置は、反りを抑制する効果を奏すると共に、半導体チップの機能とは異なる特性（例えば、放熱性、電磁気シールド性、絶縁性など）を有することが可能となる。
さらに、半導体装置は、他の部品、例えば、実装基板などに実装される。このとき、半導体装置に反りが発生していれば、実装面が不接触状態となり、接続不良が発生する可能性が高まる。これに対し、本発明の半導体装置は、反りを抑制することが可能となっているので、半導体装置の反りによる接続不良の発生を低減することが可能となる。
また、本発明の半導体装置は、上記回路基板は、上記半導体チップ実装面に垂直な方向の厚みが、上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップの上記合計厚みよりも小さいことが好ましい。
上記の構成によれば、上記回路基板に対する上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップの剛性が相対的に高まり、反りを抑制する効果をさらに高めることが可能となる。
また、本発明の半導体装置は、上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップの上記合計厚みは、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みの２分の１以上であることが好ましい。
上記の構成によれば、半導体装置の剛性がさらに増し、半導体装置に発生する反りをさらに抑制することが可能となる。
また、本発明の半導体装置は、上記ＭＣＭ型のパッケージ構造は、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造を含むことが好ましい。
ＭＣＭ型のパッケージ構造が、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造の場合、半導体装置の反りが顕著に発生する。それゆえ、上記の構成によれば、反り抑制効果をより効果的に実施することが可能となる。
また、本発明の半導体装置は、上記反り防止部材は、金属からなる放熱板または電磁気シールド板であることが好ましい。これにより、半導体チップに発生する熱を、効率良く放熱することが可能となる。または、電磁気によるノイズを防止することが可能となる。よって、半導体装置の信頼性を向上することが可能となる。
また、本発明の半導体装置は、複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して３分の１毎の区間に区切り、該３つの区間のうち、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を含む区間に屈曲点が存在しないことを特徴としている。
上記の構成によれば、屈曲点が中心線を含む３分の１の区間よりも外側にあることによって、屈曲点が中心線の近傍に現れる構造よりも、半導体装置に発生する反りを抑制することが可能となる。
また、半導体装置は、他の部品、例えば、実装基板などに実装される。このとき、半導体装置に反りが発生していれば、実装面が不接触状態となり、接続不良が発生する可能性が高まる。これに対し、本発明の半導体装置は、反りを抑制することが可能となっているので、半導体装置の反りによる接続不良の発生を低減することが可能となる。
以上のように、本発明の半導体装置は、複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に垂直な方向の厚みが、上記半導体チップ実装面に搭載されている他の半導体チップの上記厚みよりも大きい構成である。
それゆえ、上記中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に垂直な方向の厚みが、上記半導体チップ実装面に搭載されている他の半導体チップの上記厚みよりも大きいことにより、半導体装置の剛性が増し、半導体装置に発生する反りを抑制することができるという効果を奏する。
また、本発明の半導体装置は、少なくとも３個以上の複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、単体の状態または積層型に構成された状態で上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、上記半導体チップ実装面に垂直な方向の総厚が、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記総厚よりも大きい構成である。
それゆえ、上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、上記半導体チップ実装面に垂直な方向の総厚が、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記総厚よりも大きいことにより、半導体装置の剛性が増し、半導体装置に発生する反りを抑制することができるという効果を奏する。
また、複数の半導体チップが、積層型に構成された状態で回路基板に実装されることにより、回路基板の半導体チップ実装面の限られたサイズ内に、複数の半導体チップを搭載することが可能となり、上記半導体装置はより複数の機能を有することができるという効果を奏する。
また、本発明の半導体装置は、複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、単体の状態または積層型に構成された状態で上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、反り防止部材を積層しており、上記半導体チップ実装面に垂直な方向における、該半導体チップの総厚と該反り防止部材の厚みと足した合計厚みが、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記半導体チップ実装面に垂直な方向の総厚よりも大きい構成である。
それゆえ、上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップは、上記半導体チップ実装面に垂直な方向における、該半導体チップの総厚と該反り防止部材の厚みと足した合計厚みが、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの総厚よりも大きいことにより、半導体装置の剛性が増し、半導体装置に発生する反りを抑制することができるという効果を奏する。
また、中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップが反り防止部材を積層することにより、上記半導体装置は、反りを抑制する効果を奏すると共に、半導体チップの機能とは異なる特性（例えば、放熱性、電磁気シールド性、絶縁性など）を有することができるという効果を奏する。
また、本発明の半導体装置は、複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、上記半導体チップ実装面を長手方向に対して３分の１毎の区間に区切り、該３つの区間のうち、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を含む区間に屈曲点が存在しない構成である。
それゆえ、屈曲点が中心線を含む３分の１の区間よりも外側にあることによって、屈曲点が中心線の近傍に現れる構造よりも、半導体装置に発生する反りを抑制することができるという効果を奏する。
また、上記各半導体装置は、他の部品、例えば、実装基板などに実装される。このとき、半導体装置に反りが発生していれば、実装面が不接触状態となり、接続不良が発生する可能性が高まる。これに対し、本発明の上記各半導体装置は、反りを抑制することが可能となっているので、半導体装置の反りによる接続不良の発生を低減することができるという効果を奏する。
本発明は、ＭＣＭ（Multi Chip Module：マルチチップモジュール）と呼ばれる半導体装置に関するものである。以下では、本発明にかかるＭＣＭのいくつかの実施形態を挙げて、図面を参照しながら説明していく。
〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
図１（ａ）は、ＭＣＭ１０を、樹脂封止面側であって、回路基板１４の半導体チップ１１、１２、および１３の実装面に垂直な方向から見た平面図である。図１（ｂ）は、図１（ａ）のＭＣＭ１０を、Ａ−Ａ線により見た断面側面図である。図１（ａ）のＡ−Ａ線は、ＭＣＭ１０の中心線Ｃを通っており、図１（ｂ）は、ＭＣＭ１０の中心線Ｃを通る断面の構成を示している。
なお、樹脂封止面側とは、回路基板１４において、実装された半導体チップ１１、１２、および１３を封止樹脂１５により封止する側（図１（ｂ）の上側）である。回路基板１４における樹脂封止面側の反対側は、外部接続面側（図１（ｂ）の下側）とする。
本実施の形態のＭＣＭ１０は、図１（ａ）（ｂ）に示すように、半導体チップ１１、１２、および１３、回路基板１４、並びに封止樹脂１５を備えている。
半導体チップ１１、１２、および１３は、各機能を有するように集積化されたベアチップ状態の半導体チップである。半導体チップ１１、１２、および１３は、並列に（重ならないように）、回路基板１４に実装されている。半導体チップ１１、１２、および１３は、ボンディングワイヤ１６を用いて、半導体チップ１１と半導体チップ１２との間や、各半導体チップ１１、１２、および１３と回路基板１４の配線との間で、ワイヤボンディングされている。これにより、半導体チップ１１、１２、および１３に対する信号の入出力経路がそれぞれ設けられている。なお、半導体チップ１１、１２、および１３の各サイズおよび厚さ、また、それぞれの配置は、詳細に後述する。
回路基板１４は、外形が略長方形の薄板型の配線基板であり、外部接続面側に、他の部品に接続可能な外部端子１７を有している。外部端子１７は、配線に電気的に接続されている。これにより、外部端子１７と半導体チップ１１、１２、および１３との間の、電気信号の入出力が可能となっている。また、外部端子１７には、半田が用いられている。外部端子１７は、設計に応じて複数設けられる。
封止樹脂１５は、半導体チップ１１、１２、および１３と、ボンディングワイヤ１６とを封止する樹脂である。詳細には、封止樹脂１５は、回路基板１４の樹脂封止面側に、回路基板１４の外縁に沿って、薄型の略直方体を形成するように、半導体チップ１１、１２、および１３と、ボンディングワイヤ１６とを覆って封止する。
これにより、ＭＣＭ１０は、薄型の略直方体の形状となっており、回路基板１４、封止樹脂１５、および外部端子１７が露出した外観を有している。
次に、半導体チップ１１、１２、および１３の配置について、詳細に説明する。
ＭＣＭ１０は、図１（ａ）に示すように、回路基板１４の半導体チップ１１、１２、および１３の実装面（半導体チップ実装面）を、長手方向（図１（ａ）の左右方向）に対して２等分する長手方向分断面Ｌと、短手方向（図１（ａ）の上下方向）に対して２等分する短手方向分断面Ｓと、が交差する中心線Ｃを有している。つまりは、中心線Ｃは、ＭＣＭ１０において、回路基板１４の半導体チップ実装面に対して垂直で、ＭＣＭ１０の中心部を通る仮想の線である。
ここで、ＭＣＭ１０では、半導体チップ１１が中心線Ｃを横切って配置されており、半導体チップ１１の両端に、一列になるように、半導体チップ１２および１３がそれぞれ配置されている。
半導体チップ１１、１２、および１３は、図１（ａ）（ｂ）に示すように、半導体チップ実装面に垂直な方向の厚みが、半導体チップ１１＞半導体チップ１２＝半導体チップ１３を満たしており、半導体チップ実装面に対面して実装された表面のサイズ（面積）が、半導体チップ１１＞半導体チップ１２＞半導体チップ１３を満たす、外形形状を有している。
したがって、ＭＣＭ１０では、ＭＣＭ１０の中心線Ｃを横切って搭載される半導体チップ１１の厚みが、その他の半導体チップ１２および１３のそれぞれの厚みよりも大きい。これにより、ＭＣＭ１０の剛性が増し、ＭＣＭ１０に発生する反りを抑制することが可能となる。
つまりは、ＭＣＭに搭載する各半導体チップのサイズおよび厚さは、同じでもよいし、異なっていてもよいが、ＭＣＭの中心線Ｃを横切って搭載される半導体チップの厚みが、その他の半導体チップの厚みよりも大きくなるように、各半導体チップをそれぞれ配置すればよい。
なお、ＭＣＭ１０は、外部端子１７を接続部として、外部の部品、例えば、実装基板などに実装される。このとき、ＭＣＭ１０に反りが発生していれば、外部端子１７が実装基板の接合部に接触せずに、接続不良が発生する可能性が高まる。
これに対し、本実施の形態のＭＣＭ１０は、反りを抑制することが可能となっているので、ＭＣＭの反りによる接続不良の発生を低減することが可能となる。
また、ＭＣＭ１０では、ＭＣＭ１０の中心線Ｃを横切って搭載される半導体チップ１１の外形サイズが、その他の半導体チップ１２および１３の外形サイズよりも大きい。これにより、ＭＣＭ１０の剛性がさらに増し、ＭＣＭ１０に発生する反りをさらに抑制することが可能となる。
また、上述した反り抑制効果をさらに高める構造として、回路基板１４の厚みを、半導体チップ１１の厚みよりも薄く（小さく）することが好ましい。なお、回路基板１４の厚みとは、半導体チップ実装面に垂直な方向における回路基板１４の厚みを示す。これにより、回路基板１４に対する半導体チップ１１の剛性が相対的に高まり、反りを抑制する効果をさらに高めることが可能となる。
例えば、ＭＣＭ１０において、回路基板１４の厚みを一定で、半導体チップ１１の厚みを変化させて、反りの発生を実験した結果を表１に示す。
Figure 2008251731
半導体チップ１１の厚みが１００（μｍ）で、回路基板１４の厚みが１００（μｍ）のとき、ＭＣＭ１０に発生した反り量は、平均して９６．２（絶対値）であった。これに対し、半導体チップ１１の厚みが１２５（μｍ）で、回路基板１４の厚みが１００（μｍ）のとき、ＭＣＭ１０に発生した反り量は、平均して７２．４（絶対値）であった。
よって、回路基板１４の厚みを半導体チップ１１の厚みよりも薄くすると、平均値で約２４（μｍ）の反り量を低減する効果を確認することができた。なお、上記反り量を低減する効果は、図１（ａ）（ｂ）に示したような凹反りのみだけでなく、図１９に示した凸反りでも同様の効果を奏することが可能である。
また、上述した反り抑制効果をさらに高める構造として、半導体チップ１１の厚みを、封止樹脂１５の厚みの２分の１以上にすることが好ましい。なお、封止樹脂１５の厚みとは、回路基板１４の半導体チップ実装面に垂直な方向における封止樹脂１５の厚みを示す。
例えば、ＭＣＭ１０において、封止樹脂１５の厚みを一定で、半導体チップ１１の厚みを変化させて、反りの発生を実験した結果を表２に示す。
Figure 2008251731
半導体チップ１１の厚みが１００（μｍ）で、封止樹脂１５の厚みが３００（μｍ）のとき、ＭＣＭ１０に発生した反り量は、最大で１０７．６（絶対値）、平均して６２．９（絶対値）であった。これに対し、半導体チップ１１の厚みが１５０（μｍ）で、封止樹脂１５の厚みが３００（μｍ）のとき、ＭＣＭ１０に発生した反り量は、最大で６２．６（絶対値）、平均して５２．８（絶対値）であった。
よって、半導体チップ１１の厚みを、封止樹脂１５の厚みの２分の１にすると、平均値で約１０（μｍ）、最大値で４５（μｍ）の反り量を低減する効果を確認することができた。なお、本構造においても、上記反り量を低減する効果は、図１（ａ）（ｂ）に示したような凹反りのみだけでなく、図１９に示した凸反りでも同様の効果を奏することが可能である。
ここで、上述したそれぞれの反り抑制効果は、ＭＣＭ１０が、アスペクト比が４以上あり、かつ、回路基板１４の厚みおよび封止樹脂１５の厚みを合計したＭＣＭ１０の厚みが６００（μｍ）以下のパッケージ構造を有する場合に、特に顕著に現れる。
アスペクト比は、２次元形状の長辺をＸ、短辺をＹとしたときに、Ｘ／Ｙで示される比率である。ゆえに、図１（ａ）を参照して説明すると、ＭＣＭ１０において、長手方向（図中の左右方向）がＸで、短手方向（図中の上下方向）がＹとなる。なお、ＭＣＭ１０では、回路基板１４の外縁に沿ってパッケージ構造が形成されているので、回路基板１４の外形形状の長辺がＸ、短辺がＹとみなすこともできる。
また、本発明の効果を検証するために、ＭＣＭ１０のアスペクト比が４．５２および４．６２で、回路基板１４の厚みおよび封止樹脂１５の厚みを合計したＭＣＭ１０の厚みが４００（μｍ）の構造を有するＭＣＭ１０を用いて、反り量を計測した。
図２（ａ）は、アスペクト比が４．６２で、ＭＣＭ１０の厚みが４００（μｍ）のとき、反り量を計測した結果を示すグラフである。縦軸は反り量（μｍ）を示し、横軸は図１のＡ−Ａ線上の距離を示している。
図２（ａ）に示すように、ＭＣＭ１０では、反り量が約１４０（μｍ）の反りが発生する。また、このとき、図２（ａ）のグラフの中央部（１点鎖線で囲まれる部分）を抜き出し、アスペクト比２．３１のＭＣＭ１０を想定するときの、反り量を想定した結果を示すグラフを図２（ｂ）に示す。
図２（ｂ）に示すように、このときのＭＣＭ１０では、反り量が約３０（μｍ）になる。このため、アスペクト比の小さいものは反り自体が小さいので、元々接続不良が発生する可能性は低くなる。
したがって、高アスペクト比のＭＣＭほど、本発明の効果が現れ、接続不良の発生を防止する効果をより奏することになる。それゆえ、ＭＣＭ１０が反りやすくなっている、アスペクト比が４以上あり、かつ、回路基板１４の厚みおよび封止樹脂１５の厚みを合計したＭＣＭ１０の総厚が６００（μｍ）以下のパッケージ構造の場合に、上述したそれぞれの反り抑制効果をより効果的に実施することができる。
また、本実施の形態のＭＣＭ１０は、半導体チップ１１、１２、および１３と回路基板１４とが、ワイヤボンド方式により接続された構造を有しているが、これに限るものではない。つまりは、図３に示すように、半導体チップ１１、１２、および１３にボンディングパッド１８を設けて、フリップチップ方式により接続される構造でもよいし、図４に示すように、ワイヤボンド方式とフリップチップ方式とを併用することにより接続される構造でもよい。
また、本実施の形態のＭＣＭ１０は、３個の半導体チップ１１、１２、および１３を搭載したが、半導体チップの個数を３個に限定するものではなく、半導体チップの個数は２個以上であればよい。さらに、半導体チップの配列が１列ではない場合であってもよい。
１列ではないように配列した５個の半導体チップを搭載するＭＣＭ２０を、樹脂封止面側であって、回路基板１４の半導体チップ実装面に垂直な方向から見た図を図５（ａ）に示し、図５（ａ）のＭＣＭ２０の側面断面図を図５（ｂ）に示す。
図５（ａ）（ｂ）に示すように、ＭＣＭ２０の中心線Ｃを横切って搭載される半導体チップ２１の厚みが、その他の半導体チップ２２〜２４の厚みよりも大きければよく、反り低減効果を奏することが可能となる。ゆえに、半導体チップの個数および配列は設計に応じて変更可能である。
また、本実施の形態のＭＣＭ１０は、回路基板１４の外部端子１７に半田を供給し、ボールまたはバンプを形成しているが、これに限るものではない。つまりは、図６に示すように、外部端子１９のみのＬＧＡ構造（Land Grid Array）を有するＭＣＭ３０を実施してもよいし、図７（ａ）（ｂ）に示すように、回路基板１４の第２面のパッケージ外周に、外部端子１９を配置したＱＦＮ構造（Quad Flat Non-Leaded）有するＭＣＭ４０を実施してもよい。
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図８は、ＭＣＭ５０の中心線Ｃを通る断面の構成を示す断面側面図である。
本実施の形態のＭＣＭ５０は、図８に示すように、積層構造を有する積層型半導体チップ５１、積層構造を有する積層型半導体チップ５２、半導体チップ５３、回路基板１４、並びに封止樹脂１５を備えている。
積層型半導体チップ５１、積層型半導体チップ５２、および半導体チップ５３は、並列に（重ならないように）、回路基板１４に実装されている。積層型半導体チップ５１は、２個の半導体チップが積層された構造を有している。積層型半導体チップ５２は、２個の半導体チップが積層された構造を有している。これにより、ＭＣＭ５０には、５個の半導体チップが搭載されている。
また、積層型半導体チップ５１および５２は、下段の半導体チップがフリップチップ方式、また、上段の半導体チップがワイヤボンド方式により、回路基板１４とそれぞれ接続されている。半導体チップ５３は、フリップチップ方式により、回路基板１４と接続されている。これにより、積層型半導体チップ５１、積層型半導体チップ５２、および半導体チップ５３に対する信号の入出力経路がそれぞれ設けられている。
ＭＣＭ５０は、ＭＣＭ１０と同様に、中心線Ｃを有している。つまりは、中心線Ｃは、ＭＣＭ５０において、回路基板１４の半導体チップ実装面に対して垂直で、ＭＣＭ５０の中心部を通る仮想の線である。
ここで、ＭＣＭ５０では、積層型半導体チップ５１が中心線Ｃを横切って配置されており、積層型半導体チップ５１の両端に、一列になるように、積層型半導体チップ５２および半導体チップ５３がそれぞれ配置されている。
積層型半導体チップ５１は、回路基板１４の半導体チップ実装面に垂直な方向に、シリコンの総厚（Ｔ１＋Ｔ２）の厚みを有している。Ｔ１は下段の半導体チップの厚みであり、Ｔ２は上段の半導体チップの厚みである。
また、積層型半導体チップ５１、積層型半導体チップ５２、および半導体チップ５３は、図８に示すように、半導体チップ実装面に垂直な方向の総厚が、積層型半導体チップ５１＞積層型半導体チップ５２＞半導体チップ５３を満たす、外形形状を有している。
したがって、ＭＣＭ５０では、ＭＣＭ５０の中心線Ｃを横切って搭載される積層型半導体チップ５１の総厚が、その他の積層型半導体チップ５２および半導体チップ５３のそれぞれの総厚よりも大きい。これにより、ＭＣＭ５０の剛性が増し、ＭＣＭ５０に発生する反りを抑制することが可能となる。
つまりは、ＭＣＭに搭載する半導体チップは、積層型の構造を有していてもよいが、ＭＣＭの中心線Ｃを横切って搭載される半導体チップまたは積層型半導体チップの総厚が、その他の半導体チップまたは積層型半導体チップの総厚よりも大きくなるように、各半導体チップまたは各積層型半導体チップをそれぞれ配置すればよい。
また、本実施の形態のＭＣＭ５０は、中心線Ｃを横切って搭載される積層構造の半導体チップに、放熱板を含んでいてもよい。
図９は、放熱板６２を含むＭＣＭ６０の、中心線Ｃを通る断面の構成を示す断面側面図である。
本実施の形態のＭＣＭ６０は、積層型半導体チップ５１を除いたＭＣＭ５０の構成に加えて、中心線Ｃを横切って搭載される、放熱板６２（反り防止部材）が積層された半導体チップ６１を備えている。
半導体チップ６１は、ワイヤボンド方式により、回路基板１４と接続されている。放熱板６２は、金属からなり、例えば、銅を主材料にする板である。放熱板６２は、半導体チップ６１の放熱性を向上するために設けられており、樹脂封止面側の表面は露出している。
半導体チップ６１は厚みＴ３を有しており、放熱板６２は厚みＴ４を有している。これにより、中心線Ｃを横切って搭載される構成要素は、総厚（Ｔ３＋Ｔ４）の厚みを有している。積層型半導体チップ５２、および半導体チップ５３は、図９に示すように、半導体チップ実装面に垂直な方向のそれぞれの総厚が、総厚（Ｔ３＋Ｔ４）よりも小さい。
したがって、ＭＣＭ６０では、ＭＣＭ６０の中心線Ｃを横切って搭載される構成要素の総厚が、その他の積層型半導体チップ５２および半導体チップ５３のそれぞれの総厚よりも大きい。これにより、ＭＣＭ６０の剛性が増し、ＭＣＭ６０に発生する反りを抑制することが可能となる。
つまりは、ＭＣＭに搭載する半導体チップは、ＭＣＭの中心線Ｃを横切って搭載される半導体チップに放熱板が積層されていてもよいが、放熱板が積層された半導体チップの総厚が、その他の半導体チップまたは積層型半導体チップの総厚よりも大きくなるように、各半導体チップまたは各積層型半導体チップをそれぞれ配置すればよい。
また、上述した反り抑制効果をさらに高める構造として、回路基板１４の厚みを、積層型半導体チップ５１の総厚や、半導体チップ６１＋放熱板６２の総厚よりも薄くすることが好ましい。これにより、回路基板１４に対する、積層型半導体チップ５１や、半導体チップ６１＋放熱板６２の剛性が相対的に高まり、反りを抑制する効果をさらに高めることが可能となる。
また、上述した反り抑制効果をさらに高める構造として、積層型半導体チップ５１の総厚や、半導体チップ６１＋放熱板６２の総厚を、封止樹脂１５の厚みの２分の１以上にすることが好ましい。
さらに、ＭＣＭが反りやすくなっている、アスペクト比が４以上あり、かつ、回路基板１４の厚みおよび封止樹脂１５の厚みを合計したＭＣＭの総厚が６００（μｍ）以下のパッケージ構造の場合に、上述したそれぞれの反り抑制効果をより効果的に実施することができる。
また、本実施の形態のＭＣＭ６０は、放熱板６２が積層された半導体チップ６１を備える構成を有している。これにより、半導体チップ６１に発生する熱を、効率良く放熱することが可能となる。よって、ＭＣＭ６０の信頼性を向上することが可能となる。
なお、半導体チップ６１に積層する構成部材は、放熱板６２に限らない。つまりは、ＭＣＭ６０の機能に悪影響を及ぼさない反りを防止するための部材であればよく、例えば、ダミーチップや、電磁気シールド板などでもよい。これにより、反りを抑制する効果を奏すると共に、半導体チップの機能とは異なる特性（例えば、放熱性、電磁気シールド性、絶縁性など）を有することが可能となる。
また、本実施の形態のＭＣＭ５０では、積層型半導体チップ５１が、下段の半導体チップがフリップチップ方式、また、上段の半導体チップがワイヤボンド方式により、回路基板１４とそれぞれ接続された積層構造を有しているが、これに限るものではない。
つまりは、積層型半導体チップ５１では、図１０に示すように、上段下段の半導体チップ共に、ワイヤボンド方式により接続される積層構造でもよいし、図１１に示すように、上段下段の半導体チップ共に、フリップチップ方式により接続される積層構造でもよいし、図１２に示すように、下段の半導体チップがワイヤボンド方式により接続され、上段の半導体チップが下段の半導体チップにフリップチップ方式により接続される積層構造でもよい。
また、本実施の形態のＭＣＭ５０では、積層型半導体チップ５１および５２が、それぞれ２個の半導体チップを積層した構成を有していたが、積層する半導体チップの個数を２個に限定するものではなく、積層する半導体チップの個数は２個以上であってもよい。
図１３は、ＭＣＭ７０の中心線Ｃを通る断面の構成を示す断面側面図である。
ＭＣＭ７０は、３個の半導体チップを積層した積層型半導体チップ７１、３個の半導体チップを積層した積層型半導体チップ７２、および、２個の半導体チップを積層した積層型半導体チップ７３を搭載している。
積層型半導体チップ７１は、ＭＣＭ７０の中心線Ｃを横切って搭載されている。また、積層型半導体チップ７１は、回路基板１４の半導体チップ実装面に垂直な方向に、シリコンの総厚（Ｔ５＋Ｔ６＋Ｔ７）の厚みを有している。Ｔ５は下段の半導体チップの厚みであり、Ｔ６は中段の半導体チップの厚みであり、Ｔ７は上段の半導体チップの厚みである。この総厚（Ｔ５＋Ｔ６＋Ｔ７）は、積層型半導体チップ７２の総厚や、積層型半導体チップ７３の総厚よりも大きい。
よって、ＭＣＭ７０の中心線Ｃを横切って搭載される積層型半導体チップ７１の総厚が、その他の積層型半導体チップ７２および７３のそれぞれの総厚よりも大きければよく、反り低減効果を奏することが可能となる。ゆえに、半導体チップの個数および配列は設計に応じて変更可能である。
複数の半導体チップが、積層型に構成された状態で回路基板に実装されることにより、回路基板の半導体チップ実装面の限られたサイズ（領域）内に、複数の半導体チップを搭載することが可能となり、ＭＣＭはより複数の機能を有することが可能となる。
〔実施の形態３〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１および２と同じである。また、説明の便宜上、前記実施の形態１および２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図１４（ａ）は、ＭＣＭ８０を、樹脂封止面側であって、回路基板１４の半導体チップ８１、８２、および８３の実装面に垂直な方向から見た平面図である。図１４（ｂ）は、図１４（ａ）のＭＣＭ８０を、Ｄ−Ｄ線により見た断面側面図である。図１４（ａ）のＤ−Ｄ線は、ＭＣＭ８０の中心線Ｃを通っており、図１４（ｂ）は、ＭＣＭ８０の中心線Ｃを通る断面の構成を示している。
本実施の形態のＭＣＭ８０は、図１４（ａ）（ｂ）に示すように、半導体チップ８１、８２、および８３、回路基板１４、並びに封止樹脂１５を備えている。
半導体チップ８１、８２、および８３は、各機能を有するように集積化されたベアチップ状態の半導体チップである。半導体チップ８１、８２、および８３は、並列に（重ならないように）、回路基板１４に実装されている。半導体チップ８１、８２、および８３は、ボンディングワイヤ１６を用いて、半導体チップ８１と半導体チップ８２との間や、各半導体チップ８１、８２、および８３と回路基板１４の配線との間で、ワイヤボンディングされている。これにより、半導体チップ８１、８２、および８３に対する信号の入出力経路がそれぞれ設けられている。
ＭＣＭ８０は、ＭＣＭ１０と同様に、中心線Ｃを有している。つまりは、中心線Ｃは、ＭＣＭ８０において、回路基板１４の半導体チップ実装面に対して垂直で、ＭＣＭ８０の中心部を通る仮想の線である。ＭＣＭ８０では、半導体チップ８１が中心線Ｃを横切って配置されている。
ここで、ＭＣＭ８０では、図１４（ａ）に示すように、回路基板１４の半導体チップ実装面が、長手方向（図１４（ａ）の左右方向）に対して３分の１毎の区間に区切られる。このとき、３つの区間のうち、中心線Ｃを含む区間に屈曲点Ｐが存在しないように、半導体チップ８１、８２、および８３は配置されている。
それゆえ、屈曲点Ｐが中心線Ｃを含む３分の１の区間よりも外側にあることによって、屈曲点Ｐが中心線Ｃの近傍に現れる構造よりも、ＭＣＭ８０に発生する反りを抑制することが可能となる。
また、半導体チップ８１、８２、および８３は、図１４（ｂ）に示すように、半導体チップ実装面に垂直な方向の厚みが、半導体チップ８１＞半導体チップ８３＞半導体チップ８２を満たす、外形形状を有している。
よって、ＭＣＭ８０では、ＭＣＭ８０の中心線Ｃを横切って搭載される半導体チップ８１の厚みが、その他の半導体チップ８２および８３のそれぞれの厚みよりも大きい。これにより、ＭＣＭ８０の剛性が増し、ＭＣＭ８０に発生する反りをさらに抑制することが可能となる。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、マルチチップモジュール（ＭＣＭ）と呼ばれる半導体装置に関して、該半導体装置のパッケージ構造に適用できるが、これに限らず、その他の分野にも適用することができる。例えば、樹脂成形により部品を製造する樹脂成形分野などに適用することができる。
本発明における半導体装置の実施の一形態を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ線により見た側面断面図である。 （ａ）は、上記半導体装置に発生する反りを計測した結果を示すグラフであり、（ｂ）は、（ａ）のグラフの一部を抜き出したグラフである。 上記半導体装置における、半導体チップと回路基板との接続の他の構成例を示す側面断面図である。 上記半導体装置における、半導体チップと回路基板との接続のさらに他の構成例を示す側面断面図である。 本発明における半導体装置の他の実施の形態を示す、（ａ）は平面図であり、（ｂ）は（ａ）の側面断面図である。 本発明における半導体装置のさらに他の実施の形態を示す側面断面図である。 本発明における半導体装置のさらに他の実施の形態を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ線により見た側面断面図である。 本発明における半導体装置のさらに他の実施の形態を示す側面断面図である。 本発明における半導体装置のさらに他の実施の形態を示す側面断面図である。 図８に示す半導体装置における、半導体チップと回路基板との接続の他の構成例を示す側面断面図である。 上記半導体装置における、半導体チップと回路基板との接続のさらに他の構成例を示す側面断面図である。 上記半導体装置における、半導体チップと回路基板との接続のさらに他の構成例を示す側面断面図である。 本発明における半導体装置のさらに他の実施の形態を示す側面断面図である。 本発明における半導体装置のさらに他の実施の形態を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＤ−Ｄ線により見た側面断面図である。 樹脂封止前の従来の半導体装置の構造を示す平面図である。 樹脂封止後の上記従来の半導体装置を、図１５のＥ−Ｅ線により見た断面側面図である。 ＭＣＭパッケージ化した従来の半導体装置において発生する反りを説明するための図である。 図１７に示す従来の半導体装置よりも大きいサイズの半導体装置において発生する反りを説明するための図である。 ＭＣＭパッケージ化した従来の半導体装置に、凸反りが発生した場合を示す断面側面図である。 ＭＣＭパッケージ化した従来の半導体装置において、反りが発生したときに現れる屈曲点を説明するための図である。 ＭＣＭパッケージ化した従来の半導体装置において、該半導体装置の中央部の近傍に屈曲点が現れる場合を示す図である。
符号の説明
１０，２０，３０，４０，５０，６０，７０，８０ ＭＣＭ（半導体装置）
１１〜１３ 半導体チップ
１４ 回路基板
１５ 封止樹脂
１６ ボンディングワイヤ
１７ 外部端子
１８ ボンディングパッド
１９ 外部端子
５１，５２ 積層型半導体チップ
５３ 半導体チップ
６１ 半導体チップ
６２ 放熱板（反り防止部材）
７１〜７３ 積層型半導体チップ
８１〜８３ 半導体チップ
Ｃ 中心線
Ｐ 屈曲点
Ｌ 長手方向分断面
Ｓ 短手方向分断面

Claims (15)

  1. 複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、
    上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に垂直な方向の厚みが、上記半導体チップ実装面に搭載されている他の半導体チップの上記厚みよりも大きいことを特徴とする半導体装置。
  2. 上記中心線を横切って搭載される半導体チップは、上記半導体チップ実装面に対面して実装された表面の面積が、上記半導体チップ実装面に搭載されている他の半導体チップの上記表面の面積よりも大きいことを特徴とする請求項１に記載の半導体装置。
  3. 上記回路基板は、上記半導体チップ実装面に垂直な方向の厚みが、上記中心線を横切って搭載される半導体チップの上記厚みよりも小さいことを特徴とする請求項１または２に記載の半導体装置。
  4. 上記中心線を横切って搭載される半導体チップの上記厚みは、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みの２分の１以上であることを特徴とする請求項１、２または３に記載の半導体装置。
  5. 上記ＭＣＭ型のパッケージ構造は、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造を含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 少なくとも３個以上の複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、単体の状態または積層型に構成された状態で上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、
    上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、上記半導体チップ実装面に垂直な方向の総厚が、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記総厚よりも大きいことを特徴とする半導体装置。
  7. 上記回路基板は、上記半導体チップ実装面に垂直な方向の厚みが、上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップの上記総厚よりも小さいことを特徴とする請求項６に記載の半導体装置。
  8. 上記中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップの上記総厚は、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みの２分の１以上であることを特徴とする請求項６または７に記載の半導体装置。
  9. 上記ＭＣＭ型のパッケージ構造は、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造を含むことを特徴とする請求項６、７または８に記載の半導体装置。
  10. 複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、単体の状態または積層型に構成された状態で上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、
    上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を横切って搭載される単体の状態または積層型に構成された状態の半導体チップは、反り防止部材を積層しており、
    上記半導体チップ実装面に垂直な方向における、該半導体チップの総厚と該反り防止部材の厚みと足した合計厚みが、上記半導体チップ実装面に搭載されている単体の状態または積層型に構成された状態の他の半導体チップの上記半導体チップ実装面に垂直な方向の総厚よりも大きいことを特徴とする半導体装置。
  11. 上記回路基板は、上記半導体チップ実装面に垂直な方向の厚みが、上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップの上記合計厚みよりも小さいことを特徴とする請求項１０に記載の半導体装置。
  12. 上記中心線を横切って搭載される単体の状態または積層型に構成された状態で反り防止部材を積層した半導体チップの上記合計厚みは、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みの２分の１以上であることを特徴とする請求項１０または１１に記載の半導体装置。
  13. 上記ＭＣＭ型のパッケージ構造は、上記半導体チップ実装面のアスペクト比が４以上、かつ、上記回路基板における上記半導体チップ実装面に垂直な方向の厚みと、上記封止樹脂における上記半導体チップ実装面に垂直な方向の厚みと足した合計厚みが６００μｍ以下の構造を含むことを特徴とする請求項１０、１１または１２に記載の半導体装置。
  14. 上記反り防止部材は、金属からなる放熱板または電磁気シールド板であることを特徴とする請求項１０に記載の半導体装置。
  15. 複数の半導体チップと、外形が略長方形の回路基板とを備え、上記複数の半導体チップが、上記回路基板の上記複数の半導体チップを実装する半導体チップ実装面に並列に配置され、当該複数の半導体チップを封止するために、封止樹脂により上記回路基板の外縁に沿って上記半導体チップ実装面が覆われたＭＣＭ型のパッケージ構造を有する半導体装置であって、
    上記半導体チップ実装面を長手方向に対して３分の１毎の区間に区切り、該３つの区間のうち、上記半導体チップ実装面を長手方向に対して２等分する長手方向分断面と、上記半導体チップ実装面を短手方向に対して２等分する短手方向分断面とが交差する中心線を含む区間に屈曲点が存在しないことを特徴とする半導体装置。
JP2007089688A 2007-03-29 2007-03-29 半導体装置 Active JP4319229B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007089688A JP4319229B2 (ja) 2007-03-29 2007-03-29 半導体装置
US12/076,389 US8018048B2 (en) 2007-03-29 2008-03-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089688A JP4319229B2 (ja) 2007-03-29 2007-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2008251731A true JP2008251731A (ja) 2008-10-16
JP4319229B2 JP4319229B2 (ja) 2009-08-26

Family

ID=39792817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007089688A Active JP4319229B2 (ja) 2007-03-29 2007-03-29 半導体装置

Country Status (2)

Country Link
US (1) US8018048B2 (ja)
JP (1) JP4319229B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073418A (ko) 2012-12-06 2014-06-16 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9230946B2 (en) 2012-12-17 2016-01-05 Renesas Electronics Corporation Semiconductor integrated circuit device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9247636B2 (en) 2013-03-12 2016-01-26 International Business Machines Corporation Area array device connection structures with complimentary warp characteristics
TWI518854B (zh) 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
JP6152486B2 (ja) * 2014-09-26 2017-06-21 インテル コーポレイション フレキシブル・パッケージ構造
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN117954335B (zh) * 2024-03-22 2024-07-05 甬矽半导体(宁波)有限公司 基于重构晶圆的封装方法和基于重构晶圆的封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689962A (ja) 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3490314B2 (ja) 1998-12-24 2004-01-26 シャープ株式会社 マルチチップ型半導体装置
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6513236B2 (en) * 2000-02-18 2003-02-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing bump-component mounted body and device for manufacturing the same
JP4547801B2 (ja) 2000-12-26 2010-09-22 株式会社島津製作所 オートサンプラ
JP3878430B2 (ja) 2001-04-06 2007-02-07 株式会社ルネサステクノロジ 半導体装置
US7453146B2 (en) * 2003-07-14 2008-11-18 International Rectifier Corporation High power MCM package with improved planarity and heat dissipation
JP2005251784A (ja) 2004-03-01 2005-09-15 Renesas Technology Corp 半導体モジュールおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073418A (ko) 2012-12-06 2014-06-16 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9087709B2 (en) 2012-12-06 2015-07-21 Renesas Electronics Corporation Semiconductor device
US9230946B2 (en) 2012-12-17 2016-01-05 Renesas Electronics Corporation Semiconductor integrated circuit device

Also Published As

Publication number Publication date
US20080237838A1 (en) 2008-10-02
JP4319229B2 (ja) 2009-08-26
US8018048B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
JP3581086B2 (ja) 半導体装置
JP4319229B2 (ja) 半導体装置
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP4494240B2 (ja) 樹脂封止型半導体装置
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
US7535084B2 (en) Multi-chip package with a single die pad
US20090289361A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2018190882A (ja) 半導体装置
KR100650769B1 (ko) 적층형 패키지
TWI423405B (zh) 具載板之封裝結構
JP5078631B2 (ja) 半導体装置
KR20080067891A (ko) 멀티 칩 패키지
JP2011119619A (ja) 半導体パッケージ
TWI237355B (en) Semiconductor device
JP2006186282A (ja) 半導体装置およびその製造方法
JP3558070B2 (ja) 半導体装置およびその製造方法
US20200402901A1 (en) Semiconductor device and mounting structure thereof
KR100701685B1 (ko) 멀티 칩 패키지
JP2007165758A (ja) 半導体装置およびその製造方法
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JP2001085604A (ja) 半導体装置
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
KR20080020386A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4319229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4