JP2008244394A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008244394A
JP2008244394A JP2007086632A JP2007086632A JP2008244394A JP 2008244394 A JP2008244394 A JP 2008244394A JP 2007086632 A JP2007086632 A JP 2007086632A JP 2007086632 A JP2007086632 A JP 2007086632A JP 2008244394 A JP2008244394 A JP 2008244394A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
fin
ppm
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007086632A
Other languages
English (en)
Inventor
Takao Maeda
貴雄 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007086632A priority Critical patent/JP2008244394A/ja
Publication of JP2008244394A publication Critical patent/JP2008244394A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13062Junction field-effect transistor [JFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】信頼性および冷却機能の高い半導体装置を提供する。
【解決手段】半導体装置Aは、半導体素子が形成された半導体チップ11a,11bと、放熱基板21と、金属板23a,23b,23cと、互いに離間している複数のフィン状部材22と、各半導体チップ11a(11b)を封止する封止部材15と、放熱基板21とフィン状部材22との間に介在する裏面側メタライズ層24と、放熱基板21と金属板23a,23b,23cとの間に介在する主面側メタライズ層26とを備えている。
【選択図】図1

Description

本発明は、半導体チップを実装してなる半導体装置に係り、特に、放熱対策に関する。
図7は、従来のIGBTチップを搭載した半導体装置の構造を示す断面図である。同図に示すように、セラミック等により構成されている放熱基板101の主面側には、放熱基板101にはんだ層102により固定されたAl板104と、Al板104の主面にAlろうによって固定されたAlN板106と、AlN板106の主面にAlろうによって固定されたAl配線108と、Al配線108の上にはんだ109により固定された半導体チップ120とを備えている。また、放熱基板101の裏面側には、グリース112を挟んでフィン付きのヒートシンク113が取り付けられている。一般には、放熱基板101はCu−Moなどにより構成され、ヒートシンク113はAl合金により構成されている。
放熱基板101とヒートシンク113との間に介在するグリース112は、熱膨張係数αが約23(ppm/K)のAl合金からなるヒートシンク113、および熱膨張係数αが約9(ppm/K)のCu−Moからなる放熱基板101間の熱膨張係数差に起因する応力を緩和するためのものである。
上述のように、基板間にグリースを介在させたものとして、たとえば、特開2003−27080号公報には、フィン付きの放熱体と、発熱体である電子部品との間に、熱伝導性グリースを介在させた半導体装置が開示されている。
特開2003−27080号公報
図7や上記公報に開示される構造では、グリースにより熱膨張係数差に起因する熱応力は緩和しうるものの、グリースは、金属やセラミックに比べると、熱伝導率が低いことに加えて、接続部の信頼性を悪化させるという難点がある。すなわち、グリースはその両側の部材をずらせるものであるので、グリースによって両側の部材が固定されるものではない。また、グリース中にボイドが発生しやすく、ボイドが発生すると、上記公報のごとく、グリースの熱伝導率の向上を図っていても、期待した効果が得られないことになる。
本発明の目的は、接続部の信頼性を維持しつつ、高い放熱機能を有する半導体装置を提供することにある。
本発明の半導体装置は、半導体チップを実装するための実装部材群を備えており、実装部材群は、無機絶縁性材料からなる放熱基板と、その主面側に搭載された金属板と、その裏面側に互いに離間して固定された複数のフィン状部材とを有している。
これにより、放熱基板の裏面側において、複数のフィン状部材が互いに離間しているので、放熱基板と金属板との熱膨張係数差や、放熱基板とフィン状部材との熱膨張係数差が大きくても、そのことに起因するフィン状部材と放熱基板との接続部の信頼性は維持される。すなわち、フィン状部材と放熱基板との間で熱応力が発生しても、放熱基板の開放部分に熱応力が分散(吸収)されるので、接続部がはがれるなどのおそれが回避されるからである。したがって、グリースをフィン状部材と放熱基板との間に介在させる必要はなく、メタライズ層とのろう付け,接着,嵌合などにより、フィン状部材を放熱基板に固定することが可能となる。よって、ヒートシンクであるフィン状部材と放熱基板との間の接続部の信頼性が向上する。
放熱基板の主面に主面側メタライズ層を形成して、金属板を主面側メタライズ層にろう付けすることにより、放熱基板と金属板との間の接続状態が強固になって、より信頼性が向上する。ろう付けには、はんだなどの低温ろう付け、黄銅ろうなどの高温ろう付けなどがあるが、いずれを用いてもかまわない。
放熱基板の裏面に裏面側メタライズ層を形成して、フィン状部材を裏面側メタライズ層にろう付けすることにより、放熱基板とフィン状部材との間の接続状態が強固になって、より信頼性が向上する。
金属板が、熱膨張係数が0(ppm/K)よりも大で10(ppm/K)以下の金属材料により構成されていることによって、半導体チップとの熱膨張係数差が小さくなるので、熱応力をできるだけ小さくすることができる。
金属板がCu−MoまたはCu−Wにより構成されていることによって、半導体チップ側から放熱基板への熱伝達量が多くなり、放熱機能が向上する。
放熱基板が、熱膨張係数が0(ppm/K)よりも大で10(ppm/K)以下の無機絶縁性材料により構成されていることによって、金属板との熱膨張係数差が小さくなるので、熱応力をできるだけ小さくすることができる。
放熱基板が、AlN,窒化珪素,SiCおよびそれらのうち少なくとも1つを主成分とする複合材料から選ばれた材料により構成されていることによって、放熱基板の熱膨張係数が半導体チップの熱膨張係数に近づくので、熱応力をできるだけ小さくすることができる。窒化珪素には、化学量論組成のものSiだけでなく、化学量論組成からずれた不定比のものも含まれる。
放熱基板と金属板との熱膨張係数差が、7(ppm/K)以下であることにより、熱膨張係数差に起因する熱応力をできるだけ小さくすることができる。
フィン状部材が、熱膨張係数が0(ppm/K)よりも大で10(ppm/K)以下の金属材料により構成されていることによって、フィン状部材と放熱基板との熱膨張係数差に起因する熱応力をできるだけ小さくすることができる。
フィン状部材が、Cu−MoまたはCu−Wにより構成されていることによって、熱応力をできるだけ小さくして、接合の信頼性を維持しつつ、ヒートシンクであるフィン状部材から熱媒体へ熱伝達量が向上し、放熱機能が向上する。フィン状部材が、熱伝導率の高いCuまたはCu合金により構成されていることによって、特に放熱機能が向上する。
半導体素子が、ワイドバンドギャップ半導体を用いたパワーデバイスであることにより、チップ温度が比較的高温に達しても、熱応力をできるだけ小さくして接続部の信頼性を維持しつつ、高い耐熱性により、動作を持続することができる。
本発明の半導体装置によると、熱応力の抑制により、接続部の信頼性を保持しつつ、高い放熱機能を有する半導体装置を提供することができる。
図1は、実施の形態における半導体装置Aの構造を示す縦断面図である。同図に示すように、本実施の形態の半導体装置Aは、主要部材として、スイッチングトランジスタなどの半導体素子が形成された半導体チップ11a,11bと、半導体チップ11a,11bで発生した熱を外方に放出するための放熱基板21と、半導体チップ11a(11b)の裏面電極14等に接続され放熱基板21の主面側に延びる,Cu−MoまたはCu−Wからなる金属板23a,23b,23cと、半導体チップ11a(11b)の主面電極16と金属板23とを接続するリボン部材17と、半導体チップ11a(11b),金属板23b(23c),リボン部材17等を放熱基板21の主面側で封止する封止部材15と、放熱基板21の裏面に互いに離間して固定された,Cu,Cu合金,Cu−Mo,またはCu−Wからなる多数のフィン状部材22とを備えている。
放熱基板21は、AlN,Al−SiC,Si−SiC等の無機絶縁性材料(本実施の形態では、セラミックス)によって構成されている。放熱基板21の裏面には、ほぼ全面に亘って裏面側メタライズ層24が形成されており、Cu,Cu合金,Cu−MoまたはCu−Wからなるフィン状部材22は、ろう付け(銀ろう,銅ろうなど)によって裏面側メタライズ層24に接合されている。放熱基板21の主面には、金属板23a,23b,23cとの接続部のみに主面側メタライズ層26が形成されており、Cu−MoやCu−Wなどからなる金属板23a,23b,23cは、ろう付け(はんだなどの低温ろう)によって主面側メタライズ層26に接合されている。裏面側メタライズ層24および主面側メタライズ層26は、たとえばMo合金,W合金,Mo−Mn合金などの金属膜とAlN等とを水素雰囲気中で反応させることにより形成され、その後、表面にNiメッキが施されている。
放熱基板21の材料は、AlN,窒化珪素,SiCまたはそれらのうち少なくとも1つを主成分とする複合材料に限定されるものではないが、限定することが好ましい。AlNの熱膨張係数αは約4.5(ppm/K),熱伝導率は約200(W/m・K)であり、窒化珪素の熱膨張係数αは約2〜3(ppm/K),熱伝導率は最大約80(W/m・K)であり、SiCの熱膨張係数αは約4(ppm/K),熱伝導率は約200〜500(W/m・K)である。したがって、これらの放熱用材料は、アルミナ等の汎用セラミックスの熱伝導率よりもはるかに大きく、アルミニウム(熱伝導率約240(W/m・K)に近い熱伝導率を有しながら、熱膨張係数αはアルミニウム(α≒23(ppm/K))よりもはるかに小さく半導体チップの熱膨張係数α(Siで約3(ppm/K)、SiCで約4(ppm/K))に近い。したがって、放熱基板21を、AlN,窒化珪素,SiCまたはそれらのうち少なくとも1つを主成分とする複合材料により構成することによって、大きな熱伝達量を維持しつつ、熱応力をできるだけ小さくすることができる。
金属板23a,23b,23cの材料は、Cu−MoやCu−Wに限定されるものではない。ただし、Cu−Moの熱膨張係数αは約6.5〜8(ppm/K),熱伝導率は約200(W/m・K)であり、Cu−Wの熱膨張係数αは約6.5〜7(ppm/K),熱伝導率は180〜200(W/m・K)である。これらの複合材料の熱伝導率は、Cuの熱伝導率(約400(W/m・K))に比べるとかなり低いものの、アルミニウム(Al)に近い値であり、一方、熱膨張係数αは、Cuの熱膨張係数α(≒17)よりもはるかに小さく半導体チップの熱膨張係数α(Siで約3(ppm/K)、SiCで約4(ppm/K))に近い。したがって、金属板23を、Cu−MoまたはCu−Wより構成することによって、大きな熱伝達量を維持しつつ、熱応力をできるだけ小さくすることができる。
フィン状部材22の材料は、Cu,Cu合金,Cu−MoまたはCu−Wに限定されるものではない。ただし、金属板23a,23b,23cと同様に、フィン状部材22を、Cu−MoまたはCu−Wより構成することによって、大きな熱伝達量を維持しつつ、熱応力をできるだけ小さくすることができる。また、フィン状部材22を、CuまたはCu合金より構成することによって、高い熱伝導率を有するフィン状部材22を用いて、放熱機能をより高めることができる。
放熱基板21の裏面およびフィン状部材22は、紙面に垂直な方向に流れる冷却液(冷却媒体)にさらされており、フィン状部材22により、冷却液との熱交換効率を高めるように構成されている。冷却液に代えて、ヘリウム,アルゴン,窒素,空気などの気体であってもよい。
封止部材15は、エポキシ樹脂,ウレタン樹脂,シリコーン樹脂などからなり、ポッティングによって形成されたものである。なお、一般的には、半導体装置Aをモジュールに組み込んで、必要な配線が終了した後には、上方はゼラチン質の保護膜で満たされるので、封止部材は必ずしも必要ではないが、組み立て工程における信頼性や、使用時には環境が多彩に変化することを考慮すると、封止部材15を設けることが好ましい。
次に、半導体チップ11a(11b)の構造について説明する。図2は、本実施の形態における半導体チップ11a(11b)の縦断面図である。同図に示すように、半導体チップ11a(11b)は、抵抗率が0.02Ωcm、厚みが400μmで、[ 1 1-2 0 ]方向に約8°オフさせた( 0 0 0 1 )面を主面とするn型の4H−SiC基板30と、in-situドープを伴うCVDエピタキシャル成長法により、4H−SiC基板30の上に成長された,厚みが約10μmのn型エピタキシャル成長層31と備えている。
そして、半導体チップ11a(11b)内の縦型MOSFET1は、エピタキシャル成長層31の表面部の一部に形成されたpウェル領域32と、pウェル領域32の表面部の各一部に形成されたn型ソース領域33およびpコンタクト領域35と、エピタキシャル成長層31の上に形成されたシリコン酸化膜からなるゲート絶縁膜38と、4H−SiC基板30の裏面上に形成された、Ni膜(又はNi合金膜)からなる裏面電極40と、ゲート絶縁膜38のうちソース領域33及びpコンタクト領域35の上方に位置する部分を開口した領域の上に形成されたNi膜(又はNi合金膜)からなるソース電極41と、ゲート絶縁膜40の上にソース電極41とは離間した位置に形成されたAl膜(又はAl合金膜)からなるゲート電極42とを備えている。
図2には表示されていないが、多数のトランジスタセルが集合して1つの縦型MOSFETが構成されている。この縦型MOSFETの各トランジスタセルにおいて、オン時には、裏面電極40から供給される電子が、4H−SiC基板30からエピタキシャル成長層31の最上部まで縦方向に流れた後、pウェル領域32の最上部のチャネル領域を経て、ソース領域33に達することになる。
一方、半導体チップ11a(11b)内のショットキーダイオード2は、エピタキシャル成長層31の表面部の一部に形成されたpガードリング領域45と、pガードリング領域45を含むエピタキシャル成長層31の上に形成されたシリコン酸化膜43と、シリコン酸化膜43のうちpガードリング領域45に跨る部分の上方に位置する部分を開口した領域の上に形成されたNi膜(又はNi合金膜)からなるショットキー電極46と、縦型MOSFET1と共通の裏面電極40とを備えている。
ここで、縦型MOSFET1のソース電極41と、ショットキーダイオード2のショットキー電極46とは、保護用絶縁膜まで延びて共通のパッドである上面電極16(図3参照)となっている。また、縦型MOSFET1のゲート電極は、図2とは異なる断面において保護用絶縁膜上まで延びてゲートパッド18(図3参照)となっている。
図4は、実施の形態における半導体装置を含むモジュールの電気回路図である。同図に示すように、モジュール内において、電源端子VDDと接地端子VSSとの間には、直列に接続された3組の半導体チップ11a,11bが、互いに並列に接続されている。各半導体チップ11a(11b)には、縦型MOSFET1とショットキーダイオード2とが互いに並列に配置されている。各電気配線13aは接地端子VSSに接続され、電気配線13cは電源端子VDDに接続され、中間の各電気配線13bから三相の電力信号U,V,Wが取り出される。すなわち、電源端子VDDおよび接地端子VSS間に印加される直流電力信号を3相の電力信号に変換するインバータ回路が構成されている。本実施の形態のインバータ回路は、燃料電池や水素電池などの直流電力を自動車のエンジンを駆動するための三相の電力に変換するものである。
図3は、実施の形態における半導体装置Aの上面図である。半導体装置Aには、図4に示す電源端子VDDと接地端子VSSとの間に、直列に配置された1対の半導体チップ11a,11bの3組が配置されている。つまり、合計6個の半導体チップ11aまたは11bが配置されている。また、電気配線として機能する金属板23は、半導体チップ11a(11b)の裏面側だけでなく、外部との電気的接続を行うためのパッドとなる領域まで延びている。そして、接地端子VSSに接続される金属板23aと、半導体チップ11aの上面電極16とは、リボン部材17により接続され、金属板23aおよびリボン部材17が電気配線13aとして機能する。金属板23bと半導体チップ11bの上面電極16とは、リボン部材17によって接続されており、金属板23bおよびリボン部材17が電気配線13bとして機能する。金属板23cの端部は、電源端子VDDに接続されるパッドになっていて、金属板23cが電気配線13cの一部として機能する。すなわち、モジュールとして組立てられた状態では、各2つの半導体チップ11a,11bが電気配線13a,13b,13cにより直列に接続されている。
一方、半導体チップ11aのゲートパッド18と、制御信号入力部である金属板23dとは、ボンディングワイヤ19によって電気的に接続されている。また、半導体チップ11bのゲートパッド18と、制御信号入力部である金属板23eとは、ボンディングワイヤ19によって、電気的に接続されている。そして、封止部材15は、ゲートパッド18,ボンディングワイヤ19および金属板23d(23e)の一部をも封止している。
そして、モジュールとして組み立てられた状態では、金属板23d,23eには制御信号用の信号配線が接続され、金属板23aのパッドには接地端子VSS(図4参照)からの電力配線が接続され、金属板23cのパッドには電源端子VDD(図4参照)からの電力配線が接続され、金属板23のパッドには三相の電力信号U,V,Wを出力するための電力配線が接続される。
本実施の形態の半導体装置Aによると、放熱基板21の裏面側に、互いに離間した複数のフィン状部材22が設けられているので、フィン状部材22と放熱基板21との間で熱応力が発生しても放熱基板21の開放部分で吸収されて接続部の信頼性が維持される。したがって、フィン状部材22をCuまたはCu合金などの熱伝導率の大きい金属材料で構成しても、接続部の信頼性を維持しつつ、放熱機能を高めることが可能になる。また、フィン状部材22をCu−MoまたはCu−Wにより構成することによって、無機絶縁性材料からなる放熱基板21とフィン状部材22との熱膨張係数差を小さくすることができるので、接続部の信頼性はさらに向上する。
(他の実施の形態)
上記開示された本発明の実施の形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
図5は、実施の形態の第1変形例を示す部分断面図である。同図に示すように、放熱基板21の裏面には、フィン状部材22と同数の溝が形成されており、フィン状部材22の基端部22aは溝と嵌合している。裏面側メタライズ層24は、溝の壁面に形成されており、フィン状部材22はろう付けによって、裏面側メタライズ層24と接合されている。本変形例により、実施の形態に比べ、フィン状部材22と裏面側メタライズ層24との接合面積が増大するので、接続の信頼性が向上するとともに、フィン状部材22と放熱基板21との間の熱パスの面積も拡大するので、放熱機能も向上する。
図6は、実施の形態の第2変形例を示す部分断面図である。同図に示すように、放熱基板21の裏面には、裏面側メタライズ層24を形成した後に形成された溝が形成されている。また、フィン状部材22の基端部22bは、他の部分よりも薄く段付きになっており、基端部22bが放熱基板21の溝と嵌合している。そして、フィン状部材22の段付き部の縁部と裏面側メタライズ層24とが、ろう付けによって接合されている。本変形例によると、実施の形態に比べ、フィン状部材22が基端部22bにおいて、放熱基板21の溝と嵌合しているので、放熱基板21によるフィン状部材22の保持機能が増大し、接続部の信頼性が向上する。さらに、フィン状部材22の基端部22bと放熱基板21とが溝の壁面で直接接触しているので、放熱基板21とフィン状部材22との間の熱伝達率が第1変形例よりも大きくなって、放熱機能が向上する。なお、組立時には、室温でフィン状部材22の基端部22bが放熱基板21の溝に嵌合されるので、フィン状部材22の熱膨張係αが放熱基板21の熱膨張係数αよりも大きければ、温度が上昇しても、フィン所部材22の基端部22bと放熱基板21の溝との嵌合が緩むことはない。
第1変形例および第2変形例においては、裏面側メタライズ層24を形成せずに、接着剤によって放熱基板21とフィン状部材22とを接続してもよい。フィン状部材22の基端部22bと放熱基板21の溝とが嵌合しているので、接続部の信頼性が悪化することはないからである。その方が製造コストの低減を図ることができる利点がある。特に、第2変形例では、基端部22aと溝の壁面とが直接接触しているので、熱伝達率も高く維持される。
上記実施の形態および変形例においては、フィン状部材22は、板状であるとしているが、板状であってもその間に切り込みを入れることができ、あるいは、棒状もしくは針状であってもよいものとする。
本発明の半導体装置は、ワイドバンドギャップ半導体(SiC,GaN,Diamondなど)を用いたパワーデバイスを有するものに適用することにより、Siデバイスの動作温度以上でスイッチング動作などを行なわれ、チップ温度が150°C以上に達しても、熱応力をできるだけ小さくして接続部の信頼性を維持しつつ、高い耐熱性により動作を持続することができ、著効を奏することができる。
上記実施の形態では、半導体チップ11a(11b)に、縦型MOSFET1とショットキーダイオード2とが形成されているが、縦型MOSFETとショットキーダイオードが個別の半導体チップに形成されていてもよい。なお、半導体チップ11a(11b)には、縦型MOSFET1に代えて、ゲート絶縁膜がシリコン酸化膜でなく窒化膜や酸窒化膜である縦型MISFETを設けてもよい。
上記実施の形態では、半導体チップ11a(11b)に、縦型MOSFETが形成されているが、本発明の半導体チップは、横型MOSFETなどの半導体素子が形成されているものであってもよい。その場合には、裏面電極40に代えて、半導体チップの主面側にドレイン電極が形成されることになるので、金属板は、バックバイアスを確保するものでよく、その場合には、放熱基板21とほぼ全面に亘って接触していてもよい。また、金属板は、単にチップを支持するだけの機能しかないダイパッドであってもよく、その場合には、チップの下方のみに設けられていてもよい。
また、本発明の半導体装置は、MOSFETやショットキーダイオードが形成された半導体チップを搭載したものに限定されるものではなく,IGBT,JFET等を搭載した半導体装置であってもよい。その場合にも、放熱基板21と金属板23a〜23eとフィン状部材22とが存在していれば、金属板23a〜23eの上方に搭載される半導体チップ内の半導体素子の種類を問わず、熱応力に対する接続部の信頼性を維持しつつ、放熱機能の向上を図ることができる。
本発明の半導体装置は、MOSFET,IGBT,ダイオード,JFET等を搭載した各種機器に利用することができ、特に半導体モジュールの要素として利用することができる。
実施の形態における半導体装置の構造を示す縦断面図である。 実施の形態における半導体チップの縦断面図である。 実施の形態における半導体装置の上面図である。 実施の形態における半導体装置を含むモジュールの電気回路図である。 実施の形態の第1変形例を示す断面図である。 実施の形態の第2変形例を示す断面図である。 従来のIGBTチップを搭載した半導体装置の構造を示す断面図である。
符号の説明
A 半導体装置
1 縦型MOSFET
2 ショットキーダイオード
11a 半導体チップ
11b 半導体チップ
13a〜13c 電気配線
14 裏面電極
15 封止部材
16 上面電極
17 リボン部材
18 ゲートパッド
19 ボンディングワイヤ
21 放熱基板
22 フィン状部材
22a 基端部
22b 基端部
23a〜23e 金属板
24 裏面側メタライズ層
26 主面側メタライズ層
30 4H−SiC基板
31 n型エピタキシャル成長層
32 pウェル領域
33 n型ソース領域
35 pコンタクト領域
38 ゲート絶縁膜
40 裏面電極
41 ソース電極
42 ゲート電極
43 シリコン酸化膜
45 p型ガードリング領域
46 ショットキー電極

Claims (11)

  1. 半導体素子が形成された半導体チップと、主面側に前記半導体チップを実装するための実装部材群とを備えた半導体装置であって、
    前記実装部材群は、
    無機絶縁性材料により構成されている放熱基板と、
    前記放熱基板の主面側に搭載された金属板と、
    前記放熱基板の裏面側に互いに離間して固定された複数のフィン状部材と
    を有している、半導体装置。
  2. 請求項1記載の半導体装置において、
    前記実装部材群は、前記放熱基板の主面に形成された主面側メタライズ層をさらに有しており、
    前記金属板は、前記主面側メタライズ層にろう付けされている、半導体装置。
  3. 請求項1または2記載の半導体装置において、
    前記実装部材群は、前記放熱基板の裏面に形成された裏面側メタライズ層をさらに有しており、
    前記フィン状部材は、前記裏面側メタライズ層にろう付けされている、半導体装置。
  4. 請求項1〜3のいずれかに記載の半導体装置において、
    前記金属板は、熱膨張係数が0(ppm/K)よりも大で10(ppm/K)以下の金属材料により構成されている、半導体装置。
  5. 請求項1〜4のいずれかに記載の半導体装置において、
    前記金属板は、Cu−MoまたはCu−Wにより構成されている、半導体装置。
  6. 請求項1〜5のいずれかに記載の半導体装置において、
    前記放熱基板は、熱膨張係数が0(ppm/K)よりも大で10(ppm/K)以下の無機絶縁性材料により構成されている、半導体装置。
  7. 請求項1〜6のいずれかに記載の半導体装置において、
    前記放熱基板は、AlN,窒化珪素,SiCおよびそれらのうち少なくとも1つを主成分とする複合材料から選ばれた材料により構成されている、半導体装置。
  8. 請求項1〜7のいずれかに記載の半導体装置において、
    前記放熱基板と前記金属板との熱膨張係数差は、7(ppm/K)以下である、半導体装置。
  9. 請求項1〜8のいずれかに記載の半導体装置において、
    前記フィン状部材は、熱膨張係数が0(ppm/K)よりも大で10(ppm/K)以下の金属材料により構成されている、半導体装置。
  10. 請求項1〜8のいずれかに記載の半導体装置において、
    前記フィン状部材は、Cu,Cu合金,Cu−MoおよびCu−Wから選ばれた材料により構成されている、半導体装置。
  11. 請求項1〜10のいずれかに記載の半導体装置において、
    前記半導体素子は、ワイドバンドギャップ半導体を用いたパワーデバイスである、半導体装置。
JP2007086632A 2007-03-29 2007-03-29 半導体装置 Pending JP2008244394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007086632A JP2008244394A (ja) 2007-03-29 2007-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007086632A JP2008244394A (ja) 2007-03-29 2007-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2008244394A true JP2008244394A (ja) 2008-10-09

Family

ID=39915313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007086632A Pending JP2008244394A (ja) 2007-03-29 2007-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2008244394A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103418A (ja) * 2008-10-27 2010-05-06 Furukawa-Sky Aluminum Corp ルーバー付きヒートシンクおよびその組立方法
WO2011021690A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JPWO2010055763A1 (ja) * 2008-11-13 2012-04-12 住友電気工業株式会社 素子成形用部材、素子の製造方法、および素子
US20120306086A1 (en) * 2011-06-01 2012-12-06 Sumitomo Electric Industries, Ltd. Semiconductor device and wiring substrate
JP2015088653A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体装置
JP2016096344A (ja) * 2009-11-02 2016-05-26 トランスフォーム インコーポレーテッド 低emi回路のためのパッケージ構成
JP2017228811A (ja) * 2017-10-10 2017-12-28 三菱電機株式会社 半導体装置
WO2023127525A1 (ja) * 2021-12-28 2023-07-06 京セラ株式会社 冷却器および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107166A (ja) * 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
JP2001298136A (ja) * 2000-04-17 2001-10-26 Sumitomo Metal Electronics Devices Inc ヒートシンク及び該ヒートシンク付き配線基板
JP2002269392A (ja) * 2001-03-13 2002-09-20 Yoshiharu Azuma インターネット利用の購買エージェント支援サーバ
JP2006303100A (ja) * 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107166A (ja) * 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
JP2001298136A (ja) * 2000-04-17 2001-10-26 Sumitomo Metal Electronics Devices Inc ヒートシンク及び該ヒートシンク付き配線基板
JP2002269392A (ja) * 2001-03-13 2002-09-20 Yoshiharu Azuma インターネット利用の購買エージェント支援サーバ
JP2006303100A (ja) * 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103418A (ja) * 2008-10-27 2010-05-06 Furukawa-Sky Aluminum Corp ルーバー付きヒートシンクおよびその組立方法
JPWO2010055763A1 (ja) * 2008-11-13 2012-04-12 住友電気工業株式会社 素子成形用部材、素子の製造方法、および素子
CN102473689B (zh) * 2009-08-20 2014-09-17 日本电气株式会社 具有彼此绝缘电源侧和接地侧金属加固部件的半导体器件
CN102473689A (zh) * 2009-08-20 2012-05-23 日本电气株式会社 具有彼此绝缘电源侧和接地侧金属加固部件的半导体器件
US8547705B2 (en) 2009-08-20 2013-10-01 Nec Corporation Semiconductor device having power supply-side and ground-side metal reinforcing members insulated from each other
WO2011021690A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP2016096344A (ja) * 2009-11-02 2016-05-26 トランスフォーム インコーポレーテッド 低emi回路のためのパッケージ構成
US20120306086A1 (en) * 2011-06-01 2012-12-06 Sumitomo Electric Industries, Ltd. Semiconductor device and wiring substrate
WO2012165045A1 (ja) * 2011-06-01 2012-12-06 住友電気工業株式会社 半導体装置及び配線基板
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
CN103534801A (zh) * 2011-06-01 2014-01-22 住友电气工业株式会社 半导体装置及布线基板
JP2015088653A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体装置
US9633918B2 (en) 2013-10-31 2017-04-25 Mitsubishi Electric Corporation Semiconductor device
JP2017228811A (ja) * 2017-10-10 2017-12-28 三菱電機株式会社 半導体装置
WO2023127525A1 (ja) * 2021-12-28 2023-07-06 京セラ株式会社 冷却器および電力変換装置

Similar Documents

Publication Publication Date Title
US7671467B2 (en) Power semiconductor module
JP5692377B2 (ja) 半導体ユニットおよび半導体装置
US9099426B2 (en) Trench-assisted thermoelectric isothermalization of power switching chips
US6831351B2 (en) Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material
JP2008244394A (ja) 半導体装置
WO2015064232A1 (ja) 半導体モジュール
CN108735692B (zh) 半导体装置
JP4803241B2 (ja) 半導体モジュール
JP5538653B2 (ja) ヒートシンクおよび当該ヒートシンクを備えた半導体装置
JPWO2005024941A1 (ja) 半導体装置
JP2012175070A (ja) 半導体パッケージ
JP2013197560A (ja) パワー半導体モジュール
JP2021141220A (ja) 半導体モジュール
KR20190137086A (ko) 2개의 측들 상에서 냉각되는 회로
US7663220B2 (en) Semiconductor device module structure
JP2022065238A (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
JP7428019B2 (ja) 半導体モジュール
JP5566354B2 (ja) 電力用半導体スイッチおよび電力変換装置
JP2009117701A (ja) パワーモジュール
JP2007329164A (ja) 半導体装置
JP2007184366A (ja) 半導体装置
JP2007129150A (ja) 半導体装置
JP7261602B2 (ja) 半導体装置及び電力変換装置
JP4667723B2 (ja) パワーモジュール用基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121107